JPH10117298A - 同期処理回路 - Google Patents
同期処理回路Info
- Publication number
- JPH10117298A JPH10117298A JP8268125A JP26812596A JPH10117298A JP H10117298 A JPH10117298 A JP H10117298A JP 8268125 A JP8268125 A JP 8268125A JP 26812596 A JP26812596 A JP 26812596A JP H10117298 A JPH10117298 A JP H10117298A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switching
- circuit
- equivalent pulse
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【課題】ＶＴＲの特殊再生信号などのＶＤ付近がノイズ
により乱されたＨＤや等価パルスが欠落た等の同期信号
に対し、安定な同期信号を生成することにある。 【解決手段】入力映像信号の垂直同期信号の開始点から
一定期間内の等価パルスの有無を検出し、無い場合には
出力水平同期信号を一定期間予め用意されたフリーラン
水平同期信号と入換えることにより、安定な垂直方向書
込開始信号を発生させる。
により乱されたＨＤや等価パルスが欠落た等の同期信号
に対し、安定な同期信号を生成することにある。 【解決手段】入力映像信号の垂直同期信号の開始点から
一定期間内の等価パルスの有無を検出し、無い場合には
出力水平同期信号を一定期間予め用意されたフリーラン
水平同期信号と入換えることにより、安定な垂直方向書
込開始信号を発生させる。
Description
【０００１】
【発明の属する技術分野】本発明は、映像信号をデジタ
ル信号処理し、該デジタルデータを映像メモリに一時的
に記憶させるために使用される同期信号を生成する技術
に係わる。
ル信号処理し、該デジタルデータを映像メモリに一時的
に記憶させるために使用される同期信号を生成する技術
に係わる。
【０００２】
【従来の技術】マトリツクス駆動型デイスプレイ装置で
は、映像信号はデジタル処理されており、該映像のデジ
タルデータは一旦映像メモリに書込まれる。 前記映像
メモリの書込制御信号の内、垂直方向の書込開始タイミ
ングは、ＶＤ開始時点からのＨＤとの数を計数して決め
られる。 図３において入力映像信号１は同期分離回路
２によりＨＤ３とＶＤ４に分離されそれぞれ出力され
る。 映像メモリの垂直方向の書込開始タイミングは、
図４（ａ）に示すように前記ＶＤを起点にＨＤを計数し
て所定の数に達すると、垂直書込開始信号を出力する垂
直方向書込開始信号発生回路５により生成される。 前
記垂直書込開始信号６は表示画面の垂直方向の開始位置
を決めている。 入力の映像信号の内、ＶＴＲ等の特殊
再生信号の多くの場合垂直同期付近のＨＤはノイズで乱
れたり垂直同期期間の等価パルスが欠落（ｂ）してい
る。この時はＶＤからのＨＤの数は少なくなるか変動
し、前記垂直方向書込開始信号の位相がずれることにな
り、画面上では表示画面の開始位置付近の欠落や上下振
動を発生させる。
は、映像信号はデジタル処理されており、該映像のデジ
タルデータは一旦映像メモリに書込まれる。 前記映像
メモリの書込制御信号の内、垂直方向の書込開始タイミ
ングは、ＶＤ開始時点からのＨＤとの数を計数して決め
られる。 図３において入力映像信号１は同期分離回路
２によりＨＤ３とＶＤ４に分離されそれぞれ出力され
る。 映像メモリの垂直方向の書込開始タイミングは、
図４（ａ）に示すように前記ＶＤを起点にＨＤを計数し
て所定の数に達すると、垂直書込開始信号を出力する垂
直方向書込開始信号発生回路５により生成される。 前
記垂直書込開始信号６は表示画面の垂直方向の開始位置
を決めている。 入力の映像信号の内、ＶＴＲ等の特殊
再生信号の多くの場合垂直同期付近のＨＤはノイズで乱
れたり垂直同期期間の等価パルスが欠落（ｂ）してい
る。この時はＶＤからのＨＤの数は少なくなるか変動
し、前記垂直方向書込開始信号の位相がずれることにな
り、画面上では表示画面の開始位置付近の欠落や上下振
動を発生させる。
【０００３】
【発明が解決しようとする課題】本発明の課題は、ＶＴ
Ｒの特殊再生信号などのＶＤ付近のノイズにより乱され
たＨＤや等価パルスが欠落等の同期信号に対し、安定な
同期信号を生成することにある。
Ｒの特殊再生信号などのＶＤ付近のノイズにより乱され
たＨＤや等価パルスが欠落等の同期信号に対し、安定な
同期信号を生成することにある。
【０００４】
【課題を解決するための手段】入力信号のＶＤの開始点
から一定の時間内の等価パルスの有無を検出し、無い場
合には出力水平同期信号を一定期間予め用意されたフリ
ーラン水平同期信号と入換えることにより、安定な垂直
方向書込開始信号を発生させる。
から一定の時間内の等価パルスの有無を検出し、無い場
合には出力水平同期信号を一定期間予め用意されたフリ
ーラン水平同期信号と入換えることにより、安定な垂直
方向書込開始信号を発生させる。
【０００５】
【発明の実施の形態】映像信号をデジタル信号処理し、
該デジタルデータを映像メモリに一時的に記憶する装置
の同期信号処理回路において、入力映像信号よりＶＤと
ＨＤとを分離する同期分離回路と、前記ＶＤと前記入力
複合同期信号よりＶＤ期間に水平等価パルスの有無を検
出する等価パルス検出回路と、前記ＨＤに同期しＨＤが
無い場合でも水平同期信号の周波数にほぼ等しいフリー
ラン水平同期信号（以下ＦＨＤと表示）を発生するフリ
ーラン水平同期信号発生回路と、前記等価パルスの無い
場合、入力水平同期信号を切換えるための制御信号を発
生する切換期間発生回路と、前記切換制御信号によりＨ
ＤとＦＨＤとを切換える同期切換回路とで構成する。
該デジタルデータを映像メモリに一時的に記憶する装置
の同期信号処理回路において、入力映像信号よりＶＤと
ＨＤとを分離する同期分離回路と、前記ＶＤと前記入力
複合同期信号よりＶＤ期間に水平等価パルスの有無を検
出する等価パルス検出回路と、前記ＨＤに同期しＨＤが
無い場合でも水平同期信号の周波数にほぼ等しいフリー
ラン水平同期信号（以下ＦＨＤと表示）を発生するフリ
ーラン水平同期信号発生回路と、前記等価パルスの無い
場合、入力水平同期信号を切換えるための制御信号を発
生する切換期間発生回路と、前記切換制御信号によりＨ
ＤとＦＨＤとを切換える同期切換回路とで構成する。
【０００６】
【実施例】図１は、本発明の１実施例である。 ２は入
力複合同期信号１よりＶＤ４とＨＤ３を同期分離する同
期分離回路、５は映像メモリの垂直方向の書込開始制御
信号６を発生する垂直方向書込開始信号発生回路、７は
フリーラン水平同期信号発生回路、８はＶＤ期間の等価
パルスの有無を検出する等価パルス検出回路、９は前記
等価パルスが無いときＦＨＤとの切換制御信号を発生す
る切換期間発生回路、１０は前記切換制御信号によりＨ
ＤとＦＨＤを切換え出力水平同期信号１１とする同期切
換回路である。
力複合同期信号１よりＶＤ４とＨＤ３を同期分離する同
期分離回路、５は映像メモリの垂直方向の書込開始制御
信号６を発生する垂直方向書込開始信号発生回路、７は
フリーラン水平同期信号発生回路、８はＶＤ期間の等価
パルスの有無を検出する等価パルス検出回路、９は前記
等価パルスが無いときＦＨＤとの切換制御信号を発生す
る切換期間発生回路、１０は前記切換制御信号によりＨ
ＤとＦＨＤを切換え出力水平同期信号１１とする同期切
換回路である。
【０００７】以下に図２を交えて動作説明を行う。 入
力映像信号１は同期分離回路２により同期分離される、
（ａ）はＶＤ付近の部分拡大図でありＶＤ期間２０には
１／２Ｈ間隔で等価パルスがある。 ＶＴＲからの特殊
再生等の入力映像信号では（ｂ）に示すようにＶＤ期間
に等価パルスが無かったり、ノイズで乱された同期信号
が多い。 従来技術ではＨＤの欠落により映像データの
書込開始位置が直接的に変動する。 本実施例では、Ｖ
Ｄの開始時点より１〜２Ｈ期間で前記等価パルスの有無
を等価パルス検出回路８により検出する。 該パルスが
ない時は切換期間発生制御信号を出す、前記制御信号は
切換期間発生回路９に供給され、一定期間（例えばＶＤ
から１０Ｈ期間）の切換信号を発生する。 フリーラン
水平同期信号発生回路は外部トリガーが可能な自励型パ
ルス発振器で、通常はＶＤによりトリガーされている
が、トリガーがない場合はほぼ水平同期信号周期で自励
発振する。
力映像信号１は同期分離回路２により同期分離される、
（ａ）はＶＤ付近の部分拡大図でありＶＤ期間２０には
１／２Ｈ間隔で等価パルスがある。 ＶＴＲからの特殊
再生等の入力映像信号では（ｂ）に示すようにＶＤ期間
に等価パルスが無かったり、ノイズで乱された同期信号
が多い。 従来技術ではＨＤの欠落により映像データの
書込開始位置が直接的に変動する。 本実施例では、Ｖ
Ｄの開始時点より１〜２Ｈ期間で前記等価パルスの有無
を等価パルス検出回路８により検出する。 該パルスが
ない時は切換期間発生制御信号を出す、前記制御信号は
切換期間発生回路９に供給され、一定期間（例えばＶＤ
から１０Ｈ期間）の切換信号を発生する。 フリーラン
水平同期信号発生回路は外部トリガーが可能な自励型パ
ルス発振器で、通常はＶＤによりトリガーされている
が、トリガーがない場合はほぼ水平同期信号周期で自励
発振する。
【０００８】出力水平同期信号は通常ＨＤが出力される
が、前記等価パルス検出回路８により等価パルスなしが
検出されると前記同期切換回路１０により前記ＦＨＤに
切換わる。 ＶＤの開始時点からの前記出力水平同期信
号の数は垂直方向書込開始信号発生回路５内のカウンタ
ーで計測され、映像メモリの垂直方向の書込開始のため
の制御信号が生成される。
が、前記等価パルス検出回路８により等価パルスなしが
検出されると前記同期切換回路１０により前記ＦＨＤに
切換わる。 ＶＤの開始時点からの前記出力水平同期信
号の数は垂直方向書込開始信号発生回路５内のカウンタ
ーで計測され、映像メモリの垂直方向の書込開始のため
の制御信号が生成される。
【０００９】
【発明の効果】本発明は、以上に説明したような形態で
実施され、以下に記載するような効果を奏する。
実施され、以下に記載するような効果を奏する。
【００１０】入力映像信号よりＶＤとＨＤとを分離する
同期分離回路と、ＶＤと入力複合同期信号よりＶＤ期間
の等価パルスの有無を検出する等価パルス検出回路と、
前記ＨＤに同期しＨＤが無い場合でも水平同期信号の周
波数にほぼ等しいＦＨＤを発生するフリーラン水平同期
信号発生回路と、前記等価パルスが無い場合は出力水平
同期信号の切換え制御信号を発生する切換期間発生回路
と、前記切換え制御信号によりＨＤとＦＨＤとを切換え
る同期切換回路で構成する。 これによりＶＴＲの特殊
再生映像信号のように、ＶＤ付近の不安定なＨＤは安定
なＦＨＤに置換え、該期間が終ると直ちに正規のＨＤへ
の切換えにより、安定した映像データの書込み制御を行
うことがでる。
同期分離回路と、ＶＤと入力複合同期信号よりＶＤ期間
の等価パルスの有無を検出する等価パルス検出回路と、
前記ＨＤに同期しＨＤが無い場合でも水平同期信号の周
波数にほぼ等しいＦＨＤを発生するフリーラン水平同期
信号発生回路と、前記等価パルスが無い場合は出力水平
同期信号の切換え制御信号を発生する切換期間発生回路
と、前記切換え制御信号によりＨＤとＦＨＤとを切換え
る同期切換回路で構成する。 これによりＶＴＲの特殊
再生映像信号のように、ＶＤ付近の不安定なＨＤは安定
なＦＨＤに置換え、該期間が終ると直ちに正規のＨＤへ
の切換えにより、安定した映像データの書込み制御を行
うことがでる。
【００１１】
【図１】本発明による同期処理回路の１実施例の要部の
ブロツク図である。
ブロツク図である。
【図２】本発明による前記実施例の垂直同期信号部の拡
大図である。
大図である。
【図３】従来技術による同期処理回路の要部のブロツク
図である。
図である。
【図４】従来技術による同期処理回路の垂直同期信号部
の拡大図である。
の拡大図である。
１ 入力複合同期信号 ２ 同期分離回路 ３ ＨＤ ４ ＶＤ ５ 垂直方向書込開始信号発生回路 ６ 書込開始制御信号 ７ フリーラン水平同期信号発生回路 ８ 等価パルス検出回路 ９ 切換期間発生回路 １０ 同期切換回路 ２０ 出力水平同期信号 ２１ ＶＤ期間 ２２ 等価パルス検出期間
Claims (3)
- 【請求項１】映像信号をデジタル信号処理し、該デジタ
ルデータを映像メモリに一時的に記憶させるために使用
される同期処理回路において、入力複合同期信号より水
平同期信号（以下ＨＤとする）と垂直同期信号（以下Ｖ
Ｄとする）とを分離する同期分離回路と、前記ＶＤと前
記入力複合同期信号よりＶＤ期間の等価パルスの有無を
検出する等価パルス検出回路と、前記ＨＤに同期しＨＤ
が無い場合でも水平同期信号の周波数にほぼ等しいフリ
ーラン水平同期信号（以下ＦＨＤとする）を発生するフ
リーラン水平同期信号発生回路と、前記等価パルスの有
る場合はＨＤを、ない場合はＦＨＤに切換えるための制
御信号を一定期間発生する切換期間発生回路および前記
切換制御信号により出力水平同期信号として、入力映像
信号のＶＤ部に等価パルスが有る場合はＨＤを、無い場
合はＦＨＤを切換出力する同期切換回路より構成されこ
とを特徴とする同期処理回路。 - 【請求項２】映像信号をデジタル信号処理し、該デジタ
ルデータを映像メモリに一時的に記憶する装置の同期信
号処理回路において、入力複合同期信号よりＨＤとＶＤ
とを分離する同期分離回路と、前記ＶＤと前記入力複合
同期信号よりＶＤ期間の等価パルスの有無を検出する等
価パルス検出回路と、前記ＨＤに同期しＨＤが無い場合
でも水平同期信号の周波数にほぼ等しいＦＨＤを発生す
るフリーラン水平同期信号発生回路と、前記等価パルス
の有る場合はＨＤを、ない場合はＦＨＤに切換えるため
の制御信号を一定期間発生する切換期間発生回路と、前
記切換制御信号により出力水平同期信号として、入力映
像信号のＶＤ部に等価パルスが有る場合はＨＤを、無い
場合はＦＨＤを切換出力する同期切換回路および前記Ｖ
Ｄの開始時点から前記出力水平同期信号の数を計測し所
定の数と等しいタイミングで出力される、映像メモリの
垂直方向の書込開始位置制御信号を発生する垂直方向書
込開始信号発生回路より構成されことを特徴とする同期
処理回路。 - 【請求項３】前記フリーラン水平同期信号発生回路をリ
セットが可能なクロツク計数カウンターとし、前記ＶＤ
をリセット信号とすると共にほぼ１水平期間の計数にな
った時の出力でもリセツト可能にしたことを特徴とする
請求項１に記載の同期処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8268125A JPH10117298A (ja) | 1996-10-09 | 1996-10-09 | 同期処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8268125A JPH10117298A (ja) | 1996-10-09 | 1996-10-09 | 同期処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10117298A true JPH10117298A (ja) | 1998-05-06 |
Family
ID=17454238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8268125A Pending JPH10117298A (ja) | 1996-10-09 | 1996-10-09 | 同期処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10117298A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100314962B1 (ko) * | 1999-08-21 | 2001-11-23 | 곽정소 | 표시장치용 동기신호 절환회로 및 방법 |
-
1996
- 1996-10-09 JP JP8268125A patent/JPH10117298A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100314962B1 (ko) * | 1999-08-21 | 2001-11-23 | 곽정소 | 표시장치용 동기신호 절환회로 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002099270A (ja) | 同期信号発生回路及びそれを用いた画像表示装置及び同期信号生成方法 | |
| KR970050834A (ko) | 비디오 신호처리시스템에서 비표준의 동기신호를 처리하기 위한 장치 및 그 방법 | |
| JPH10117298A (ja) | 同期処理回路 | |
| KR860000783A (ko) | 영상신호 재생장치의 시간축 변동 보정장치 | |
| KR950006356B1 (ko) | 동기회로 | |
| JPH11355603A (ja) | 水平同期検出回路 | |
| JP3203682B2 (ja) | 垂直同期処理回路 | |
| JP2693047B2 (ja) | 基準信号作成回路 | |
| JPH03201882A (ja) | 映像表示回路 | |
| JP2001285669A (ja) | 同期信号処理回路および表示装置 | |
| KR950002212Y1 (ko) | 수직동기 분리회로 | |
| JP3122372B2 (ja) | 垂直同期安定化装置 | |
| JPH0365878A (ja) | 同期装置 | |
| JP2001008170A (ja) | 同期再生装置 | |
| JPH05300470A (ja) | クロック信号生成回路 | |
| JP2743041B2 (ja) | 画像表示装置 | |
| JP2000069431A (ja) | 信号生成装置 | |
| JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
| KR970050981A (ko) | 브이시알의 녹화 누적시간 표시장치 및 방법 | |
| JP3675050B2 (ja) | 同期判定回路及びテレビジョン受像機 | |
| JPH10117297A (ja) | 同期処理回路 | |
| JPS63253774A (ja) | ビデオ画像制御装置 | |
| JPS63187874A (ja) | 同期結合回路 | |
| JPH0695638A (ja) | サンプリングスタートパルス発生回路 | |
| JPH0632167B2 (ja) | デイスク装置の同期回路 |