JPH10123489A - 液晶表示素子の実装構造 - Google Patents
液晶表示素子の実装構造Info
- Publication number
- JPH10123489A JPH10123489A JP26053496A JP26053496A JPH10123489A JP H10123489 A JPH10123489 A JP H10123489A JP 26053496 A JP26053496 A JP 26053496A JP 26053496 A JP26053496 A JP 26053496A JP H10123489 A JPH10123489 A JP H10123489A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- scanning
- signal
- chip
- electrode driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 実装基板の枚数を少なくすると共にＬＣＤセ
ル基板を小形化する。 【解決手段】 液晶表示素子（ＬＣＤと言う）は、ＬＣ
Ｄセル基板１４と、ＦＰＣ（ＬＣＤセル基板の周辺の端
子に接続される）が一体に導出され、走査電極駆動用回
路部品及び信号電極駆動用回路部品がそれぞれ実装され
た走査基板８及び信号基板１０で構成される。この発明
では特に、走査電極駆動ＩＣチップ７または信号電極駆
動ＩＣチップ９の少なくとも一方（図１では前者）が、
走査基板８または信号基板１０に例えばフリップ・チッ
プ方式で面実装される。走査基板８または信号基板１０
は多層ＦＰＣまたはフレックスリジット基板で構成され
る。ＦＰＣ９ａまたは１０ａは例えばＡＣＦ（異方性導
電接着フイルム）を用いて接着される。走査基板８また
は信号基板１０を複数に分割し、分割された基板をＦＰ
Ｃで一体に連結してもよい。
ル基板を小形化する。 【解決手段】 液晶表示素子（ＬＣＤと言う）は、ＬＣ
Ｄセル基板１４と、ＦＰＣ（ＬＣＤセル基板の周辺の端
子に接続される）が一体に導出され、走査電極駆動用回
路部品及び信号電極駆動用回路部品がそれぞれ実装され
た走査基板８及び信号基板１０で構成される。この発明
では特に、走査電極駆動ＩＣチップ７または信号電極駆
動ＩＣチップ９の少なくとも一方（図１では前者）が、
走査基板８または信号基板１０に例えばフリップ・チッ
プ方式で面実装される。走査基板８または信号基板１０
は多層ＦＰＣまたはフレックスリジット基板で構成され
る。ＦＰＣ９ａまたは１０ａは例えばＡＣＦ（異方性導
電接着フイルム）を用いて接着される。走査基板８また
は信号基板１０を複数に分割し、分割された基板をＦＰ
Ｃで一体に連結してもよい。
Description
【０００１】
【発明の属する技術分野】この発明は、液晶表示素子の
実装構造に関し、特にその小形化と経済化に係わる。
実装構造に関し、特にその小形化と経済化に係わる。
【０００２】
【従来の技術】液晶表示素子（以下ＬＣＤと言う）がＴ
ＦＴマトリクスＬＣＤである場合を例として従来のＬＣ
Ｄの実装構造を図４、図５を参照して説明する。ＬＣＤ
セル基板１４は、ガラス基板（ＴＦＴアレイ基板と言わ
れる）１の上にそれより縦横寸法の小さなガラス基板
（共通電極基板と言われる）２が重ね合わされ、それら
の間に液晶（図示せず）が封入されている。ガラス基板
１の内面に図４に示す信号電極Ｙ１乃至Ｙｎ及び走査電
極Ｘ１乃至Ｘｍがそれぞれ縦または横方向に互いに交叉
して設けられる。各交叉点位置の近傍にＴＦＴ（薄膜ト
ランジスタ）３が設けられ、そのゲートＧ及びソースＳ
はそれぞれ走査電極（ゲートバスとも言う）Ｘｉ（ｉ＝
１〜ｍ）及び信号電極（ソースバスとも言う）Ｙｊ（ｊ
＝１〜ｎ）に接続され、ドレインＤは表示電極４に接続
される。
ＦＴマトリクスＬＣＤである場合を例として従来のＬＣ
Ｄの実装構造を図４、図５を参照して説明する。ＬＣＤ
セル基板１４は、ガラス基板（ＴＦＴアレイ基板と言わ
れる）１の上にそれより縦横寸法の小さなガラス基板
（共通電極基板と言われる）２が重ね合わされ、それら
の間に液晶（図示せず）が封入されている。ガラス基板
１の内面に図４に示す信号電極Ｙ１乃至Ｙｎ及び走査電
極Ｘ１乃至Ｘｍがそれぞれ縦または横方向に互いに交叉
して設けられる。各交叉点位置の近傍にＴＦＴ（薄膜ト
ランジスタ）３が設けられ、そのゲートＧ及びソースＳ
はそれぞれ走査電極（ゲートバスとも言う）Ｘｉ（ｉ＝
１〜ｍ）及び信号電極（ソースバスとも言う）Ｙｊ（ｊ
＝１〜ｎ）に接続され、ドレインＤは表示電極４に接続
される。
【０００３】これら走査電極Ｘｉ及び信号電極Ｙｊはガ
ラス基板１の周辺に延長され、ゲートＴＡＢ基板５及び
ソースＴＡＢ基板６の一端の端子（電極）にＡＣＦ（An
isotropic Conductive Film ；異方性導電接着フイル
ム）を用いて電気的、機械的に接続される。ＡＣＦはよ
く知られているようにフイルムの厚味方向に電流が流
れ、厚味方向と直角な方向には流れない特性を持った接
着テープであり、基板同士を電気的、機械的に接続する
場合に用いられ、接続の作業性（生産性）を向上できる
利点がある。
ラス基板１の周辺に延長され、ゲートＴＡＢ基板５及び
ソースＴＡＢ基板６の一端の端子（電極）にＡＣＦ（An
isotropic Conductive Film ；異方性導電接着フイル
ム）を用いて電気的、機械的に接続される。ＡＣＦはよ
く知られているようにフイルムの厚味方向に電流が流
れ、厚味方向と直角な方向には流れない特性を持った接
着テープであり、基板同士を電気的、機械的に接続する
場合に用いられ、接続の作業性（生産性）を向上できる
利点がある。
【０００４】ゲートＴＡＢ（Tape Automated Bonding；
テープキャリア方式によるボンディング）基板５には可
撓性のＴＣＰ（Tape Carrier Package）５ａにゲートド
ライバＩＣチップ（一般的には走査電極駆動ＩＣチッ
プ）７がＩＬＢ（Inner Lead Bonding）により実装され
ていて、ゲートＴＡＢ基板５の他端に設けられた端子
（電極）がゲート基板（走査基板とも言う）８に半田付
けされる。
テープキャリア方式によるボンディング）基板５には可
撓性のＴＣＰ（Tape Carrier Package）５ａにゲートド
ライバＩＣチップ（一般的には走査電極駆動ＩＣチッ
プ）７がＩＬＢ（Inner Lead Bonding）により実装され
ていて、ゲートＴＡＢ基板５の他端に設けられた端子
（電極）がゲート基板（走査基板とも言う）８に半田付
けされる。
【０００５】ソースＴＡＢ基板６にはＴＣＰ６ａにソー
スドライバＩＣチップ（一般的には信号電極駆動ＩＣチ
ップ）９が実装されていて、ソースＴＡＢ基板６の他端
に設けられた端子（電極）がソース基板（信号基板とも
言う）１０に半田付けされる。ソースＴＡＢ基板６はコ
字状に折り曲げられ、ソース基板１０はガラス基板１の
下側に一部分が重なるように配される。
スドライバＩＣチップ（一般的には信号電極駆動ＩＣチ
ップ）９が実装されていて、ソースＴＡＢ基板６の他端
に設けられた端子（電極）がソース基板（信号基板とも
言う）１０に半田付けされる。ソースＴＡＢ基板６はコ
字状に折り曲げられ、ソース基板１０はガラス基板１の
下側に一部分が重なるように配される。
【０００６】ゲート基板８には、ゲートドライバＩＣチ
ップ７を除く走査電極駆動回路１１（図４参照）や、イ
ンタフェース用コネクタ、グラフィックコントローラ、
電源回路、ＤＣ／ＤＣコンバータ等が実装される。一
方、ソース基板１０には、ソースドライバＩＣチップ９
を除く信号電極駆動回路１２（図４参照）や、電源回
路、信号処理回路等が実装される。ガラス基板１の内面
に形成された走査電極Ｘｉ（ｉ＝１〜ｍ），信号電極Ｙ
ｊ（ｊ＝１〜ｎ），マトリクス状に形成されたＴＦＴ３
及び表示電極４によりＴＦＴマトリクス回路１３が構成
される。
ップ７を除く走査電極駆動回路１１（図４参照）や、イ
ンタフェース用コネクタ、グラフィックコントローラ、
電源回路、ＤＣ／ＤＣコンバータ等が実装される。一
方、ソース基板１０には、ソースドライバＩＣチップ９
を除く信号電極駆動回路１２（図４参照）や、電源回
路、信号処理回路等が実装される。ガラス基板１の内面
に形成された走査電極Ｘｉ（ｉ＝１〜ｍ），信号電極Ｙ
ｊ（ｊ＝１〜ｎ），マトリクス状に形成されたＴＦＴ３
及び表示電極４によりＴＦＴマトリクス回路１３が構成
される。
【０００７】図３のＬＣＤの実装構造はＴＡＢを用いる
のが特徴であるので、ＴＡＢ実装方式と呼ばれる。この
方式では、ＬＣＤはガラス基板１，２等より成るＬＣＤ
セル基板１４と、２枚のゲートＴＡＢ５と、ゲート基板
８と、２枚のソースＴＡＢ６と、ソース基板１０との合
計７枚の基板で構成される。ＴＡＢ実装方式では、この
ようにＬＣＤセル基板の他に、６枚もの多くの基板を必
要とするので、分割ロスが増えこれら基板合計の製造原
価が上昇すると共に、これら基板同士を接続するための
工数が多くなり、ＬＣＤのコストアップを招く欠点があ
った。
のが特徴であるので、ＴＡＢ実装方式と呼ばれる。この
方式では、ＬＣＤはガラス基板１，２等より成るＬＣＤ
セル基板１４と、２枚のゲートＴＡＢ５と、ゲート基板
８と、２枚のソースＴＡＢ６と、ソース基板１０との合
計７枚の基板で構成される。ＴＡＢ実装方式では、この
ようにＬＣＤセル基板の他に、６枚もの多くの基板を必
要とするので、分割ロスが増えこれら基板合計の製造原
価が上昇すると共に、これら基板同士を接続するための
工数が多くなり、ＬＣＤのコストアップを招く欠点があ
った。
【０００８】この欠点を除くために考えられたのが、図
６に示すＣＯＧ（Chip On Glass ；ガラス基板にＩＣチ
ップを実装する）実装方式である。ＣＯＧ実装方式では
ゲートＴＡＢ及びソースＴＡＢを用いず、ゲートドライ
バＩＣチップ７及びソースドライバＩＣチップ９を直
接、ガラス基板１の内面の周辺にＣＯＧ方式で実装す
る。ゲート基板８及びソース基板１０は図５のようなリ
ジット基板のみでなく、リジット基板とＦＰＣ（Flexib
le Print Circuit）とを一体化した多層ＦＰＣまたはフ
レックスリジット基板で構成される。ゲート基板８より
導出されたＦＰＣ８ａ及びソース基板１０より導出され
たＦＰＣ１０ａの先端の端子（電極）がガラス基板１に
ＡＣＦ（異方性導電接着フイルム）を用いて接続され
る。
６に示すＣＯＧ（Chip On Glass ；ガラス基板にＩＣチ
ップを実装する）実装方式である。ＣＯＧ実装方式では
ゲートＴＡＢ及びソースＴＡＢを用いず、ゲートドライ
バＩＣチップ７及びソースドライバＩＣチップ９を直
接、ガラス基板１の内面の周辺にＣＯＧ方式で実装す
る。ゲート基板８及びソース基板１０は図５のようなリ
ジット基板のみでなく、リジット基板とＦＰＣ（Flexib
le Print Circuit）とを一体化した多層ＦＰＣまたはフ
レックスリジット基板で構成される。ゲート基板８より
導出されたＦＰＣ８ａ及びソース基板１０より導出され
たＦＰＣ１０ａの先端の端子（電極）がガラス基板１に
ＡＣＦ（異方性導電接着フイルム）を用いて接続され
る。
【０００９】上記のＣＯＧ実装方式では、ＬＣＤセル基
板１４、ゲート基板８及びソース基板１０の僅か３枚の
基板で構成できる反面、ゲートドライバＩＣチップ７及
びソースドライバＩＣチップ９をガラス基板１に実装す
るために、基板サイズが大きくなり、ワークからの基板
の取り数が少なくなり、ガラス基板１が原価高となる欠
点があった。
板１４、ゲート基板８及びソース基板１０の僅か３枚の
基板で構成できる反面、ゲートドライバＩＣチップ７及
びソースドライバＩＣチップ９をガラス基板１に実装す
るために、基板サイズが大きくなり、ワークからの基板
の取り数が少なくなり、ガラス基板１が原価高となる欠
点があった。
【００１０】
【発明が解決しようとする課題】この発明は、図５のＴ
ＡＢ実装方式における構成基板枚数が増加する欠点と、
図６のＣＯＧ実装方式におけるガラス基板１が大形にな
る欠点を解決して、ＬＣＤの原価低減を図ることを目的
としている。
ＡＢ実装方式における構成基板枚数が増加する欠点と、
図６のＣＯＧ実装方式におけるガラス基板１が大形にな
る欠点を解決して、ＬＣＤの原価低減を図ることを目的
としている。
【００１１】
（１）請求項１の発明は、内面に電極の形成された２枚
のガラス基板が液晶層を挟んで一体に重ね合わされて成
るＬＣＤセル基板と、そのＬＣＤセル基板の周辺の端子
に接続されるＦＰＣ（フレキシブル・プリント・サーキ
ット）が一体に導出され、走査電極駆動用回路部品及び
信号電極駆動用回路部品がそれぞれ実装された走査基板
及び信号基板とを具備するＬＣＤの実装構造に関する。
のガラス基板が液晶層を挟んで一体に重ね合わされて成
るＬＣＤセル基板と、そのＬＣＤセル基板の周辺の端子
に接続されるＦＰＣ（フレキシブル・プリント・サーキ
ット）が一体に導出され、走査電極駆動用回路部品及び
信号電極駆動用回路部品がそれぞれ実装された走査基板
及び信号基板とを具備するＬＣＤの実装構造に関する。
【００１２】請求項１では特に、走査電極駆動ＩＣチッ
プまたは信号電極駆動ＩＣチップの少なくとも一方が、
走査基板または信号基板に実装されるものである。 （２）請求項２の発明では、走査基板または信号基板の
少くとも一方が、ＬＣＤセル基板に隣接する第１基板、
その他の第２基板…第ｐ基板（ｐ≧２）に分割され、そ
れらの分割された基板がＦＰＣにより一体に連結され、
第１基板に走査電極駆動ＩＣチップまたは信号電極駆動
ＩＣチップが実装される。
プまたは信号電極駆動ＩＣチップの少なくとも一方が、
走査基板または信号基板に実装されるものである。 （２）請求項２の発明では、走査基板または信号基板の
少くとも一方が、ＬＣＤセル基板に隣接する第１基板、
その他の第２基板…第ｐ基板（ｐ≧２）に分割され、そ
れらの分割された基板がＦＰＣにより一体に連結され、
第１基板に走査電極駆動ＩＣチップまたは信号電極駆動
ＩＣチップが実装される。
【００１３】（３）請求項３の発明では、前記（１）ま
たは（２）において、走査基板または信号基板が多層Ｆ
ＰＣまたはフレックスリジット基板より構成される。 （４）請求項４の発明では、前記（１）または（２）に
おいて、走査基板または信号基板より導出されたＦＰＣ
がＡＣＦ（異方性導電接着フイルム）を用いてＬＣＤセ
ル基板に接着される。
たは（２）において、走査基板または信号基板が多層Ｆ
ＰＣまたはフレックスリジット基板より構成される。 （４）請求項４の発明では、前記（１）または（２）に
おいて、走査基板または信号基板より導出されたＦＰＣ
がＡＣＦ（異方性導電接着フイルム）を用いてＬＣＤセ
ル基板に接着される。
【００１４】（５）請求項５の発明では、前記（１）ま
たは（２）において、走査電極駆動ＩＣチップまたは信
号電極駆動ＩＣチップがフリップ・チップ方式で走査基
板または信号基板にボンディングされる。 （６）請求項６の発明では、前記（２）において、走査
基板が、ＬＣＤセル基板に接続すべきＦＰＣが導出され
ている第１基板と、中間の第２基板と、末端の第３基板
に分割される。第１基板は、ＬＣＤセル基板の外側に平
行に配され、第２基板は、第１基板のＬＣＤセル基板と
反対側に、ほぼ直角に配され、第３基板は、第２基板と
ほぼ直角で、第１基板とほぼ重なるように配される。
たは（２）において、走査電極駆動ＩＣチップまたは信
号電極駆動ＩＣチップがフリップ・チップ方式で走査基
板または信号基板にボンディングされる。 （６）請求項６の発明では、前記（２）において、走査
基板が、ＬＣＤセル基板に接続すべきＦＰＣが導出され
ている第１基板と、中間の第２基板と、末端の第３基板
に分割される。第１基板は、ＬＣＤセル基板の外側に平
行に配され、第２基板は、第１基板のＬＣＤセル基板と
反対側に、ほぼ直角に配され、第３基板は、第２基板と
ほぼ直角で、第１基板とほぼ重なるように配される。
【００１５】
【発明の実施の形態】図１の実施例を参照して、請求項
１の発明の実施の形態を説明する。図１には図５，図６
と対応する部分に同じ符号を付け、重複説明を省略す
る。図１では、図６においてＴＦＴアレイ基板１に実装
されていたゲートドライバＩＣチップ（走査電極駆動Ｉ
Ｃチップ）７をゲート基板（走査基板）８に実装するよ
うにして、図６のＣＯＧ方式と同一の少ない基板枚数を
維持しながら、ガラス基板（ＴＦＴアレイ基板）１の寸
法を小さくし、ワークからのガラス基板の取り数を多く
してＬＣＤの原価低減を図っている。
１の発明の実施の形態を説明する。図１には図５，図６
と対応する部分に同じ符号を付け、重複説明を省略す
る。図１では、図６においてＴＦＴアレイ基板１に実装
されていたゲートドライバＩＣチップ（走査電極駆動Ｉ
Ｃチップ）７をゲート基板（走査基板）８に実装するよ
うにして、図６のＣＯＧ方式と同一の少ない基板枚数を
維持しながら、ガラス基板（ＴＦＴアレイ基板）１の寸
法を小さくし、ワークからのガラス基板の取り数を多く
してＬＣＤの原価低減を図っている。
【００１６】同様に、ソースドライバＩＣチップ（信号
電極駆動ＩＣチップ）９をソース基板（信号基板）１０
に実装してもよい。最近、図１のＬＣＤを小形化したい
と言う新たな要望がだされた。この新たな要望に応える
ためになされたのが図２に示す請求項２の実施例であ
る。図１のＬＣＤでも、ＦＰＣ８ａを図において下方に
ほぼ直角に折り曲げ、ゲート基板８をＬＣＤセル基板１
４とほぼ直角に配設すれば、ＬＣＤの前面、つまり表示
面の存在する面の大きさを小さくすることができるが、
その反面、ＬＣＤの厚さがゲート基板８のため可なり大
きくなるので好ましくない。そこで図２の実施例ではゲ
ート基板８が８−１，８−２，８−３に分割され、それ
らの分割された基板がＦＰＣ８ｂ，８ｃで一体に連結さ
れる。分割された走査基板８−１に走査電極駆動ＩＣチ
ップ７が実装される（請求項２）。
電極駆動ＩＣチップ）９をソース基板（信号基板）１０
に実装してもよい。最近、図１のＬＣＤを小形化したい
と言う新たな要望がだされた。この新たな要望に応える
ためになされたのが図２に示す請求項２の実施例であ
る。図１のＬＣＤでも、ＦＰＣ８ａを図において下方に
ほぼ直角に折り曲げ、ゲート基板８をＬＣＤセル基板１
４とほぼ直角に配設すれば、ＬＣＤの前面、つまり表示
面の存在する面の大きさを小さくすることができるが、
その反面、ＬＣＤの厚さがゲート基板８のため可なり大
きくなるので好ましくない。そこで図２の実施例ではゲ
ート基板８が８−１，８−２，８−３に分割され、それ
らの分割された基板がＦＰＣ８ｂ，８ｃで一体に連結さ
れる。分割された走査基板８−１に走査電極駆動ＩＣチ
ップ７が実装される（請求項２）。
【００１７】図２の例では、走査基板８−１は、ＬＣＤ
セル基板１４の外側に平行に配され、走査基板８−２
は、走査基板８−１のＬＣＤセル基板１４と反対側に、
ほぼ直角に配され、走査基板８−３は、走査基板８−２
とほぼ直角で、走査基板８−１とほぼ重なるように配さ
れる（請求項６）。このように各分割基板をコ字を形成
するように配置すると、ＬＣＤの前面及び厚さ寸法を小
さくできると共に、各分割基板で囲まれたスペースにバ
ックライトなどの部品を適宜配置して、小形でコンパク
トなＬＣＤを実現できる。
セル基板１４の外側に平行に配され、走査基板８−２
は、走査基板８−１のＬＣＤセル基板１４と反対側に、
ほぼ直角に配され、走査基板８−３は、走査基板８−２
とほぼ直角で、走査基板８−１とほぼ重なるように配さ
れる（請求項６）。このように各分割基板をコ字を形成
するように配置すると、ＬＣＤの前面及び厚さ寸法を小
さくできると共に、各分割基板で囲まれたスペースにバ
ックライトなどの部品を適宜配置して、小形でコンパク
トなＬＣＤを実現できる。
【００１８】図２ではゲート基板８を分割しているが、
同様に信号基板１０を分割し、信号電極駆動ＩＣチップ
９を信号基板１０へ移してもよい。図２のゲート基板８
は、初期の工程では図３Ｂに示すように周辺にリジット
でコ字状の捨て基板８−４が一体に付けられていると共
に、リジットの基板８−４と８−１間、８−１と８−２
間及び８−２と８−３間はＦＰＣで塞さがれている。こ
のゲート基板８は、ＬＣＤセル基板１４にＦＰＣ８ａを
接続する前に、図３Ａのように不要部分が切り取られる
が、その切り取りを容易にするために、図３Ｂで点線の
部分にミシン目またはＶ溝１５が形成される。
同様に信号基板１０を分割し、信号電極駆動ＩＣチップ
９を信号基板１０へ移してもよい。図２のゲート基板８
は、初期の工程では図３Ｂに示すように周辺にリジット
でコ字状の捨て基板８−４が一体に付けられていると共
に、リジットの基板８−４と８−１間、８−１と８−２
間及び８−２と８−３間はＦＰＣで塞さがれている。こ
のゲート基板８は、ＬＣＤセル基板１４にＦＰＣ８ａを
接続する前に、図３Ａのように不要部分が切り取られる
が、その切り取りを容易にするために、図３Ｂで点線の
部分にミシン目またはＶ溝１５が形成される。
【００１９】ミシン目またはＶ溝１５の付けられた分割
前のゲート基板８の片面または両面の、８−１の部分に
ゲートドライバＩＣチップ７が、また８−２及び８−３
の部分にインタフェース用コネクタ、グラフィックコン
トローラ、電源回路、ＤＣ／ＤＣコンバータ等がフリッ
プ・チップ方式、ワイヤボンディング或いは他の面実装
技術（ＳＭＴ；surface mount technology）で実装され
る。
前のゲート基板８の片面または両面の、８−１の部分に
ゲートドライバＩＣチップ７が、また８−２及び８−３
の部分にインタフェース用コネクタ、グラフィックコン
トローラ、電源回路、ＤＣ／ＤＣコンバータ等がフリッ
プ・チップ方式、ワイヤボンディング或いは他の面実装
技術（ＳＭＴ；surface mount technology）で実装され
る。
【００２０】走査基板８は、部品実装後に、捨て基板８
−４及び不要なＦＰＣが点線の箇所で切り取られて、図
３Ａに示す状態にされる。この状態で機能、外観等の検
査を行った後、ＬＣＤセル基板１４へ接続される。図３
Ｂのゲート基板８は多層ＦＰＣまたはフレックスリジッ
ト基板より成り、そのリジット部分の間を塞ぐＦＰＣの
部分は、リジット部分の積層数をＮとすれば、その内の
小数のＭ層（１≦Ｍ＜Ｎ）が積層されたものである。図
２のソース基板１０及び図１のゲート基板８、ソース基
板１０についても同様である（請求項３）。
−４及び不要なＦＰＣが点線の箇所で切り取られて、図
３Ａに示す状態にされる。この状態で機能、外観等の検
査を行った後、ＬＣＤセル基板１４へ接続される。図３
Ｂのゲート基板８は多層ＦＰＣまたはフレックスリジッ
ト基板より成り、そのリジット部分の間を塞ぐＦＰＣの
部分は、リジット部分の積層数をＮとすれば、その内の
小数のＭ層（１≦Ｍ＜Ｎ）が積層されたものである。図
２のソース基板１０及び図１のゲート基板８、ソース基
板１０についても同様である（請求項３）。
【００２１】ゲートドライバＩＣチップ７またはソース
ドライバＩＣチップ９（図１〜図３では前者）は、例え
ばフリップ・チップ（Flip Chip)方式で走査基板８また
は信号基板１０に実装される。フリップ・チップ方式で
は、ドライバＩＣがベアチップ（ＩＣチップ）の形態で
面実装される。ＩＣチップの接続面に形成されたチップ
電極はよく知られているように例えばアルミ製のパッド
上にＣｒ，Ｃｕなどの金属薄膜が形成され、その上に半
田バンプがメッキや蒸着法により形成されている。ＩＣ
チップをそのバンプがゲート基板８またはソース基板１
０上に設けられた金属電極パッドと相対応するように位
置合わせして、炉に通すことにより半田をリフロー（re
flow）させてボンディングする。この方式はチップの接
続面に多数のパッド電極をレイアウトできると共に、複
数のチップを一度にボンディングできる利点がある（請
求項５）。
ドライバＩＣチップ９（図１〜図３では前者）は、例え
ばフリップ・チップ（Flip Chip)方式で走査基板８また
は信号基板１０に実装される。フリップ・チップ方式で
は、ドライバＩＣがベアチップ（ＩＣチップ）の形態で
面実装される。ＩＣチップの接続面に形成されたチップ
電極はよく知られているように例えばアルミ製のパッド
上にＣｒ，Ｃｕなどの金属薄膜が形成され、その上に半
田バンプがメッキや蒸着法により形成されている。ＩＣ
チップをそのバンプがゲート基板８またはソース基板１
０上に設けられた金属電極パッドと相対応するように位
置合わせして、炉に通すことにより半田をリフロー（re
flow）させてボンディングする。この方式はチップの接
続面に多数のパッド電極をレイアウトできると共に、複
数のチップを一度にボンディングできる利点がある（請
求項５）。
【００２２】図１、図２において、ゲート基板８及びソ
ース基板１０より一体に導出されたＦＰＣ８ａ及び１０
ａの先端は、例えばＡＣＦ（異方性導電接着フイルム）
を用いて接続される（請求項４）。これまでの説明で
は、ＬＣＤがＴＦＴマトリクス形であるとしたが、この
発明はこれに限らず、パッシブ形の単純マトリクス形
（ＸＹマトリクス形）のＬＣＤにも適用できることは明
らかである。
ース基板１０より一体に導出されたＦＰＣ８ａ及び１０
ａの先端は、例えばＡＣＦ（異方性導電接着フイルム）
を用いて接続される（請求項４）。これまでの説明で
は、ＬＣＤがＴＦＴマトリクス形であるとしたが、この
発明はこれに限らず、パッシブ形の単純マトリクス形
（ＸＹマトリクス形）のＬＣＤにも適用できることは明
らかである。
【００２３】
【発明の効果】 この発明の実装構造では従来のＣＯＧ方式と同様に
ＬＣＤセル基板１４の他に、ＦＰＣが一体に導出された
走査基板８及び信号基板１０のみの少ない基板枚数で構
成できる。従って、分割ロスが減り各基板合計の製造コ
スト及び基板同士を接続する工数を低減することによっ
てＬＣＤの原価低減が図られる。
ＬＣＤセル基板１４の他に、ＦＰＣが一体に導出された
走査基板８及び信号基板１０のみの少ない基板枚数で構
成できる。従って、分割ロスが減り各基板合計の製造コ
スト及び基板同士を接続する工数を低減することによっ
てＬＣＤの原価低減が図られる。
【００２４】 ＣＯＧ方式においてガラス基板１に実
装されていた走査電極駆動ＩＣチップ７または信号電極
駆動ＩＣチップ９の少なくとも一方を走査基板８または
信号基板１０に実装することによって、ガラス基板１を
小形化することができ、ワークからの基板の取り数が増
え、原価低減が図られる。 走査電極駆動ＩＣチップ７または信号電極駆動ＩＣ
チップ９等を実装する走査基板８または信号基板１０を
複数に分割し、それらの分割された基板をＦＰＣで一体
に連結した場合には、ＬＣＤの外形を小形、コンパクト
にすることができる。
装されていた走査電極駆動ＩＣチップ７または信号電極
駆動ＩＣチップ９の少なくとも一方を走査基板８または
信号基板１０に実装することによって、ガラス基板１を
小形化することができ、ワークからの基板の取り数が増
え、原価低減が図られる。 走査電極駆動ＩＣチップ７または信号電極駆動ＩＣ
チップ９等を実装する走査基板８または信号基板１０を
複数に分割し、それらの分割された基板をＦＰＣで一体
に連結した場合には、ＬＣＤの外形を小形、コンパクト
にすることができる。
【図１】請求項１の発明の実施例を示す斜視図。
【図２】請求項２の発明の実施例を示す斜視図。
【図３】図２のゲート基板８の平面図。
【図４】ＴＦＴマトリクスＬＣＤの電気的ブロック図。
【図５】従来のＴＡＢ実装方式を用いたＴＦＴマトリク
スＬＣＤの斜視図。
スＬＣＤの斜視図。
【図６】従来のＣＯＧ実装方式を用いたＴＦＴマトリク
スＬＣＤの斜視図。
スＬＣＤの斜視図。
Claims (6)
- 【請求項１】 内面に電極の形成された２枚のガラス基
板が液晶層を挟んで一体に重ね合わされて成るＬＣＤセ
ル基板と、 そのＬＣＤセル基板の周辺の端子に接続されるＦＰＣ
（フレキシブル・プリント・サーキット）が一体に導出
され、走査電極駆動用回路部品及び信号電極駆動用回路
部品がそれぞれ実装された走査基板及び信号基板と、を
具備する液晶表示素子の実装構造であって、 走査電極駆動ＩＣチップまたは信号電極駆動ＩＣチップ
の少なくとも一方が、前記走査基板または信号基板に実
装されていることを特徴とする液晶表示素子の実装構
造。 - 【請求項２】 内面に電極の形成された２枚のガラス基
板が液晶層を挟んで一体に重ね合わされて成るＬＣＤセ
ル基板と、 そのＬＣＤセル基板の周辺の端子にＦＰＣが一体に導出
され、走査電極駆動用回路部品及び信号電極駆動用回路
部品がそれぞれ実装された走査基板及び信号基板と、を
具備する液晶表示素子の実装構造であって、 前記走査基板または信号基板の少くとも一方が、前記Ｌ
ＣＤセル基板に隣接する第１基板、その他の第２基板…
第ｐ基板（ｐ≧２）に分割され、 それらの分割された基板がＦＰＣにより一体に連結さ
れ、 前記第１基板に走査電極駆動ＩＣチップまたは信号電極
駆動ＩＣチップが実装されていることを特徴とする液晶
表示素子の実装構造。 - 【請求項３】 請求項１または２において、前記走査基
板または信号基板が多層ＦＰＣまたはフレックスリジッ
ト基板より成ることを特徴とする液晶表示素子の実装構
造。 - 【請求項４】 請求項１または２において、前記走査基
板または信号基板より導出された前記ＦＰＣがＡＣＦ
（異方性導電接着フイルム）を用いて前記ＬＣＤセル基
板に接着されていることを特徴とする液晶表示素子の実
装構造。 - 【請求項５】 請求項１または２において、前記走査電
極駆動ＩＣチップまたは信号電極駆動ＩＣチップがフリ
ップ・チップ方式で前記走査基板または信号基板にボン
ディングされていることを特徴とする液晶表示素子の実
装構造。 - 【請求項６】 請求項２において、前記走査基板が、前
記ＬＣＤセル基板に接続すべきＦＰＣが導出されている
第１基板と、中間の第２基板と、末端の第３基板に分割
され、 前記第１基板は、前記ＬＣＤセル基板の外側に平行に配
され、 前記第２基板は、前記第１基板の前記ＬＣＤセル基板と
反対側に、ほぼ直角に配され、 前記第３基板は、前記第２基板とほぼ直角で、前記第１
基板とほぼ重なるように配されていることを特徴とする
液晶表示素子の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26053496A JPH10123489A (ja) | 1996-08-30 | 1996-10-01 | 液晶表示素子の実装構造 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23090096 | 1996-08-30 | ||
| JP8-230900 | 1996-08-30 | ||
| JP26053496A JPH10123489A (ja) | 1996-08-30 | 1996-10-01 | 液晶表示素子の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10123489A true JPH10123489A (ja) | 1998-05-15 |
Family
ID=26529604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26053496A Withdrawn JPH10123489A (ja) | 1996-08-30 | 1996-10-01 | 液晶表示素子の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10123489A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100439427B1 (ko) * | 2000-11-15 | 2004-07-09 | 가부시끼가이샤 도시바 | 표시장치 |
| CN100336098C (zh) * | 2004-04-29 | 2007-09-05 | 友达光电股份有限公司 | 液晶显示器信号传输装置 |
| CN1818747B (zh) | 2005-02-07 | 2010-09-29 | 三星电子株式会社 | 显示设备 |
| US20130314883A1 (en) * | 2012-04-13 | 2013-11-28 | Shanghai Tianma Micro-electronics Co., Ltd. | Connecting device, flat panel device, image sensor, display and touch apparatus |
| KR20190081948A (ko) * | 2017-12-29 | 2019-07-09 | 엘지디스플레이 주식회사 | 디스플레이 장치 |
-
1996
- 1996-10-01 JP JP26053496A patent/JPH10123489A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100439427B1 (ko) * | 2000-11-15 | 2004-07-09 | 가부시끼가이샤 도시바 | 표시장치 |
| CN100336098C (zh) * | 2004-04-29 | 2007-09-05 | 友达光电股份有限公司 | 液晶显示器信号传输装置 |
| CN1818747B (zh) | 2005-02-07 | 2010-09-29 | 三星电子株式会社 | 显示设备 |
| US20130314883A1 (en) * | 2012-04-13 | 2013-11-28 | Shanghai Tianma Micro-electronics Co., Ltd. | Connecting device, flat panel device, image sensor, display and touch apparatus |
| US9615477B2 (en) * | 2012-04-13 | 2017-04-04 | Shanghai Tianma Micro-electronics Co., Ltd. | Connecting device, flat panel device, image sensor, display and touch apparatus |
| KR20190081948A (ko) * | 2017-12-29 | 2019-07-09 | 엘지디스플레이 주식회사 | 디스플레이 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1903841B1 (en) | Flexible printed circuit board | |
| JPH0422075A (ja) | 配線接続装置 | |
| JP3498448B2 (ja) | 液晶表示装置 | |
| JPH09203907A (ja) | 液晶表示装置及びその製造装置 | |
| JP4072493B2 (ja) | 基板モジュール及び液晶モジュール | |
| JP5091513B2 (ja) | 液晶表示装置 | |
| JPH1138431A (ja) | 液晶表示装置 | |
| JPH09189919A (ja) | 液晶表示装置 | |
| JPH05107551A (ja) | 液晶デイスプレイパネルの配線構造 | |
| JPH04313731A (ja) | 液晶表示装置 | |
| JP2008078520A (ja) | 配線基板の半田接合構造 | |
| JP2894728B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP2616564B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH05173166A (ja) | 液晶表示装置 | |
| JPH1138433A (ja) | 液晶表示装置 | |
| JP4874612B2 (ja) | 液晶表示モジュール | |
| CN221531768U (zh) | Fpc板上元器件的走线结构 | |
| JPH1138432A (ja) | 液晶表示装置 | |
| JPH0274922A (ja) | 液晶表示装置 | |
| JP3575482B2 (ja) | 表示装置 | |
| JP3633456B2 (ja) | 電気光学装置 | |
| JP3515415B2 (ja) | 表示装置 | |
| JP3224848B2 (ja) | 液晶表示装置 | |
| JP2008216466A (ja) | 表示装置およびその製造方法 | |
| JPH09211481A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031202 |