JPH1012565A - ダイヤモンド半導体装置及びその製造方法 - Google Patents

ダイヤモンド半導体装置及びその製造方法

Info

Publication number
JPH1012565A
JPH1012565A JP16033996A JP16033996A JPH1012565A JP H1012565 A JPH1012565 A JP H1012565A JP 16033996 A JP16033996 A JP 16033996A JP 16033996 A JP16033996 A JP 16033996A JP H1012565 A JPH1012565 A JP H1012565A
Authority
JP
Japan
Prior art keywords
diamond
diamond layer
layer
nitrogen
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16033996A
Other languages
English (en)
Other versions
JP3949192B2 (ja
Inventor
Koichi Miyata
浩一 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP16033996A priority Critical patent/JP3949192B2/ja
Publication of JPH1012565A publication Critical patent/JPH1012565A/ja
Application granted granted Critical
Publication of JP3949192B2 publication Critical patent/JP3949192B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 高温電子素子、大電力電子素子及び高集積回
路に適用されるBが導入された半導体ダイヤモンド層で
あっても、その電子デバイス間を完全に素子分離するこ
とができ、これにより、同一基板上に複数の素子領域を
形成する場合に、素子同士の干渉による誤動作の発生を
防止することができるダイヤモンド半導体装置及びその
製造方法を提供する。 【解決手段】 ダイヤモンド半導体装置は、Bが導入さ
れたp型半導体ダイヤモンド層からなる電子素子領域間
に、1×1014乃至1×1021cm-3の原子濃度で窒素
を含有する絶縁領域を有するものである。この窒素はイ
オン注入によりダイヤモンド層に導入することができ、
その場合、イオン注入の後に、真空中において800℃
以上の温度で1分間以上の熱処理を施し、更に、イオン
注入により生成されたダイヤモンド層表面の非ダイヤモ
ンド層を除去することが好ましい。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は高温電子素子、大電
力電子素子及び高集積回路等が形成されるダイヤモンド
半導体装置及びその製造方法に関し、特に、素子間を完
全に絶縁化することができるダイヤモンド半導体装置及
びその製造方法に関する。
【0002】
【従来の技術】ダイヤモンドはバンドギャップが5.5
eVと大きいと共に、絶縁破壊電界が高く、熱伝導率も
従来の半導体材料と比較して高いので、高温下又は放射
線下等の過酷な環境下においても動作する電子デバイス
として期待されている。また、電子及び正孔の移動度が
共に高いと共にキャリアの飽和速度が高く、低誘電率で
あるため、高周波電子デバイスとしても期待されてい
る。
【0003】上述したように、ダイヤモンドは大きな可
能性を有しているため、1980年代の後半より、ダイ
ヤモンド電界効果トランジスタ(Field Effect Transis
tor:FET)についての研究開発が盛んに実施されて
おり、高温及び高周波領域における特性の評価も進めら
れている。
【0004】そこで、このようなダイヤモンドFETの
特性を利用して、複数個のダイヤモンドFETを接続し
た論理回路の作製が提案されており、ダイヤモンド集積
回路素子への展開が始まっている(外園等、第9回ダイ
ヤモンドシンポジウム講演要旨集、p.136 及び伊藤等、
第9回ダイヤモンドシンポジウム講演要旨集、p.13
8)。これは、表面伝導層を使用した金属/半導体接合
(MEtal Semiconductor:MES )FETを複数個接続
することにより、NOT、NAND、NOR及びRSフ
リップフロップ回路等のダイヤモンド集積回路を作製し
たものである。
【0005】ダイヤモンドの表面伝導層は、水素プラズ
マ処理等の水素化によって形成することができるが、こ
のような表面伝導層は、大気中で350℃以上の温度で
は消失することが明らかになっている。元来、ダイヤモ
ンドFETの適用が期待されている高温電子デバイス、
大電力電子デバイス及び高集積回路等を形成する場合、
動作雰囲気は高温であるか、又は大量の発熱を伴うの
で、このように熱的に不安定な表面伝導層を半導体層と
して使用することは困難である。
【0006】また、水素化によって表面伝導層を形成す
る場合、ドーピング濃度及び膜厚を制御することは不可
能であり、各素子に必要となるダイヤモンド半導体層の
ドーピング濃度及び膜厚を任意に得ることはできない。
従って、ダイヤモンド層を有する半導体基板を使用し
て、高温、大電力及び高集積電子デバイスを作製する場
合には、Bをドープしたp型半導体ダイヤモンドを使用
する必要がある。
【0007】ところで、水素化によって表面伝導層が形
成されたダイヤモンド集積回路においては、その作製工
程でAr+イオンを注入し、ダイヤモンドFETの表面
伝導層の伝導起源である水素をダイヤモンド内から離脱
させて絶縁化することにより、ダイヤモンド電子デバイ
ス間を素子分離することができる。
【0008】
【発明が解決しようとする課題】しかしながら、上述の
方法でAr+イオンを注入すると、イオン注入による加
熱効果によって表面伝導層の水素を熱的に離脱させ、表
面伝導層を消失させることはできるが、Bをドープした
ダイヤモンド電子デバイス間を素子分離することはでき
ないという問題点がある。これは、ダイヤモンド中に注
入されたArは正孔のトラップとしては働かないからで
ある。
【0009】また、ダイヤモンド半導体層にAr+イオ
ンを注入すると、Arの重量が重いために、イオン衝撃
を受けたダイヤモンド表面は、グラファイト化して導電
性が付与される。従って、このグラファイト層を除去し
ない限り、完全にダイヤモンド電子デバイス間を素子分
離することは不可能である。
【0010】本発明はかかる問題点に鑑みてなされたも
のであって、高温電子素子、大電力電子素子及び高集積
回路に適用されるBが導入された半導体ダイヤモンド層
であっても、その電子デバイス間を完全に素子分離する
ことができ、これにより、同一基板上に複数の素子領域
を形成する場合に、素子同士の干渉による誤動作の発生
を防止することができるダイヤモンド半導体装置及びそ
の製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】本発明に係るダイヤモン
ド半導体装置は、Bが導入されたp型半導体ダイヤモン
ド層からなる電子素子領域間に、1×1014乃至1×1
21cm-3の原子濃度で窒素を含有する絶縁領域を有す
ることを特徴とする。この窒素はイオン注入により前記
ダイヤモンド層に導入されていることが好ましい。ま
た、電子素子領域には、トランジスタ、サーミスタ、ダ
イオード、光センサ及び発光素子からなる群から選択さ
れた少なくとも1種の電子素子が形成されていることが
望ましい。
【0012】本発明に係るダイヤモンド半導体装置の製
造方法は、Bが導入されたp型半導体ダイヤモンド層か
らなる電子素子領域間に、1×1014乃至1×1021
-3の原子濃度で窒素を導入することにより絶縁領域を
形成することを特徴とする。
【0013】この窒素はイオン注入により前記ダイヤモ
ンド層に導入することが好ましい。また、イオン注入の
後、真空中において800℃以上の温度で1分間以上の
熱処理を施し、更に、前記イオン注入により生成された
ダイヤモンド層表面の非ダイヤモンド層を除去すること
が望ましい。また、前記非ダイヤモンド層は、酸素含有
雰囲気下における500℃以上の温度での熱処理、酸洗
浄又は酸素プラズマ処理により除去することができる。
【0014】
【発明の実施の形態】1対のBドープp型半導体ダイヤ
モンド層が1乃至数μmの距離で隔絶されて形成されて
いるとき、この2つのp型半導体ダイヤモンド層に挟ま
れた数μmの領域が絶縁性ダイヤモンドであっても、こ
れらの半導体ダイヤモンド層間に電圧を印加すると、電
流が流れて絶縁性を維持することはできない。これは、
以下に示す理由による。
【0015】図1は2つのBドープ半導体ダイヤモンド
層とそれに挟まれた絶縁性のアンドープダイヤモンド層
とのエネルギーバンドを示す模式図である。図1(a)
に示すように、2つの半導体ダイヤモンド層に電圧が印
加されていない場合、アンドープ層は、Bドープ層内の
正孔に対して障壁になっており、両者の間には正孔の移
動が起こらないので、電流は流れない。
【0016】しかしながら、図1(b)に示すように、
両者の間に電圧を印加すると、Bドープダイヤモンド層
とアンドープダイヤモンド層とはホモ接合になってお
り、価電子帯の不連続がないので、電界によってBドー
プダイヤモンド層内の正孔はアンドープダイヤモンド層
の領域に注入される。そして、この正孔は反対側のBド
ープダイヤモンド層まで到達するので、電流が流れる。
これを空間電荷制限電流といい、その電流密度Jは下記
数式1により算出することができる。
【0017】
【数1】J=(9/8)με(V2/L3) J:電流密度(A/cm2) μ:移動度(cm2/V・s) ε:物質の誘電率(F/cm) V:印加電圧(V) L:電流が流れる領域の厚さ(cm)。
【0018】例えば、ダイヤモンド中の正孔の移動度を
1600(cm2/V・s)、比誘電率を5.7(即
ち、誘電率ε=5.7×8.85×10-14(F/c
m))、Bドープ半導体層間のアンドープダイヤモンド
層の厚さを0.5(μm)、印加電圧を1Vとすると、
7.27×103(A/cm2)の空間電荷制限電流によ
る漏れ電流(リーク電流)が発生する。この電流密度の
値は、漏れ電流としては決して無視することができない
電流量であり、素子同士の干渉による誤動作が発生する
原因になる。
【0019】従って、素子同士を完全に分離して誤動作
を防止するためには、アンドープダイヤモンド領域に正
孔のトラップを意図的に導入し、空間電荷制限電流によ
る漏れ電流を抑制する必要がある。ダイヤモンド半導体
中において、窒素はドナーとして働き、この窒素がアク
セプタとして働くBを補償する作用を有することは、こ
れまでより明らかとなっていた。そこで、本願発明者等
は、ダイヤモンド内に導入された窒素が、ダイヤモンド
価電子帯を通過する正孔のトラップとして作用すること
を見い出した。注入によって、正孔がBドープ半導体ダ
イヤモンド層側から窒素を含有する領域に流れ込んでき
た場合、トラップとして作用する窒素はその正孔を捕獲
するので、ダイヤモンド半導体層を素子分離することが
できる。
【0020】通常、半導体層として使用されるBドープ
半導体ダイヤモンド層のドーピング濃度は1×1017
-3以上であり、室温における活性化率は0.1%程度
であるため、最も低い正孔のキャリア濃度としては、1
×1014cm-3と考えることができる。そこで、素子分
離領域に1×1014cm-3未満の原子濃度で窒素を導入
しても、この領域は正孔を完全に捕獲できるトラップと
して作用することができない。一方、ダイヤモンド中に
1×1021cm-3の原子濃度を超えて窒素を導入する
と、このダイヤモンド層はグラファイト化されてしま
い、ダイヤモンドとして存在することができなくなる。
従って、ダイヤモンド中の素子領域間に導入する窒素の
原子濃度は、1×1014乃至1×1021cm-3とする。
【0021】また、ダイヤモンド半導体層を素子分離す
るための絶縁領域は、ある特定の領域に形成する必要が
あるため、ダイヤモンド内に窒素を導入する方法として
は、イオン注入法を使用することが好ましい。イオン注
入法によると、適当なマスク材を使用することによって
微細な領域に窒素を導入することが可能になると共に、
加速エネルギー、ドーズ量(注入量)を制御することに
より、ダイヤモンド内の窒素の原子密度及び深さ方向プ
ロファイルを任意に設定することができる。また、加速
エネルギー及び注入量を変化させて複数回のイオン注入
を実施することにより、均一な濃度を有する窒素ドープ
ダイヤモンド領域を形成することもできる。
【0022】更に、イオン注入後に、ダイヤモンド層に
対して真空中で高温熱処理を施すと、窒素イオン注入に
より発生したダイヤモンド層表面の欠陥を除去すること
ができると共に、窒素を格子置換位置に移動させること
ができ、これにより、トラップとして作用する窒素の割
合を増加させることができる。この熱処理の温度が80
0℃未満であるか、又は熱処理時間が1分間未満である
と、窒素を正孔のトラップとして十分に作用させること
ができなくなる。従って、イオン注入により窒素をダイ
ヤモンド層に導入する場合、このイオン注入後に、真空
中において800℃以上の温度で1分間以上の高温熱処
理を実施することが好ましい。
【0023】更にまた、イオン注入による方法を使用す
ると、イオンの衝撃によって発生したダイヤモンド表面
近傍のグラファイト層(非ダイヤモンド層)は導電性を
有するので、ダイヤモンド層内の素子領域を分離するた
めには、このグラファイト層を除去することが望まし
い。しかし、Nの場合はArよりも軽いので、そのイオ
ン衝撃は少なく、グラファイト層の形成は少ない。ダイ
ヤモンド表面に発生したグラファイト層は、酸化雰囲気
下における500℃以上の温度での熱処理、酸洗浄又は
酸素プラズマ処理を実施すると、除去することができ
る。
【0024】このように、本発明においては、素子領域
間を完全に絶縁することができるので、ダイヤモンドト
ランジスタ回路、ダイヤモンドトランジスタとダイヤモ
ンドセンサとの集積回路、ダイヤモンドダイオードによ
る論理回路及びダイヤモンド発光ダイオードアレイ等を
半導体ダイヤモンド層を有する1つの基板上に大量に形
成することができ、素子同士の干渉による誤動作が発生
することはない。
【0025】
【実施例】以下、本発明の実施例方法により半導体ダイ
ヤモンド層を素子分離した結果について説明する。
【0026】図2は本実施例において使用した単結晶ダ
イヤモンド層へのB+イオンの注入領域の形状及びサイ
ズを示す平面図である。本実施例においては、例えば、
4mm×4mmの単結晶(001)絶縁性ダイヤモンド
層(Type Ia)1に、1mm×0.5mmの1対の長方
形の素子領域2a及び2bにB+イオンを注入した。な
お、素子領域2aと素子領域2bとの距離を0.5μm
とし、イオン注入時の加速電圧を60kV、ドーズ量
(注入量)を4×1016cm-2とした。また、イオン注
入のマスクとしては、フォトリソグラフィにより形成し
た金(Au)のマスクを使用した。
【0027】次に、Auマスクを除去した後、Bをアク
セプタとして活性化させるために、真空中において10
00℃の温度で1時間の熱処理を実施した。次いで、イ
オン注入のダメージにより発生したグラファイト層を除
去するために、大気中において、500℃の温度で5分
間の熱処理を実施した。このとき、ダイヤモンド中のB
の原子密度を二次イオン質量分析(Secondary Ion Mass
Spectroscopy:SIMS)により測定すると、表層部
において、1×1020cm-3のBが検出された。
【0028】その後、B+イオンが注入された領域(素
子領域2a及び2b)をAuマスクで被覆し、B+イオ
ンが注入された領域を除く領域にN+イオンをイオン注
入することにより、絶縁領域を形成した。このときのイ
オン注入の加速電圧は60kVに固定し、ドーズ量(注
入量)を変化させて原子密度が異なる絶縁領域を有する
試料を形成した。そして、イオン注入を施した試料に対
しては、真空中において、800℃の温度で10分間の
熱処理を施した後、更に、大気中において500℃の温
度で5分間の酸化処理を実施して、イオン注入により発
生したダイヤモンド層表面のグラファイト層を除去し
た。各試料の窒素のドーズ量と、グラファイト層の除去
後にSIMSにより測定したダイヤモンド層表面の窒素
の原子密度とを下記表1に示す。但し、試料No.4は
窒素イオンを注入しなかったものである。
【0029】
【表1】
【0030】その後、スパッタリング蒸着により、Bド
ープ半導体ダイヤモンド層(素子領域2a及び2b)上
にAu/Ti積層電極を作製し、電流−電圧(I−V)
特性を測定した。
【0031】図3は縦軸に電流をとり、横軸に電圧をと
って、各試料の素子領域間の電流−電圧特性を対数値で
示すグラフ図である。グラフ中の数字は、試料のNo.
を示している。図3に示すように、窒素が全く導入され
ていない試料No.4、ダイヤモンド層表層部の窒素の
原子密度が4×1019cm-3以下である試料No.2及
び3を比較すると、窒素の原子濃度を高くするに従っ
て、初めて漏れ電流が発生するときの電圧値も高くなっ
ている。即ち、高電圧を印加すると、素子領域間を電流
が流れてしまう。
【0032】しかしながら、窒素の原子密度を5×10
20cm-3とすると、高電圧の印加によっても、素子領域
間に漏れ電流が発生しなかった。このように、適切な濃
度で窒素をダイヤモンド中に導入すると、素子領域間が
完全に素子分離された優れた特性を有する半導体装置を
製造することができる。
【0033】次いで、試料No.1と同様の条件で、B
ドープ半導体ダイヤモンド層(素子領域)を形成すると
共に、この素子領域間に窒素イオンを注入して、絶縁領
域を形成した。そして、このような3枚の試料に対し
て、下記表2に示す3種類のイオン注入後の処理を実施
した。
【0034】
【表2】
【0035】これらの熱処理及び酸化処理等の後、スパ
ッタリング蒸着により、Bドープ半導体ダイヤモンド層
(素子領域)上にAu/Ti積層電極を作製し、電流−
電圧(I−V)特性を測定した。
【0036】図4は縦軸に電流をとり、横軸に電圧をと
って、各試料の素子領域間の電流−電圧特性を対数値で
示すグラフ図である。グラフ中の数字は、試料のNo.
を示している。図4に示すように、試料No.5は素子
領域間が完全に絶縁されており、漏れ電流は発生しなか
った。
【0037】一方、試料No.6は熱処理の温度が80
0℃未満であるので、素子領域間を完全に絶縁化するこ
とはできなかった。このことは、窒素を正孔トラップと
して作用させるためには、800℃以上の熱処理を実施
することが必要であることを示している。また、試料N
o.7は、イオン注入により形成されたグラファイト層
を除去するための酸化処理を実施していないので、素子
領域間を絶縁化することができず、大きな漏れ電流が発
生した。これは、窒素イオン注入のダメージが原因とな
ってダイヤモンド表面がグラファイトに変換し、これに
より、素子領域間に導電性が与えられたことを示してい
る。
【0038】従って、イオン注入により窒素を導入する
場合、適切な温度で熱処理を実施すると共に、酸化処理
によりダイヤモンド層の表面に形成されたグラファイト
層を除去することにより、素子領域間が完全に除去され
た優れた特性を有する半導体装置を製造することができ
る。
【0039】
【発明の効果】以上詳述したように、本発明によれば、
Bが導入されたp型半導体ダイヤモンド層からなる電子
素子領域間に、適切な原子濃度で窒素が導入されている
ので、ダイヤモンド半導体装置の電子素子領域間を完全
に素子分離することができ、これにより、同一基板上に
複数の電子素子を形成しても、素子同士の干渉による誤
動作が発生することを防止することができる。また、こ
の電子素子領域にトランジスタ、サーミスタ、ダイオー
ド、光センサ及び発光素子等が形成されていると、高性
能のダイヤモンド集積回路を得ることができる。
【0040】また、本発明方法によれば、イオン注入に
より電子素子領域間に窒素を導入すると、所望の原子濃
度及び微細領域で絶縁領域を形成することができ、この
場合、適切な熱処理及び酸化処理を実施すると、素子領
域間を完全に絶縁化することができる。
【図面の簡単な説明】
【図1】2つのBドープ半導体ダイヤモンド層とそれに
挟まれた絶縁性のアンドープダイヤモンド層とのエネル
ギーバンドを示す模式図である。
【図2】本実施例において使用した単結晶ダイヤモンド
層へのB+イオンの注入領域の形状及びサイズを示す平
面図である。
【図3】縦軸に電流をとり、横軸に電圧をとって、各試
料の素子領域間の電流−電圧特性を対数値で示すグラフ
図である。
【図4】縦軸に電流をとり、横軸に電圧をとって、各試
料の素子領域間の電流−電圧特性を対数値で示すグラフ
図である。
【符号の説明】
1;ダイヤモンド層 2;素子領域

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 Bが導入されたp型半導体ダイヤモンド
    層からなる電子素子領域間に、1×1014乃至1×10
    21cm-3の原子濃度で窒素を含有する絶縁領域を有する
    ことを特徴とするダイヤモンド半導体装置。
  2. 【請求項2】 前記窒素はイオン注入により前記ダイヤ
    モンド層に導入されていることを特徴とする請求項1に
    記載のダイヤモンド半導体装置。
  3. 【請求項3】 前記電子素子領域には、トランジスタ、
    サーミスタ、ダイオード、光センサ及び発光素子からな
    る群から選択された少なくとも1種の電子素子が形成さ
    れていることを特徴とする請求項1又は2に記載のダイ
    ヤモンド半導体装置。
  4. 【請求項4】 Bが導入されたp型半導体ダイヤモンド
    層からなる電子素子領域間に、1×1014乃至1×10
    21cm-3の原子濃度で窒素を導入することにより絶縁領
    域を形成することを特徴とするダイヤモンド半導体装置
    の製造方法。
  5. 【請求項5】 前記窒素は、イオン注入により前記ダイ
    ヤモンド層に導入することを特徴とする請求項4に記載
    のダイヤモンド半導体装置の製造方法。
  6. 【請求項6】 前記イオン注入の後、真空中において8
    00℃以上の温度で1分間以上の熱処理を施し、更に、
    前記イオン注入により生成されたダイヤモンド層表面の
    非ダイヤモンド層を除去することを特徴とする請求項5
    に記載のダイヤモンド半導体装置の製造方法。
  7. 【請求項7】 前記非ダイヤモンド層は、酸素含有雰囲
    気下において500℃以上の温度で熱処理することによ
    り除去するものであることを特徴とする請求項6に記載
    のダイヤモンド半導体装置の製造方法。
  8. 【請求項8】 前記非ダイヤモンド層は、酸洗浄により
    除去するものであることを特徴とする請求項6に記載の
    ダイヤモンド半導体装置の製造方法。
  9. 【請求項9】 前記非ダイヤモンド層は、酸素プラズマ
    処理により除去するものであることを特徴とする請求項
    6に記載のダイヤモンド半導体装置の製造方法。
JP16033996A 1996-06-20 1996-06-20 ダイヤモンド半導体装置の製造方法 Expired - Fee Related JP3949192B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16033996A JP3949192B2 (ja) 1996-06-20 1996-06-20 ダイヤモンド半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16033996A JP3949192B2 (ja) 1996-06-20 1996-06-20 ダイヤモンド半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1012565A true JPH1012565A (ja) 1998-01-16
JP3949192B2 JP3949192B2 (ja) 2007-07-25

Family

ID=15712851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16033996A Expired - Fee Related JP3949192B2 (ja) 1996-06-20 1996-06-20 ダイヤモンド半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3949192B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003228320A (ja) * 2002-02-05 2003-08-15 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2004179411A (ja) * 2002-11-27 2004-06-24 Toppan Printing Co Ltd メンブレンマスク及び露光方法
JP2004179410A (ja) * 2002-11-27 2004-06-24 Toppan Printing Co Ltd ステンシルマスク及び露光方法
US7476895B2 (en) 2002-06-18 2009-01-13 Sumitomo Electric Industries., Ltd. Method of fabricating n-type semiconductor diamond, and semiconductor diamond
JP2019140547A (ja) * 2018-02-13 2019-08-22 国立研究開発法人物質・材料研究機構 ダイヤモンド構造体、ダイヤモンド・カンチレバー、およびダイヤモンド構造体の製造方法
CN110241386A (zh) * 2018-03-09 2019-09-17 深圳先进技术研究院 一种掺硼金刚石电极及其制备方法和应用

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003228320A (ja) * 2002-02-05 2003-08-15 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
US7476895B2 (en) 2002-06-18 2009-01-13 Sumitomo Electric Industries., Ltd. Method of fabricating n-type semiconductor diamond, and semiconductor diamond
JP2004179411A (ja) * 2002-11-27 2004-06-24 Toppan Printing Co Ltd メンブレンマスク及び露光方法
JP2004179410A (ja) * 2002-11-27 2004-06-24 Toppan Printing Co Ltd ステンシルマスク及び露光方法
JP2019140547A (ja) * 2018-02-13 2019-08-22 国立研究開発法人物質・材料研究機構 ダイヤモンド構造体、ダイヤモンド・カンチレバー、およびダイヤモンド構造体の製造方法
CN110241386A (zh) * 2018-03-09 2019-09-17 深圳先进技术研究院 一种掺硼金刚石电极及其制备方法和应用
CN110241386B (zh) * 2018-03-09 2024-02-09 深圳先进技术研究院 一种掺硼金刚石电极及其制备方法和应用

Also Published As

Publication number Publication date
JP3949192B2 (ja) 2007-07-25

Similar Documents

Publication Publication Date Title
JP5594336B2 (ja) 半導体装置およびその製造方法
KR101736971B1 (ko) 그래핀 전자 소자 및 제조방법
JPS6245712B2 (ja)
EP4546976A2 (en) Semiconductor device and manufacturing method for same
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
CN101884106A (zh) 半导体模块
JP2004235180A (ja) 半導体装置及びその製造方法
JP7045005B2 (ja) 半導体装置
JP2022124784A (ja) 半導体装置およびその製造方法
JPH0357613B2 (ja)
JPH0260063B2 (ja)
JP3949192B2 (ja) ダイヤモンド半導体装置の製造方法
JP4153984B2 (ja) トランジスタ
CN109962106A (zh) Mosfet器件及其制造方法
JP2023046389A (ja) 吸収層を含む半導体層の形成方法
TW559903B (en) Semiconductor device and method for fabricating the same
JPH04132232A (ja) 電界効果トランジスタおよびその製造方法
JP4541489B2 (ja) 半導体装置及びその製造方法
CN119767777B (zh) 一种金刚石cmos反相器的制备方法及反相器
JPH04192466A (ja) 半導体基板の製造方法
TW202349497A (zh) 固定電荷控制方法及薄膜電晶體的製造方法
JPH1187699A (ja) 半導体装置及び半導体装置の製造方法
CN118748148A (zh) 平面mos的制备方法及平面mos结构
JP2018048356A (ja) 半導体デバイスの製造方法
JP2025531221A (ja) SiC MOSFETにおけるチャネル移動度を向上させる方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070418

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees