JPH1012573A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH1012573A
JPH1012573A JP18549196A JP18549196A JPH1012573A JP H1012573 A JPH1012573 A JP H1012573A JP 18549196 A JP18549196 A JP 18549196A JP 18549196 A JP18549196 A JP 18549196A JP H1012573 A JPH1012573 A JP H1012573A
Authority
JP
Japan
Prior art keywords
silicide
annealing
film
purity
specific resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18549196A
Other languages
Japanese (ja)
Inventor
Takashi Onishi
隆 大西
Yasutoku Yoshimura
泰徳 吉村
Setsuo Okamoto
節男 岡本
Katsuichi Fukui
勝一 福井
Muneo Harada
宗生 原田
Takahiko Oma
隆彦 大麻
Hisashi Maeda
尚志 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Sitix Corp
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Sitix Corp, Sumitomo Metal Industries Ltd filed Critical Sumitomo Sitix Corp
Priority to JP18549196A priority Critical patent/JPH1012573A/en
Publication of JPH1012573A publication Critical patent/JPH1012573A/en
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 高性能な半導体デバイスを安定して製造す
る。 【解決手段】 サリサイドプロセスによりTiシリサイ
ドを形成する際に、シリサイド化される前のTi膜とし
て、Ti純度が99.999%以上であり、酸素含有量が
200ppm以下である高純度低酸素Tiを成膜する。
そのTi膜を2ステップアニールによりC54構造のTi
シリサイドとする。第2ステップのアニールにおいて、
小さい比抵抗が広いアニール温度幅と共に得られる。
(57) [Summary] To stably manufacture a high-performance semiconductor device. SOLUTION: When forming Ti silicide by a salicide process, as a Ti film before silicidation, high purity low oxygen Ti having a Ti purity of not less than 99.999% and an oxygen content of not more than 200 ppm is used. Form a film.
Ti of C 54 structure the Ti film by two-step annealing
Silicide. In the annealing of the second step,
A small specific resistance can be obtained with a wide annealing temperature range.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法、特にサリサイドプロセスによりTiシリサイドを
形成する半導体装置の製造方法に関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which Ti silicide is formed by a salicide process.

【0002】[0002]

【従来の技術】LSIの微細化に伴い、ゲート電極の配
線抵抗のみならず、拡散層抵抗の高抵抗化が問題となっ
ている。とりわけ、現在のCMOSデバイスは0.35μ
mルールが量産段階にあり、0.35μm以降のディバイ
スではスケーリング則に従わない寄生抵抗が大きくな
り、従来のトレンド通りに性能が上がらなくなってい
る。そのため、ゲート電極上とソース・ドレイン拡散層
上に同時にシリサイドを形成するサリサイド(SALICID
E:Self Aligned Silicide)のプロセスにより、低抵
抗化を図ることが必須となってきている。
2. Description of the Related Art Along with miniaturization of LSIs, a problem has arisen that not only the wiring resistance of a gate electrode but also the resistance of a diffusion layer is increased. In particular, current CMOS devices have 0.35μ
The m-rule is in the mass production stage, and the parasitic resistance which does not follow the scaling law becomes large in 0.35 μm and smaller devices, and the performance cannot be improved as in the conventional trend. Therefore, salicide (SALICID), which forms silicide on the gate electrode and the source / drain diffusion layers at the same time,
E: Self Aligned Silicide) process has become essential to reduce resistance.

【0003】サリサイドプロセスにおける高融点金属シ
リサイドの材料としては、これまでTi,Co,Pt,
Niの各シリサイドが研究されてきたが、比抵抗が低い
こと、従来プロセスとの整合性が優れていることなどの
理由から、Tiシリサイドが最も有望視されている。図
1にサリサイドプロセスによる一般的なTiシリサイド
形成工程を示す。
[0003] As materials for refractory metal silicides in the salicide process, Ti, Co, Pt,
Each silicide of Ni has been studied, but Ti silicide is considered the most promising because of its low specific resistance and excellent compatibility with the conventional process. FIG. 1 shows a general Ti silicide forming step by a salicide process.

【0004】サリサイドプロセスによる一般的なTiシ
リサイドの形成では、先ずMOSトランジスタ1を形成
後、フッ酸処理によりゲート電極であるポリシリコン2
および拡散層3上の酸化膜を除去し、清浄なシリコン面
を露出させる〔図1(a)〕。続いてスパッタリング法
によりTi薄膜6を全面に形成する〔図1(b)〕。そ
の後、窒素雰囲気中でランプアニールにより600〜6
50℃の第1アニールを行う。このアニールにより、S
i露出部であるポリシリコン2および拡散層3がTi薄
膜6とシリサイド化反応を起こして、これらの上にC49
構造のTiシリサイド7が形成される〔図1(c)〕。
In general formation of Ti silicide by a salicide process, a MOS transistor 1 is first formed, and then a polysilicon 2 serving as a gate electrode is formed by hydrofluoric acid treatment.
Then, the oxide film on the diffusion layer 3 is removed to expose a clean silicon surface [FIG. 1 (a)]. Subsequently, a Ti thin film 6 is formed on the entire surface by a sputtering method (FIG. 1B). Then, the lamp is annealed in a nitrogen atmosphere to 600 to
First annealing at 50 ° C. is performed. By this annealing, S
The polysilicon 2 and the diffusion layer 3 which are i-exposed portions cause a silicidation reaction with the Ti thin film 6, and a C 49
A Ti silicide 7 having a structure is formed (FIG. 1C).

【0005】第1アニールが終わると、サイドウォール
4や素子分離膜5などの酸化膜上に残った未反応なTi
薄膜やTiN薄膜をエッチングにより選択的に除去する
〔図1(d)〕。そして再度ランプアニールにより、8
00℃程度の第2アニールを行う。これにより、C49
造のTiシリサイド7が低抵抗なC54構造のTiシリサ
イド8に相転移する。
After the first annealing, unreacted Ti remaining on the oxide film such as the sidewalls 4 and the element isolation film 5 is formed.
The thin film and the TiN thin film are selectively removed by etching [FIG. 1 (d)]. Then, by lamp annealing again, 8
A second annealing at about 00 ° C. is performed. Thus, Ti silicide 7 C 49 structure is phase transition Ti silicide 8 of low resistance C 54 structure.

【0006】サリサイドプロセスによるTiシリサイド
の形成では、アニールを2段階に分け行う2ステップア
ニールが必須である。これは次のような理由による。
In the formation of Ti silicide by the salicide process, two-step annealing in which the annealing is divided into two stages is essential. This is for the following reasons.

【0007】C49構造のTiシリサイドは500〜70
0℃の温度により形成され、その比抵抗は70〜100
μΩ・cm程度である。一方、C54構造のTiシリサイ
ドは700℃以上の温度により形成され、その比抵抗は
15〜20μΩ・cm程度である。ゲート電極上および
拡散層上のTiシリサイドとしては低抵抗なC54構造の
ものが必要であるが、このTiシリサイドをゲート電極
上および拡散層上に直接形成すると、サイドウォールの
上や素子分離膜の上にもC54構造のTiシリサイドが形
成され、これによるゲート電極と拡散層の短絡や隣接す
るトランジスタ同志の短絡が生じてしまう。それ故、6
00〜650℃の第1アニールによりC49構造のTiシ
リサイドを形成した後、サイドウォール上や素子分離膜
上の未反応のTi薄膜やTiN薄膜を除去し、その後、
残ったTiシリサイドを800℃程度の第2アニールに
よりC54構造のTiシリサイドに相転移させるという手
順が踏まれる。
The Ti silicide having a C 49 structure is 500 to 70
It is formed at a temperature of 0 ° C. and has a specific resistance of 70 to 100.
It is about μΩ · cm. On the other hand, Ti silicide C 54 structure is formed by a temperature of above 700 ° C., its specific resistance is about 15~20μΩ · cm. As the Ti silicide on the gate electrode and the diffusion layer is required having a low resistance C 54 structure, when directly forming the Ti silicide on the gate electrode and the diffusion layer, on the sidewalls and the isolation layer also formed of Ti silicide C 54 structure over, due to a short circuit of transistor comrades shorting or adjacent the gate electrode and the diffusion layer which occurs. Therefore, 6
After the formation of the Ti silicide C 49 structure by a first annealing of 00 to 650 ° C., to remove the Ti film and TiN film of unreacted on the sidewall and the device isolation film, then,
Procedure of causing the remaining Ti silicide by second annealing at about 800 ° C. phase transition to Ti silicide C 54 structure is stepped.

【0008】[0008]

【発明が解決しようとする課題】このようなサリサイド
プロセスによるTiシリサイドの形成を用いる半導体装
置の製造では、ゲート電極の配線幅が1μm以下で配線
の比抵抗が高くなる「細線効果」と呼ばれる現象が問題
になる。これは、第2アニールでのTiシリサイドの相
転移不良と凝集という2つのメカニズムにより説明する
ことができる。「細線効果」の原因となる相転移不良お
よび凝集は以下の通りである。
In the manufacture of a semiconductor device using the formation of Ti silicide by such a salicide process, a phenomenon called the "fine line effect" in which the wiring width of the gate electrode is 1 μm or less and the specific resistance of the wiring increases. Is a problem. This can be explained by two mechanisms of poor phase transition and aggregation of Ti silicide in the second annealing. Poor phase transition and aggregation that cause the "fine line effect" are as follows.

【0009】サリサイドプロセスによるTiシリサイド
の形成では、前述したように、第2アニールによりC49
構造をC54構造に相転移させるが、ゲート電極の配線幅
が小さくなると、この相転移が起こりにくくなり、その
結果、比抵抗が増大する。これが、相転移不良による
「細線効果」である。
In the formation of Ti silicide by the salicide process, as described above, C 49 is formed by the second annealing.
The structure is changed to a C54 structure, but when the wiring width of the gate electrode is reduced, the phase change is less likely to occur, and as a result, the specific resistance increases. This is the “fine line effect” due to poor phase transition.

【0010】一方、凝集は、Tiシリサイド形成工程に
おける第2アニール、或いはそれ以降の工程の熱処理、
例えば層間絶縁膜のリフロー工程等においてTiシリサ
イド薄膜が島状に膜切れを起こす現象であり、耐熱性が
不十分なことに起因して発生する。この現象もゲート電
極の配線幅が小さくなることにより顕在化し、深刻な比
抵抗の増大をもたらす。
[0010] On the other hand, the aggregation is performed by the second annealing in the Ti silicide forming step or the heat treatment in the subsequent steps.
For example, this is a phenomenon in which a Ti silicide thin film is cut in an island shape in a reflow process of an interlayer insulating film or the like, and occurs due to insufficient heat resistance. This phenomenon also becomes apparent as the wiring width of the gate electrode decreases, resulting in a serious increase in specific resistance.

【0011】図2は第2アニールの温度とTiシリサイ
ドの比抵抗との関係を模式的に示す図表である。第2ア
ニールを行うことにより、Tiシリサイドの比抵抗が、
第1アニールを終えた状態と比べて基本的に低下する
が、第2アニールの温度が低いと比抵抗は十分に低下し
ない。これは主に相転移不良による。第2アニールの温
度が高くなると、これに連れて相転移が進み、比抵抗が
低下するが、一方で凝集が発生することにより再び比抵
抗の増大傾向を生じる。このため、比抵抗は特定の温度
域で最小となる。比抵抗が最小となるアニール温度域の
幅を、ここではウインドウと呼ぶ。
FIG. 2 is a table schematically showing the relationship between the second annealing temperature and the specific resistance of Ti silicide. By performing the second annealing, the specific resistance of Ti silicide becomes
Although the temperature is basically lowered as compared with the state after the completion of the first annealing, the specific resistance is not sufficiently lowered when the temperature of the second annealing is low. This is mainly due to poor phase transition. When the temperature of the second annealing is increased, the phase transition proceeds with this, and the specific resistance is reduced. On the other hand, the occurrence of aggregation causes the specific resistance to increase again. Therefore, the specific resistance becomes minimum in a specific temperature range. Here, the width of the annealing temperature range in which the specific resistance is minimized is called a window.

【0012】ところで、サリサイドプロセスによるTi
シリサイドの形成で問題となる「細線効果」の原因に関
しては様々な報告があり、その一つとして酸素の影響が
考えられている。この酸素は、酸化膜を通してイオンを
注入するときにノックオンされてシリコン中に注入され
たり、Ti成膜前にシリコン表面上に存在する自然酸化
膜が界面に取り込まれたり、ポリシリコンをCVD成膜
する際に酸素が混入したりして、相転移不良や凝集を引
き起こす。
By the way, Ti by the salicide process
There have been various reports on the cause of the "fine line effect" which is a problem in silicide formation, and one of the causes is considered to be the influence of oxygen. This oxygen is knocked on when implanting ions through the oxide film and is implanted into silicon, a natural oxide film existing on the silicon surface before Ti film formation is taken into the interface, or polysilicon is formed by CVD film formation. At the time, oxygen is mixed in, causing poor phase transition or aggregation.

【0013】そこで酸素の影響を極力排除するために、
例えばイオン注入を窒化膜を通して行うとか、Ti膜を
形成する前に高真空中でArスパッタなどにより自然酸
化膜を除去した後に真空中で連続してTiを成膜すると
か、ポリシリコンのCVD前に十分な窒素パージを行っ
て混入酸素を低減するといった対策が講じられている。
In order to eliminate the influence of oxygen as much as possible,
For example, ion implantation is performed through a nitride film, or a Ti film is continuously formed in a vacuum after removing a natural oxide film by Ar sputtering or the like in a high vacuum before forming a Ti film. In order to reduce the amount of oxygen mixed in by performing a sufficient nitrogen purge, measures have been taken.

【0014】しかしながら、これらの酸素低減対策にも
かかわらず、「細線効果」が十分に抑制されていないの
が実情である。
However, in spite of these measures for reducing oxygen, the fact is that the "fine line effect" is not sufficiently suppressed.

【0015】すなわち、「細線効果」を抑制するために
は、基本的には第2アニールによって得られる比抵抗の
最小値を下げれば良いわけであるが、従来は、図2に実
線で示すように、比抵抗の最小値を20μΩ・cm以下
にするのが困難であった。この最小値については、C54
構造のTiシリサイドの比抵抗が15〜20μΩ・cm
程度であることから、これと同程度のものが理想とされ
るが、実際のところはそこまで到達するのが困難な状況
である。また、比抵抗が最小となるアニール温度域(ウ
インドウ)がピンポイト状に狭く、アニール温度のプロ
セスマージンが狭いために、実際の半導体製造プロセス
では低抵抗を安定して得ることか困難であった。
That is, in order to suppress the "thin wire effect", it is basically sufficient to lower the minimum value of the specific resistance obtained by the second annealing, but conventionally, as shown by a solid line in FIG. In addition, it was difficult to reduce the minimum value of the specific resistance to 20 μΩ · cm or less. For this minimum, see C 54
The specific resistance of the structure Ti silicide is 15-20μΩcm
Because of the degree, the same level is ideal, but in reality, it is difficult to reach that point. Further, since the annealing temperature range (window) where the specific resistance is minimum is narrow like a pinpoint and the process margin of the annealing temperature is narrow, it is difficult to stably obtain a low resistance in an actual semiconductor manufacturing process.

【0016】実際の半導体製造プロセス等を考慮するな
らば、図2に破線で示すように、比抵抗がC54構造と同
程度に十分に低く、且つ、その低抵抗値が得られるアニ
ール温度のプロセスマージンが大きいのが理想である
が、様々な酸素低減対策にもかかわらず、その理想は未
だ実現されていないのが実情である。
[0016] If considering the actual semiconductor manufacturing process or the like, as shown by the broken line in FIG. 2, the specific resistance is sufficiently low to the same extent as C 54 structure, and, annealing temperature at which the low resistance value is obtained Ideally, the process margin is large, but in spite of various measures to reduce oxygen, the ideal has not yet been realized.

【0017】本発明の目的は、サリサイドプロセスによ
るTiシリサイドの形成において、第2アニールでの相
転移不良および凝集を抑制することにより、小さな比抵
抗を広い温度幅と共に確保し、もって高性能な半導体デ
バイスの安定製造を可能にする半導体装置の製造方法を
提供することにある。
An object of the present invention is to suppress a poor phase transition and agglomeration in the second annealing in the formation of Ti silicide by a salicide process, thereby securing a small specific resistance with a wide temperature range, and thereby providing a high-performance semiconductor. An object of the present invention is to provide a method of manufacturing a semiconductor device which enables stable manufacture of a device.

【0018】[0018]

【課題を解決するための手段】サリサイドプロセスによ
るTiシリサイドの形成では、シリサイド化前のTi膜
が、一般的にはTiターゲットを用いたスパッタリング
法、或いはCVD法にて形成される。ここにおけるTi
ターゲットの仕様としては、不純物が少ないこと、すな
わち高純度であることが要求され、従来からも、半導体
素子に悪影響を及ぼすあらゆる不純物に対して低減の努
力が払われてきた。
In the formation of Ti silicide by a salicide process, a Ti film before silicidation is generally formed by a sputtering method using a Ti target or a CVD method. Ti here
The specifications of the target are required to have a small amount of impurities, that is, high purity, and efforts have been made to reduce any impurities that adversely affect the semiconductor device.

【0019】具体的には、接合リーク電流を増大させた
りライフタイムキラーとして働くFe,Ni,Cr,C
u等の重金属、MOSトランジスタの動作特性不良を引
き起こすNa,K等のアルカリ金属、α線を放射しDR
AM等のソフトエラーの原因となるU,Th等の放射性
元素について、それぞれ低減が図られてきた。
More specifically, Fe, Ni, Cr, C, which increase the junction leakage current and serve as a lifetime killer,
heavy metals such as u, alkali metals such as Na and K which cause poor operation characteristics of MOS transistors, and emitting α-rays and DR.
Radioactive elements such as U and Th that cause soft errors such as AM have been reduced.

【0020】その一方で、Tiが極めて酸化されやすい
性質を持ち、製造工程中に酸素が混入し易いという背景
から、上記の金属不純物等と共に酸素を低減する努力が
払われてきた。
[0020] On the other hand, efforts have been made to reduce oxygen together with the above-mentioned metal impurities and the like, since Ti has a property of being easily oxidized and oxygen is easily mixed in during the manufacturing process.

【0021】Tiターゲット中の酸素不純物の弊害とし
て、例えば特開平4−116161号公報においては、
形成したTi薄膜の酸化や均質性の劣化が挙げられ、ま
た特公平4−75301号公報においては、電気抵抗の
増大が挙げられている。そして、これらの弊害を取り除
くために、特開平4−116161号公報においては、
回転電極法で作製したTi粉末を加圧焼成することによ
り、酸素含有量が400ppm前後のTiターゲットを
得ている。また特公平4−75301号公報において
は、酸素含有量が250ppm以下の薄膜形成用高純度
Tiの製造方法として、溶融塩電解法により得た粗Ti
を高真空中で電子線溶解する方法が用いられている。
As a harmful effect of oxygen impurities in the Ti target, for example, in Japanese Patent Application Laid-Open No. 4-116161,
Oxidation of the formed Ti thin film and deterioration of homogeneity are mentioned, and Japanese Patent Publication No. 4-75301 discloses an increase in electric resistance. In order to eliminate these adverse effects, Japanese Patent Laid-Open No. 4-116161 discloses that
A Ti target having an oxygen content of about 400 ppm is obtained by sintering the Ti powder produced by the rotating electrode method under pressure. In Japanese Patent Publication No. 4-75301, as a method for producing high-purity Ti for forming a thin film having an oxygen content of 250 ppm or less, crude Ti obtained by molten salt electrolysis is used.
Is used in an electron beam in a high vacuum.

【0022】また、Tiシリサイドに関しては、Tiタ
ーゲット中の酸素含有量を低減することにより、そのT
iシリサイドの電気抵抗が低下することが、特開平4−
358030号公報に説明されている。ここでは、酸素
含有量が250ppm以下のTiターゲットを使用する
ことにより、比抵抗が15μΩ・cm以下のTiシリサ
イドが得られるとしている。
As for Ti silicide, its T content is reduced by reducing the oxygen content in the Ti target.
The decrease in the electrical resistance of i-silicide is disclosed in
This is described in JP-A-358030. Here, a Ti silicide having a specific resistance of 15 μΩ · cm or less is obtained by using a Ti target having an oxygen content of 250 ppm or less.

【0023】Ti薄膜の酸化や均質性の劣化、電気抵抗
の増大に対しては、Tiターゲット中の酸素含有量は2
50〜400ppm程度で十分であった。しかしなが
ら、サリサイドプロセスによるTiシリサイドの形成で
問題となる「細線効果」に関しては、前述した通り、様
々な酸素低減対策と組み合わせても、第2アニール後の
比抵抗を20μΩ・cm以下に低減することは困難であ
る。また、第2アニールでのウインドウ(図2)と呼ぶ
温度幅の増大に関する有効な対策も提示されていない。
The oxygen content in the Ti target is 2 to prevent oxidation of the Ti thin film, deterioration of homogeneity, and increase in electric resistance.
About 50 to 400 ppm was sufficient. However, regarding the "fine line effect" which is a problem in the formation of Ti silicide by the salicide process, as described above, the specific resistance after the second annealing is reduced to 20 μΩ · cm or less even in combination with various oxygen reduction measures. It is difficult. Further, no effective countermeasure for increasing the temperature width called a window (FIG. 2) in the second annealing has been proposed.

【0024】このような状況下で本発明者らは、スパッ
タリングにより形成されるシリサイド化前のTi膜の純
度および酸素含有量に着目し、第2アニールでの比抵抗
に及ぼすこれらの影響を調査した。その結果、純度が9
9.999%(5N)以上で、且つ酸素含有量が200p
pm以下のときに、第2アニールでは相転移不良および
凝集の両方が効果的に抑制され、有効な比抵抗の低下と
共に、ウインドウに関してピンポイント状態からの脱却
が図られ、有効な温度マージンが確保されることが判明
した。特にTi純度が99.9999%(6N)で、酸素
含有量が50ppm以下のときには、20μΩ・cm以
下の比抵抗が、100℃を超える広いウインドウと共に
得られるという画期的な知見が得られた。
Under these circumstances, the present inventors have focused on the purity and oxygen content of the Ti film before silicidation formed by sputtering, and investigated their effects on the specific resistance in the second annealing. did. As a result, the purity is 9
9.999% (5N) or more and oxygen content is 200p
At pm or less, both phase transition failure and aggregation are effectively suppressed in the second annealing, the effective specific resistance is reduced, and the window is departed from the pinpoint state, and an effective temperature margin is secured. It turned out to be. In particular, when the Ti purity was 99.9999% (6N) and the oxygen content was 50 ppm or less, a ground-breaking finding that a specific resistance of 20 μΩ · cm or less was obtained with a wide window exceeding 100 ° C. .

【0025】本発明の半導体装置の製造方法は、かかる
知見に基づくもので、サリサイドプロセスによるTiシ
リサイドの形成を用いて半導体装置を製造する際に、シ
リサイド化前のTi膜として、Ti純度が99.999%
以上であり、且つ酸素含有量が200ppm以下である
高純度低酸素Tiを成膜する点に構成上の特徴がある。
The method of manufacturing a semiconductor device according to the present invention is based on such knowledge. When a semiconductor device is manufactured using Ti silicide by a salicide process, the Ti film before silicidation has a purity of 99%. .999%
This is a structural feature in that a high-purity low-oxygen Ti film having an oxygen content of 200 ppm or less is formed as described above.

【0026】なお、本明細書において、Ti純度とは酸
素等のガス成分および炭素成分を除いた純度を言う。
[0026] In this specification, the purity of Ti means the purity excluding gas components such as oxygen and carbon components.

【0027】本発明の半導体装置の製造方法において
は、Ti膜のTi純度が高く、酸素含有量が減少するほ
ど、第2アニールによる比抵抗が低下し、且つウインド
ウが拡大する傾向がある。この観点から、Ti純度につ
いては99.9995%(5N5)以上が望ましく、更に
望ましくは99.9999%(6N)以上である。酸素含
有量については100ppm以下、とりわけ50ppm
以下が望ましく、更に望ましくは30ppm以下であ
る。特に、Ti純度が99.9999%(6N)以上で、
酸素含有量が50ppm以下のときは、C54構造の比抵
抗に相当する20μΩ・cm以下が、広い処理温度範囲
において得られ、酸素含有量が30ppmの場合でその
温度範囲は100℃を超える。
In the method of manufacturing a semiconductor device according to the present invention, as the Ti purity of the Ti film becomes higher and the oxygen content decreases, the specific resistance due to the second annealing tends to decrease and the window tends to expand. From this viewpoint, the Ti purity is preferably 99.9995% (5N5) or more, and more preferably 99.9999% (6N) or more. Oxygen content is less than 100 ppm, especially 50 ppm
The following is desirable, and more preferably, it is 30 ppm or less. In particular, when the Ti purity is 99.9999% (6N) or more,
When the oxygen content is 50ppm or less, 20μΩ · cm or less, which corresponds to the specific resistance of the C 54 structure is obtained in a wide processing temperature range, the temperature range when the oxygen content is 30ppm exceeds 100 ° C..

【0028】酸素以外の不純物含有量の内訳は、Fe,
Ni,CrおよびCuの重金属については、接合リーク
電流の低減、ライフタイムの確保等の点から合計量で1
0ppm以下が望ましく、1ppm以下が特に望まし
い。NaおよびKのアルカリ金属については、MOSト
ランジスタの動作安定性等の点から合計量で0.05pp
m以下が望ましく、0.02ppm以下が特に望ましい。
ThおよびUの放射性元素については、α線放射による
ソフトエラー防止等の点から合計量で2ppb以下が望
ましく、1ppb以下が特に望ましい。
The breakdown of the content of impurities other than oxygen is Fe,
Regarding heavy metals such as Ni, Cr and Cu, the total amount is 1 from the viewpoint of reduction of junction leak current, securing of life time, and the like.
0 ppm or less is desirable, and 1 ppm or less is particularly desirable. With respect to the alkali metals of Na and K, the total amount is 0.05 pp from the viewpoint of the operational stability of the MOS transistor and the like.
m or less, and particularly preferably 0.02 ppm or less.
Regarding the radioactive elements of Th and U, the total amount is preferably 2 ppb or less, particularly preferably 1 ppb or less from the viewpoint of preventing soft errors due to α-ray radiation.

【0029】Ti膜の膜厚は、Tiシリサイドを厚くし
てその電気抵抗を低下させる点、及びTiシリサイドの
物理的強度を上げて第2アニールでの凝集を抑制する点
から、厚い方が望ましいが、厚くなりすぎると拡散層へ
の不純物侵入による接合リーク等が問題になるため、2
0〜50nmが望ましく、30〜40nmが特に望まし
い。
The thickness of the Ti film is desirably large from the viewpoint of increasing the thickness of the Ti silicide to reduce its electrical resistance and increasing the physical strength of the Ti silicide to suppress aggregation in the second annealing. However, if the thickness is too large, a problem such as a junction leak due to intrusion of impurities into the diffusion layer becomes a problem.
0 to 50 nm is desirable, and 30 to 40 nm is particularly desirable.

【0030】Ti膜を形成するためのTiターゲットに
ついては、低酸素を得やすい沃土法、その中でも高純度
および低酸素の両方が容易に得られる低級沃化物を経由
する沃化物法による精製Ti材から製造したものが望ま
しい。
As for the Ti target for forming the Ti film, a purified Ti material obtained by the iodine method which easily obtains low oxygen, in particular, by the iodide method via lower iodide which can easily obtain both high purity and low oxygen. Is preferred.

【0031】低級沃化物を経由する沃化物法は、本出願
人の一人が先に開発した高純度Tiの精製法である(特
許第2021364号)。この精製法は沃土法(沃化物
熱分解法)の一種であるが、化1の反応によってチタン
の精製を行う点が、化2に示された従来一般の沃土法と
異なる。
The iodide method via lower iodide is a method for purifying high-purity Ti which was previously developed by one of the present applicants (Japanese Patent No. 20221364). This refining method is a kind of iodine method (iodide pyrolysis method), but differs from the conventional general iodine method shown in chemical formula 2 in that titanium is purified by the reaction of chemical formula 1.

【0032】[0032]

【化1】低級沃化物を経由する沃化物法 沃化反応(合成反応):粗Ti+TiI4 →2TiI2 析出反応(分解反応):TiI2 →Ti+2I## STR1 ## Iodide method via lower iodide Iodination reaction (synthesis reaction): Crude Ti + TiI 4 → 2TiI 2 Precipitation reaction (decomposition reaction): TiI 2 → Ti + 2I

【0033】[0033]

【化2】従来一般の沃土法 沃化反応(合成反応):粗Ti+2I2 →TiI4 析出反応(分解反応):TiI4 →Ti+2I2 ## STR2 ## Conventional iodine method Iodination reaction (synthesis reaction): Crude Ti + 2I 2 → TiI 4 Precipitation reaction (decomposition reaction): TiI 4 → Ti + 2I 2

【0034】低級沃化物を経由する沃化物法は、四沃化
チタンを直接熱分解する代わりに、低級沃化物である二
沃化チタンを熱分解することにより、熱分解温度を従来
一般の沃土法より約200℃下げることができ、これに
より金属不純物の精製除去に加え、酸素不純物量を大幅
に低減できるのが大きな特徴であり、Ti純度が99.9
999%(6N)以上で酸素含有量が50ppm以下と
いうような高純度低酸素のTi材も容易に精製すること
ができる。
In the iodide method via lower iodide, titanium diiodide, which is a lower iodide, is thermally decomposed instead of directly thermally decomposing titanium tetraiodide, so that the thermal decomposition temperature can be reduced to that of conventional iodide. It is a major feature that the temperature can be lowered by about 200 ° C. compared with the method, whereby the amount of oxygen impurities can be significantly reduced in addition to the purification and removal of metal impurities.
A high purity and low oxygen Ti material having an oxygen content of 999% (6N) or more and an oxygen content of 50 ppm or less can be easily purified.

【0035】ちなみに、Tiの代表的な製法であるクロ
ール法によって得られるTi材は、通常は純度が通常9
9.9%(3N)であり、酸素含有量は400ppm程度
である。また、沃土法による精製でも従来一般のもの
は、低級沃化物を経由する沃化物法と比べて熱分解温度
が200℃程度も高いため、不純物量が多く、そのバラ
ツキも大きい。そのため通常はTi純度が99.99%
(4N)程度で酸素含有量が100ppm程度であり、
不純物量のバラツキを考慮しても、Ti純度が99.99
99%(6N)で酸素含有量が30ppmというような
高純度低酸素のTiを精製することは現在でも困難であ
る。
Incidentally, the Ti material obtained by the crawl method which is a typical production method of Ti usually has a purity of usually 9%.
It is 9.9% (3N) and the oxygen content is about 400 ppm. Further, even in the purification by the iodine method, the conventional general one has a higher thermal decomposition temperature of about 200 ° C. than that of the iodide method via lower iodide, and therefore has a large amount of impurities and a large variation. Therefore, Ti purity is usually 99.99%
(4N) and the oxygen content is about 100 ppm,
Even when the variation in the amount of impurities is considered, the Ti purity is 99.99.
It is still difficult at present to purify high-purity low-oxygen Ti such as 99% (6N) and an oxygen content of 30 ppm.

【0036】なお、Tiターゲット中の酸素含有量を低
減することにより、Ti膜の電気抵抗が下がり、その結
果としてそのTiシリサイドの電気抵抗が低下すること
は、特開平4−358030号公報に説明されている
が、ウインドウについての配慮は全くない。更に言え
ば、ここでのTiシリサイドは、1回のアニールにより
形成されたコンタクトにおけるバリアメタル等であり、
2ステップアニールを用いたサリサイドプロセスによる
ものではない。また、シリサイド化前のTi膜の形成に
使用されるTiターゲットは、従来一般の沃土法による
精製材から製造されたものである。
It is to be noted that the reduction of the oxygen content in the Ti target lowers the electric resistance of the Ti film and consequently lowers the electric resistance of the Ti silicide as described in JP-A-4-358030. However, there is no consideration about windows. Furthermore, Ti silicide here is a barrier metal or the like in a contact formed by one-time annealing.
It is not based on a salicide process using two-step annealing. Further, a Ti target used for forming a Ti film before silicidation is manufactured from a purified material by a conventional general iodine method.

【0037】[0037]

【発明の実施の形態】以下に本発明の望ましい実施形態
について図1を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A preferred embodiment of the present invention will be described below with reference to FIG.

【0038】本発明の半導体装置の製造方法では、サリ
サイドプロセスによるTiシリサイドの形成工程が重要
である。この工程では、先ずMOSトランジスタ1を形
成後、ゲート電極であるポリシリコン2および拡散層3
上の酸化膜を除去し、清浄なシリコン面を露出させる
〔図1(a)〕。
In the method of manufacturing a semiconductor device according to the present invention, a step of forming Ti silicide by a salicide process is important. In this step, after a MOS transistor 1 is formed, polysilicon 2 serving as a gate electrode and a diffusion layer 3 are formed.
The upper oxide film is removed to expose a clean silicon surface [FIG. 1 (a)].

【0039】引き続き、スパッタリング法によりTi薄
膜6を全面に形成する〔図1(b)〕。Ti薄膜6への
酸素等の侵入を防ぐために、スパッタリングは高真空下
で行う必要があり、真空度としては1×10-7Torr
以下が望ましい。また、スパッタリングターゲットとし
ては、低級沃化物を経由する沃化物法による精製Ti材
から製造された高純度低酸素のTiターゲットを用いる
ことが望ましい。
Subsequently, a Ti thin film 6 is formed on the entire surface by a sputtering method (FIG. 1B). In order to prevent oxygen or the like from entering the Ti thin film 6, sputtering must be performed under a high vacuum, and the degree of vacuum is 1 × 10 −7 Torr.
The following is desirable. Further, as the sputtering target, it is desirable to use a high-purity low-oxygen Ti target manufactured from a purified Ti material by an iodide method via a lower iodide.

【0040】スパッタリングが終わると、窒素雰囲気中
でランプアニールにより600〜650℃の第1アニー
ルを行う。このアニールにより、Si露出部であるポリ
シリコン2および拡散層3がTi薄膜6とシリサイド化
反応を起こして、これらの上にC49構造のTiシリサイ
ド7が形成される〔図1(c)〕。
After the sputtering, a first annealing at 600 to 650 ° C. is performed by lamp annealing in a nitrogen atmosphere. This annealing, polysilicon 2 and the diffusion layer 3 undergoes a Ti film 6 and silicidation reaction is Si exposed portion, Ti silicide 7 C 49 structure is formed on these [FIG. 1 (c)] .

【0041】第1アニールが終わると、サイドウォール
4や素子分離膜5などの酸化膜上に残った未反応なTi
薄膜やTiN薄膜をエッチングにより選択的に除去する
〔図1(d)〕。そして再度ランプアニールにより、8
00℃程度の第2アニールを行う。これにより、C49
造のTiシリサイド7が低抵抗なC54構造のTiシリサ
イド8に相転移する。
After the first annealing is completed, unreacted Ti remaining on the oxide film such as the sidewall 4 and the element isolation film 5 is formed.
The thin film and the TiN thin film are selectively removed by etching [FIG. 1 (d)]. Then, by lamp annealing again, 8
A second annealing at about 00 ° C. is performed. Thus, Ti silicide 7 C 49 structure is phase transition Ti silicide 8 of low resistance C 54 structure.

【0042】[0042]

【実施例】次に、本発明の実施例を示し、比較例と対比
することにより、本発明の効果を明らかにする。
Next, the effects of the present invention will be clarified by showing examples of the present invention and comparing them with comparative examples.

【0043】低級沃化物を経由する沃化物法による精製
Ti材(Ti純度99.95%、酸素含有量400pp
m)を用いて、EB溶解、圧延および熱処理のプロセス
により、Ti純度が99.9999%(6N)で酸素含有
量が30ppmのTiターゲットを製造した。製造され
たTiターゲットの不純物量を表1に実施例1として示
す。
Purified Ti material by the iodide method via lower iodide (Ti purity: 99.95%, oxygen content: 400 pp
Using m), a Ti target having a Ti purity of 99.9999% (6N) and an oxygen content of 30 ppm was produced by a process of EB melting, rolling and heat treatment. Table 1 shows the amount of impurities in the manufactured Ti target as Example 1 in Table 1.

【0044】[0044]

【表1】 [Table 1]

【0045】表1中の実施例2は、Ti純度が99.99
9%(5N)で酸素含有量が100ppmの高純度低酸
素Tiターゲットである。これは、上記の低級沃化物を
経由する沃化物法により精製された高純度低酸素のTi
材と、クロール法により製造された市販の高純度Ti材
とを適当な重量比で配合し、EB溶解することにより製
造したものである。
In Example 2 in Table 1, the Ti purity was 99.99.
It is a high-purity low-oxygen Ti target with 9% (5N) and an oxygen content of 100 ppm. This is because the high-purity low-oxygen Ti purified by the iodide method via the lower iodide is used.
It is manufactured by blending a material and a commercially available high-purity Ti material manufactured by the Kroll method at an appropriate weight ratio and dissolving the EB.

【0046】また比較例は、クロール法で製造された市
販の高純度Ti材から、上記と同様の方法により製造し
たTiターゲットであり、そのTi純度は99.995%
(4N5)、酸素含有量は250ppmである。
The comparative example is a Ti target manufactured by a method similar to the above from a commercially available high-purity Ti material manufactured by the Kroll method, and has a Ti purity of 99.995%.
(4N5), the oxygen content is 250 ppm.

【0047】製造された3種類のTiターゲットを用い
て、サリサイドプロセスを想定したTiシリサイド形成
実験を次の方法により行った。
Using the three types of manufactured Ti targets, a Ti silicide formation experiment assuming a salicide process was performed by the following method.

【0048】表面自然酸化膜を除去したシリコン基板上
に、実施例1,2および比較例のTiターゲットを用い
て、スパッタリング法でTi薄膜を形成する。この時の
酸化膜除去法や成膜方法は特に限定されず、例えば本実
施例では、1%フッ化水素水を用いて自然酸化膜を除去
し、連続して、到達真空度5×10-8Torr、処理圧
力8mTorr、基板温度30℃、DCパワー2kWの
条件で膜厚30nmを得た。
On the silicon substrate from which the surface native oxide film has been removed, a Ti thin film is formed by a sputtering method using the Ti targets of Examples 1, 2 and Comparative Example. The method of removing the oxide film and the method of forming the film at this time are not particularly limited. For example, in this embodiment, the natural oxide film is removed using 1% hydrogen fluoride water, and the ultimate vacuum degree is continuously 5 × 10 −. A film thickness of 30 nm was obtained under the conditions of 8 Torr, processing pressure of 8 mTorr, substrate temperature of 30 ° C., and DC power of 2 kW.

【0049】次に、第1アニールを施して、前記シリコ
ン基板上にC49構造を有するTiシリサイドを形成す
る。この時の処理も特には限定されないが、例えば本実
施例では、到達真空度:10mTorr以下、窒素流
量:3000cc/min、処理圧力:大気圧、昇温レ
ート:100℃/sec、処理温度:625℃、処理時
間:30secで、ランプアニールを施した。
Next, by performing a first annealing to form a Ti silicide having a C 49 structure on the silicon substrate. Although the processing at this time is not particularly limited, for example, in this embodiment, the ultimate vacuum degree is 10 mTorr or less, the nitrogen flow rate is 3000 cc / min, the processing pressure is atmospheric pressure, the temperature raising rate is 100 ° C./sec, and the processing temperature is 625. Lamp annealing was performed at 30 ° C. for a processing time of 30 sec.

【0050】続いて、前記Tiシリサイド以外の未反応
なTi薄膜やTiN薄膜を例えばアンモニア水と過酸化
水素水を1:2の割合で混合した溶液を用いて、選択的
に除去する。
Subsequently, the unreacted Ti thin film or TiN thin film other than the Ti silicide is selectively removed using, for example, a solution obtained by mixing ammonia water and hydrogen peroxide at a ratio of 1: 2.

【0051】最後に、第2アニールを施し、前記Tiシ
リサイドを相転移させて、低抵抗なC54構造のチタンシ
リサイドを形成する。この時の熱処理も特には限定され
ず、例えば本実施例では、到達真空度:10mTorr
以下、窒素流量:3000cc/min、処理圧力:大
気圧、昇温レート:100℃/sec、処理時間:30
secで、ランプアニールを施した。そして、処理温度
については、相転移温度や凝集を見極めるために、70
0〜1100℃の範囲内で種々選択した。
Finally, a second annealing is performed to cause a phase transition of the Ti silicide to form a titanium silicide having a low resistance C 54 structure. The heat treatment at this time is not particularly limited. For example, in this embodiment, the ultimate vacuum degree is 10 mTorr.
Hereinafter, nitrogen flow rate: 3000 cc / min, processing pressure: atmospheric pressure, heating rate: 100 ° C./sec, processing time: 30
In seconds, lamp annealing was performed. The processing temperature is set at 70 to determine the phase transition temperature and aggregation.
Various selections were made within the range of 0 to 1100 ° C.

【0052】以上のようにして得られたTiシリサイド
のシート抵抗および膜厚を測定し、抵抗と膜厚の積より
比抵抗を算出した。また、X線回析により結晶構造を調
べた。比抵抗の最小値および膜厚を、シリサイド化前の
Ti膜の酸素含有量を測定した結果と共に表2に示す。
なおTi膜の厚みは、前述した通り30nmである。ま
た、比抵抗と第2アニール温度との関係を図3に示し、
結晶構造から調査した相転移割合と第2アニール温度と
の関係を図4に示す。
The sheet resistance and the film thickness of the Ti silicide obtained as described above were measured, and the specific resistance was calculated from the product of the resistance and the film thickness. The crystal structure was examined by X-ray diffraction. Table 2 shows the minimum value of the specific resistance and the film thickness together with the result of measuring the oxygen content of the Ti film before silicidation.
The thickness of the Ti film is 30 nm as described above. FIG. 3 shows the relationship between the specific resistance and the second annealing temperature.
FIG. 4 shows the relationship between the phase transition ratio and the second annealing temperature investigated from the crystal structure.

【0053】[0053]

【表2】 [Table 2]

【0054】比較例は、Ti純度が99.995%(4N
5)で酸素含有量が250ppmのTiターゲットを用
いた場合であり、そのターゲットにより形成されたTi
膜の酸素含有量は260ppmである。
In the comparative example, the Ti purity was 99.995% (4N
5) is a case where a Ti target having an oxygen content of 250 ppm is used, and the Ti target formed by the target is used.
The oxygen content of the membrane is 260 ppm.

【0055】図3によると、第2アニールにより比抵抗
が低下し、また、アニール温度が上昇するに連れて比抵
抗が低下するが、比抵抗の最小値は20μΩ・cm以下
にならず、30μΩ・cmを超える約32μΩ・cmで
ある。また、30μΩ・cmに近い比抵抗が得られるア
ニール温度域は、880℃近傍のピンポイント領域であ
り、その前後では比抵抗が急激に増大する。
According to FIG. 3, the specific resistance is reduced by the second annealing, and the specific resistance is reduced as the annealing temperature is increased. However, the minimum value of the specific resistance does not become less than 20 μΩ · cm, but becomes 30 μΩ. · More than about 32 µΩ · cm. The annealing temperature range in which a specific resistance close to 30 μΩ · cm is obtained is a pinpoint region near 880 ° C., and the specific resistance rapidly increases before and after that.

【0056】一方、図4によると、比較例の場合も、相
転移は880℃で完了する。つまり、Tiシリサイドは
880℃以上で全てC54構造となる。それにもかかわら
ず、20μΩ・cm以下の比抵抗が得られないのは、単
に不純物が多いと言うだけでなく、この温度域で既に凝
集が始まっているためと考えられる。凝集の発生に関し
ては、800℃から始まるとの報告もある。
On the other hand, according to FIG. 4, also in the case of the comparative example, the phase transition is completed at 880 ° C. That is, all of the Ti silicide has a C 54 structure at 880 ° C. or higher. Nevertheless, the reason why a specific resistance of 20 μΩ · cm or less cannot be obtained is considered not only because there are many impurities but also because aggregation has already started in this temperature range. There is also a report that the occurrence of aggregation starts at 800 ° C.

【0057】実施例2は、Ti純度が99.999%(5
N)で酸素含有量が100ppmのTiターゲットを用
いた場合であり、そのターゲットにより形成されたTi
膜の酸素含有量は90ppmである。
In Example 2, the Ti purity was 99.999% (5%).
N) in which a Ti target having an oxygen content of 100 ppm was used, and the Ti target formed by the target was used.
The oxygen content of the membrane is 90 ppm.

【0058】図3から分かるように、比抵抗の最小値は
30μΩ・cm以下の約22μΩ・cmとなる。しか
も、30μΩ・cm以下の比抵抗が得られるアニール温
度幅は、830℃程度から930℃程度までの約100
℃に広がり、比較例で問題となるピンポイント状態から
の脱却が図られる。これは、図4からも分かるように、
高純度下での酸素含有量の低減により、相転移が促進さ
れ、相転移の低温化が図られたためと、凝集の発生が抑
制されたためと判断される。但し、この例でも、相転移
が完了しているにもかかわらず、20μΩ・cm以下の
比抵抗は得られない。これはやはり不純物の直接的影響
と凝集の影響が考えられる。
As can be seen from FIG. 3, the minimum value of the specific resistance is about 22 μΩ · cm, which is 30 μΩ · cm or less. Moreover, the annealing temperature range at which a specific resistance of 30 μΩ · cm or less is obtained is about 100 ° C. from about 830 ° C. to about 930 ° C.
° C, and a break from the pinpoint state, which is a problem in the comparative example, is achieved. This can be seen from FIG.
It is judged that the phase transition was promoted by the reduction of the oxygen content under high purity, the temperature of the phase transition was lowered, and the occurrence of aggregation was suppressed. However, even in this example, despite the completion of the phase transition, a specific resistance of 20 μΩ · cm or less cannot be obtained. This is probably due to the direct influence of impurities and the influence of aggregation.

【0059】実施例1は、Ti純度が99.9999%
(6N)で酸素含有量が30ppmのTiターゲットを
用いた場合であり、そのターゲットにより形成されたT
i膜の酸素含有量は30ppmである。
In Example 1, the Ti purity was 99.9999%.
(6N) using a Ti target having an oxygen content of 30 ppm, and a T target formed by the target.
The oxygen content of the i-film is 30 ppm.

【0060】図3から分かるように、比抵抗の最小値
は、20μΩ・cm以下の約19μΩ・cmとなる。し
かも、その20μΩ・cm以下で、アニール温度の広い
プロセスマージンが確保される。その温度幅は、820
℃程度から930℃程度までの約110℃に及び、30
μΩ・cm以下で見れば、800℃から1000℃近く
に達する。比較例はもとより、実施例2と比べても、実
施例1の優位性は明らかである。これは、相転移の一層
の促進により相転移の低温化が更に進んだこと(図4)
と、広い温度範囲で凝集が効果的に抑制されたこととの
相乗によると判断される。
As can be seen from FIG. 3, the minimum value of the specific resistance is about 19 μΩ · cm, which is 20 μΩ · cm or less. In addition, a process margin with a wide annealing temperature is secured at 20 μΩ · cm or less. The temperature range is 820
From about 110 ° C to about 930 ° C,
When viewed at μΩ · cm or less, the temperature reaches 800 ° C. to nearly 1000 ° C. The superiority of Example 1 is obvious even in comparison with Example 2 as well as Comparative Example. This is because the temperature of the phase transition was further reduced by further promoting the phase transition (FIG. 4).
And that the aggregation was effectively suppressed in a wide temperature range.

【0061】ちなみに、相転移の促進に関しては、その
完了温度が実施例1では820℃、実施例2では840
℃、比較例では880℃であったことが、図4より分か
る。凝集の抑制に関しては、凝集による比抵抗の増大に
よって比抵抗が40μΩ・cmとなるときの第2アニー
ル温度が、実施例1では約990℃、実施例2では約9
60℃、比較例では約940℃であったことが、図3よ
り分かる。
Incidentally, regarding the promotion of the phase transition, the completion temperature was 820 ° C. in Example 1, and 840 ° C. in Example 2.
FIG. 4 shows that the temperature was 880 ° C. in the comparative example. Regarding the suppression of aggregation, the second annealing temperature when the specific resistance becomes 40 μΩ · cm due to the increase in specific resistance due to the aggregation is about 990 ° C. in Example 1, and about 9 ° C. in Example 2.
FIG. 3 shows that the temperature was 60 ° C., and about 940 ° C. in the comparative example.

【0062】本実施例のような高真空下でスパッタリン
グを行った場合、スパッタリングターゲットの不純物量
とこれによって形成されるTi膜の不純物量は基本的に
一致する。酸素量に僅かの不一致が見られるのは、測定
誤差、及び測定中での酸素の混入等のためであると、本
発明者らは考えている。
When sputtering is performed under high vacuum as in this embodiment, the amount of impurities in the sputtering target and the amount of impurities in the Ti film formed by the sputtering basically match. The present inventors believe that the slight inconsistency in the amount of oxygen is due to a measurement error, contamination of oxygen during the measurement, and the like.

【0063】また、実施例1、実施例2、比較例の順に
Tiシリサイドの膜厚が小さくなっている(表2)。T
i膜の厚さが同じであるにもかかわらず、このような現
象が生じた理由として本発明者らは次のようなことを考
えている。
The thickness of the Ti silicide is reduced in the order of Example 1, Example 2, and Comparative Example (Table 2). T
The present inventors consider the following as a reason why such a phenomenon has occurred even though the thickness of the i-film is the same.

【0064】実施例のような窒素雰囲気中でのシリサイ
ド化では、Si上のTi膜はSiの側からシリサイド化
が進み、表面側から窒化が進む。処理の後、窒化層はそ
の下の未反応層(Ti層)と共に除去される。Tiシリ
サイドの膜厚が小さいことは、除去層の厚みが大きかっ
たことを意味する。比較例、実施例2、実施例1の順に
Tiシリサイドの膜厚が大きくなっているのは、酸素含
有量の減少に連れ、表面の窒化反応に比べてシリサイド
化反応の方が促進されたためと考えられる。そして、大
きな膜厚は、第2アニールでの凝集抑制に対して基本的
に有利であることは言うまでもない。
In the silicidation in a nitrogen atmosphere as in the embodiment, the Ti film on Si is silicided from the Si side, and is nitrided from the surface side. After the treatment, the nitride layer is removed together with the unreacted layer (Ti layer) thereunder. The small thickness of the Ti silicide means that the thickness of the removal layer is large. The reason why the film thickness of Ti silicide increases in the order of Comparative Example, Example 2, and Example 1 is that the silicidation reaction was promoted more than the nitridation reaction of the surface as the oxygen content decreased. Conceivable. And it goes without saying that a large film thickness is basically advantageous for suppressing aggregation in the second annealing.

【0065】なお、本発明者らは、Ti純度が99.99
9%(5N)で酸素含有量が200ppmのTiターゲ
ットについても同様の調査を行い、実施例2に近い結果
が得られることを確認している。
The present inventors have found that the Ti purity is 99.99.
The same investigation was performed on a Ti target having 9% (5N) and an oxygen content of 200 ppm, and it was confirmed that a result similar to that of Example 2 was obtained.

【0066】[0066]

【発明の効果】以上の説明から明らかなように、本発明
の半導体装置の製造方法は、サリサイドプロセスによる
Tiシリサイドの形成において、第2アニールでの相転
移不良および凝集を抑制することにより、比抵抗を効果
的に低下させ、且つその低抵抗が得られるアニール温度
幅を著しく増大させることができる。従って、そのサリ
サイドプロセスで問題となる「細線効果」を安定的に抑
制することができ、高性能な半導体デバイスの安定製造
に寄与する。
As is apparent from the above description, the method of manufacturing a semiconductor device of the present invention suppresses phase transition defects and agglomeration in the second annealing in the formation of Ti silicide by the salicide process. The resistance can be effectively reduced, and the annealing temperature range at which the low resistance can be obtained can be significantly increased. Therefore, the "fine line effect", which is a problem in the salicide process, can be stably suppressed, and contributes to the stable production of high-performance semiconductor devices.

【図面の簡単な説明】[Brief description of the drawings]

【図1】サリサイドプロセスによるTiシリサイドの形
成工程を模式的に示す断面図である。
FIG. 1 is a cross-sectional view schematically showing a process of forming Ti silicide by a salicide process.

【図2】第2アニールにおける比抵抗とアニール温度と
の関係を模式的に示す図表である。
FIG. 2 is a table schematically showing a relationship between a specific resistance and an annealing temperature in a second annealing.

【図3】第2アニールにおける比抵抗とアニール温度と
の関係についての調査結果を示す図表である。
FIG. 3 is a table showing a result of investigation on a relationship between a specific resistance and an annealing temperature in a second annealing.

【図4】第2アニールにおける相転移割合とアニール温
度との関係についての調査結果を示す図表である。
FIG. 4 is a table showing a result of investigation on a relationship between a phase transition ratio and an annealing temperature in a second annealing.

【符号の説明】[Explanation of symbols]

1 MOSトランジスタ 2 ゲート電極となるポリシリコン 3 拡散層 4 サイドウォール 5 素子分離膜 6 Ti薄膜 7 C49構造のTiシリサイド 8 C54構造のTiシリサイド1 Ti silicide Ti silicide 8 C 54 structure of the MOS transistor 2 serving as a gate electrode polysilicon third diffusion layer 4 side wall 5 isolation layer 6 Ti film 7 C 49 structure

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡本 節男 兵庫県尼崎市東浜町1番地 住友シチック ス株式会社内 (72)発明者 福井 勝一 大阪府大阪市中央区北浜4丁目5番33号 住友金属工業株式会社内 (72)発明者 原田 宗生 大阪府大阪市中央区北浜4丁目5番33号 住友金属工業株式会社内 (72)発明者 大麻 隆彦 大阪府大阪市中央区北浜4丁目5番33号 住友金属工業株式会社内 (72)発明者 前田 尚志 大阪府大阪市中央区北浜4丁目5番33号 住友金属工業株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Setsuo Okamoto 1 Higashihama-cho, Amagasaki City, Hyogo Prefecture Inside Sumitomo Cities Co., Ltd. (72) Inventor Katsuichi Fukui 4-5-33 Kitahama, Chuo-ku, Osaka City, Osaka Sumitomo Metal Industries Inside (72) Inventor Muneo Harada 4-33, Kitahama, Chuo-ku, Osaka-shi, Osaka Inside Sumitomo Metal Industries, Ltd. (72) Takahiko Oma 4-5-33, Kitahama, Chuo-ku, Osaka, Osaka Within Sumitomo Metal Industries Co., Ltd.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 サリサイドプロセスによるTiシリサイ
ドの形成を用いて半導体装置を製造する際に、シリサイ
ド化前のTi膜として、Ti純度が99.999%以上で
あり、且つ酸素含有量が200ppm以下である高純度
低酸素Tiを成膜することを特徴とする半導体装置の製
造方法。
When manufacturing a semiconductor device using the formation of Ti silicide by a salicide process, a Ti film before silicidation has a Ti purity of not less than 99.999% and an oxygen content of not more than 200 ppm. A method for manufacturing a semiconductor device, comprising forming a film of high-purity low-oxygen Ti.
【請求項2】 前記Ti膜を形成するためのスパッタリ
ングターゲットとして、低級沃化物を経由する沃化物法
による精製Ti材から製造されたTi純度が99.999
9%以上であり、且つ酸素含有量が50ppm以下であ
る高純度低酸素のTiターゲットを使用する請求項1に
記載の半導体装置の製造方法。
2. A sputtering target for forming the Ti film, which has a purity of 99.999 produced from a purified Ti material by an iodide method via a lower iodide.
2. The method for manufacturing a semiconductor device according to claim 1, wherein a high-purity low-oxygen Ti target having an oxygen content of 9% or more and an oxygen content of 50 ppm or less is used.
JP18549196A 1996-06-25 1996-06-25 Method for manufacturing semiconductor device Pending JPH1012573A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18549196A JPH1012573A (en) 1996-06-25 1996-06-25 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18549196A JPH1012573A (en) 1996-06-25 1996-06-25 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JPH1012573A true JPH1012573A (en) 1998-01-16

Family

ID=16171708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18549196A Pending JPH1012573A (en) 1996-06-25 1996-06-25 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH1012573A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012172933A1 (en) * 2011-06-17 2012-12-20 シャープ株式会社 Nitride semiconductor device and method for manufacturing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012172933A1 (en) * 2011-06-17 2012-12-20 シャープ株式会社 Nitride semiconductor device and method for manufacturing same
JP2013004816A (en) * 2011-06-17 2013-01-07 Sharp Corp Nitride semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP3285934B2 (en) Method for manufacturing semiconductor device
JP2004140315A (en) Method for manufacturing semiconductor device using salicide process
US6509254B1 (en) Method of forming electrode structure and method of fabricating semiconductor device
JPH07283168A (en) Semiconductor device and manufacturing method thereof
US8034715B2 (en) Method of fabricating semiconductor integrated circuit device
JPH0794716A (en) Method for manufacturing semiconductor device
JPH09320990A (en) Method for manufacturing semiconductor device
JPH108245A (en) High-purity Ti material and high-purity Ti target
US6693001B2 (en) Process for producing semiconductor integrated circuit device
JPH1012573A (en) Method for manufacturing semiconductor device
JP3376158B2 (en) Method for manufacturing semiconductor device
JP4011434B2 (en) Semiconductor device manufacturing method and semiconductor device
JP3420743B2 (en) Semiconductor device and manufacturing method thereof
JPS6276560A (en) Manufacture of semiconductor device
JPH0547785A (en) Semiconductor device and manufacturing method thereof
JP2000022150A (en) Method for manufacturing semiconductor device
JPH09219516A (en) N-channel MOS semiconductor device and method of manufacturing semiconductor device
JP2001203346A (en) Manufacturing method for semiconductor device
KR0180277B1 (en) Forming method of local wiring
JPH09306867A (en) Method for manufacturing semiconductor device
JP4724647B2 (en) Manufacturing method of semiconductor integrated circuit device
JPH07183515A (en) Method for manufacturing semiconductor device
JPH0730108A (en) MIS type semiconductor device and manufacturing method thereof
JPH06204242A (en) Method for manufacturing semiconductor device
JPH05136398A (en) Manufacture of semiconductor device