JPH1012573A

JPH1012573A - 半導体装置の製造方法

Info

Publication number: JPH1012573A
Application number: JP18549196A
Authority: JP
Inventors: Takashi Onishi; 隆大西; Yasutoku Yoshimura; 泰徳吉村; Setsuo Okamoto; 節男岡本; Katsuichi Fukui; 勝一福井; Muneo Harada; 宗生原田; Takahiko Oma; 隆彦大麻; Hisashi Maeda; 尚志前田
Original assignee: Sumitomo Sitix Corp; Sumitomo Metal Industries Ltd
Current assignee: Nippon Steel Corp
Priority date: 1996-06-25
Filing date: 1996-06-25
Publication date: 1998-01-16

Abstract

(57)【要約】【課題】高性能な半導体デバイスを安定して製造す
る。【解決手段】サリサイドプロセスによりＴｉシリサイ
ドを形成する際に、シリサイド化される前のＴｉ膜とし
て、Ｔｉ純度が９9.９９９％以上であり、酸素含有量が
２００ｐｐｍ以下である高純度低酸素Ｔｉを成膜する。
そのＴｉ膜を２ステップアニールによりＣ₅₄構造のＴｉ
シリサイドとする。第２ステップのアニールにおいて、
小さい比抵抗が広いアニール温度幅と共に得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法、特にサリサイドプロセスによりＴｉシリサイドを
形成する半導体装置の製造方法に関する。

【０００２】

【従来の技術】ＬＳＩの微細化に伴い、ゲート電極の配
線抵抗のみならず、拡散層抵抗の高抵抗化が問題となっ
ている。とりわけ、現在のＣＭＯＳデバイスは0.３５μ
ｍルールが量産段階にあり、0.３５μｍ以降のディバイ
スではスケーリング則に従わない寄生抵抗が大きくな
り、従来のトレンド通りに性能が上がらなくなってい
る。そのため、ゲート電極上とソース・ドレイン拡散層
上に同時にシリサイドを形成するサリサイド（SALICID
E：Self Aligned Silicide)のプロセスにより、低抵
抗化を図ることが必須となってきている。

【０００３】サリサイドプロセスにおける高融点金属シ
リサイドの材料としては、これまでＴｉ，Ｃｏ，Ｐｔ，
Ｎｉの各シリサイドが研究されてきたが、比抵抗が低い
こと、従来プロセスとの整合性が優れていることなどの
理由から、Ｔｉシリサイドが最も有望視されている。図
１にサリサイドプロセスによる一般的なＴｉシリサイド
形成工程を示す。

【０００４】サリサイドプロセスによる一般的なＴｉシ
リサイドの形成では、先ずＭＯＳトランジスタ１を形成
後、フッ酸処理によりゲート電極であるポリシリコン２
および拡散層３上の酸化膜を除去し、清浄なシリコン面
を露出させる〔図１（ａ）〕。続いてスパッタリング法
によりＴｉ薄膜６を全面に形成する〔図１（ｂ）〕。そ
の後、窒素雰囲気中でランプアニールにより６００〜６
５０℃の第１アニールを行う。このアニールにより、Ｓ
ｉ露出部であるポリシリコン２および拡散層３がＴｉ薄
膜６とシリサイド化反応を起こして、これらの上にＣ₄₉
構造のＴｉシリサイド７が形成される〔図１（ｃ）〕。

【０００５】第１アニールが終わると、サイドウォール
４や素子分離膜５などの酸化膜上に残った未反応なＴｉ
薄膜やＴｉＮ薄膜をエッチングにより選択的に除去する
〔図１（ｄ）〕。そして再度ランプアニールにより、８
００℃程度の第２アニールを行う。これにより、Ｃ₄₉構
造のＴｉシリサイド７が低抵抗なＣ₅₄構造のＴｉシリサ
イド８に相転移する。

【０００６】サリサイドプロセスによるＴｉシリサイド
の形成では、アニールを２段階に分け行う２ステップア
ニールが必須である。これは次のような理由による。

【０００７】Ｃ₄₉構造のＴｉシリサイドは５００〜７０
０℃の温度により形成され、その比抵抗は７０〜１００
μΩ・ｃｍ程度である。一方、Ｃ₅₄構造のＴｉシリサイ
ドは７００℃以上の温度により形成され、その比抵抗は
１５〜２０μΩ・ｃｍ程度である。ゲート電極上および
拡散層上のＴｉシリサイドとしては低抵抗なＣ₅₄構造の
ものが必要であるが、このＴｉシリサイドをゲート電極
上および拡散層上に直接形成すると、サイドウォールの
上や素子分離膜の上にもＣ₅₄構造のＴｉシリサイドが形
成され、これによるゲート電極と拡散層の短絡や隣接す
るトランジスタ同志の短絡が生じてしまう。それ故、６
００〜６５０℃の第１アニールによりＣ₄₉構造のＴｉシ
リサイドを形成した後、サイドウォール上や素子分離膜
上の未反応のＴｉ薄膜やＴｉＮ薄膜を除去し、その後、
残ったＴｉシリサイドを８００℃程度の第２アニールに
よりＣ₅₄構造のＴｉシリサイドに相転移させるという手
順が踏まれる。

【０００８】

【発明が解決しようとする課題】このようなサリサイド
プロセスによるＴｉシリサイドの形成を用いる半導体装
置の製造では、ゲート電極の配線幅が１μｍ以下で配線
の比抵抗が高くなる「細線効果」と呼ばれる現象が問題
になる。これは、第２アニールでのＴｉシリサイドの相
転移不良と凝集という２つのメカニズムにより説明する
ことができる。「細線効果」の原因となる相転移不良お
よび凝集は以下の通りである。

【０００９】サリサイドプロセスによるＴｉシリサイド
の形成では、前述したように、第２アニールによりＣ₄₉
構造をＣ₅₄構造に相転移させるが、ゲート電極の配線幅
が小さくなると、この相転移が起こりにくくなり、その
結果、比抵抗が増大する。これが、相転移不良による
「細線効果」である。

【００１０】一方、凝集は、Ｔｉシリサイド形成工程に
おける第２アニール、或いはそれ以降の工程の熱処理、
例えば層間絶縁膜のリフロー工程等においてＴｉシリサ
イド薄膜が島状に膜切れを起こす現象であり、耐熱性が
不十分なことに起因して発生する。この現象もゲート電
極の配線幅が小さくなることにより顕在化し、深刻な比
抵抗の増大をもたらす。

【００１１】図２は第２アニールの温度とＴｉシリサイ
ドの比抵抗との関係を模式的に示す図表である。第２ア
ニールを行うことにより、Ｔｉシリサイドの比抵抗が、
第１アニールを終えた状態と比べて基本的に低下する
が、第２アニールの温度が低いと比抵抗は十分に低下し
ない。これは主に相転移不良による。第２アニールの温
度が高くなると、これに連れて相転移が進み、比抵抗が
低下するが、一方で凝集が発生することにより再び比抵
抗の増大傾向を生じる。このため、比抵抗は特定の温度
域で最小となる。比抵抗が最小となるアニール温度域の
幅を、ここではウインドウと呼ぶ。

【００１２】ところで、サリサイドプロセスによるＴｉ
シリサイドの形成で問題となる「細線効果」の原因に関
しては様々な報告があり、その一つとして酸素の影響が
考えられている。この酸素は、酸化膜を通してイオンを
注入するときにノックオンされてシリコン中に注入され
たり、Ｔｉ成膜前にシリコン表面上に存在する自然酸化
膜が界面に取り込まれたり、ポリシリコンをＣＶＤ成膜
する際に酸素が混入したりして、相転移不良や凝集を引
き起こす。

【００１３】そこで酸素の影響を極力排除するために、
例えばイオン注入を窒化膜を通して行うとか、Ｔｉ膜を
形成する前に高真空中でＡｒスパッタなどにより自然酸
化膜を除去した後に真空中で連続してＴｉを成膜すると
か、ポリシリコンのＣＶＤ前に十分な窒素パージを行っ
て混入酸素を低減するといった対策が講じられている。

【００１４】しかしながら、これらの酸素低減対策にも
かかわらず、「細線効果」が十分に抑制されていないの
が実情である。

【００１５】すなわち、「細線効果」を抑制するために
は、基本的には第２アニールによって得られる比抵抗の
最小値を下げれば良いわけであるが、従来は、図２に実
線で示すように、比抵抗の最小値を２０μΩ・ｃｍ以下
にするのが困難であった。この最小値については、Ｃ₅₄
構造のＴｉシリサイドの比抵抗が１５〜２０μΩ・ｃｍ
程度であることから、これと同程度のものが理想とされ
るが、実際のところはそこまで到達するのが困難な状況
である。また、比抵抗が最小となるアニール温度域（ウ
インドウ）がピンポイト状に狭く、アニール温度のプロ
セスマージンが狭いために、実際の半導体製造プロセス
では低抵抗を安定して得ることか困難であった。

【００１６】実際の半導体製造プロセス等を考慮するな
らば、図２に破線で示すように、比抵抗がＣ₅₄構造と同
程度に十分に低く、且つ、その低抵抗値が得られるアニ
ール温度のプロセスマージンが大きいのが理想である
が、様々な酸素低減対策にもかかわらず、その理想は未
だ実現されていないのが実情である。

【００１７】本発明の目的は、サリサイドプロセスによ
るＴｉシリサイドの形成において、第２アニールでの相
転移不良および凝集を抑制することにより、小さな比抵
抗を広い温度幅と共に確保し、もって高性能な半導体デ
バイスの安定製造を可能にする半導体装置の製造方法を
提供することにある。

【００１８】

【課題を解決するための手段】サリサイドプロセスによ
るＴｉシリサイドの形成では、シリサイド化前のＴｉ膜
が、一般的にはＴｉターゲットを用いたスパッタリング
法、或いはＣＶＤ法にて形成される。ここにおけるＴｉ
ターゲットの仕様としては、不純物が少ないこと、すな
わち高純度であることが要求され、従来からも、半導体
素子に悪影響を及ぼすあらゆる不純物に対して低減の努
力が払われてきた。

【００１９】具体的には、接合リーク電流を増大させた
りライフタイムキラーとして働くＦｅ，Ｎｉ，Ｃｒ，Ｃ
ｕ等の重金属、ＭＯＳトランジスタの動作特性不良を引
き起こすＮａ，Ｋ等のアルカリ金属、α線を放射しＤＲ
ＡＭ等のソフトエラーの原因となるＵ，Ｔｈ等の放射性
元素について、それぞれ低減が図られてきた。

【００２０】その一方で、Ｔｉが極めて酸化されやすい
性質を持ち、製造工程中に酸素が混入し易いという背景
から、上記の金属不純物等と共に酸素を低減する努力が
払われてきた。

【００２１】Ｔｉターゲット中の酸素不純物の弊害とし
て、例えば特開平４−１１６１６１号公報においては、
形成したＴｉ薄膜の酸化や均質性の劣化が挙げられ、ま
た特公平４−７５３０１号公報においては、電気抵抗の
増大が挙げられている。そして、これらの弊害を取り除
くために、特開平４−１１６１６１号公報においては、
回転電極法で作製したＴｉ粉末を加圧焼成することによ
り、酸素含有量が４００ｐｐｍ前後のＴｉターゲットを
得ている。また特公平４−７５３０１号公報において
は、酸素含有量が２５０ｐｐｍ以下の薄膜形成用高純度
Ｔｉの製造方法として、溶融塩電解法により得た粗Ｔｉ
を高真空中で電子線溶解する方法が用いられている。

【００２２】また、Ｔｉシリサイドに関しては、Ｔｉタ
ーゲット中の酸素含有量を低減することにより、そのＴ
ｉシリサイドの電気抵抗が低下することが、特開平４−
３５８０３０号公報に説明されている。ここでは、酸素
含有量が２５０ｐｐｍ以下のＴｉターゲットを使用する
ことにより、比抵抗が１５μΩ・ｃｍ以下のＴｉシリサ
イドが得られるとしている。

【００２３】Ｔｉ薄膜の酸化や均質性の劣化、電気抵抗
の増大に対しては、Ｔｉターゲット中の酸素含有量は２
５０〜４００ｐｐｍ程度で十分であった。しかしなが
ら、サリサイドプロセスによるＴｉシリサイドの形成で
問題となる「細線効果」に関しては、前述した通り、様
々な酸素低減対策と組み合わせても、第２アニール後の
比抵抗を２０μΩ・ｃｍ以下に低減することは困難であ
る。また、第２アニールでのウインドウ（図２）と呼ぶ
温度幅の増大に関する有効な対策も提示されていない。

【００２４】このような状況下で本発明者らは、スパッ
タリングにより形成されるシリサイド化前のＴｉ膜の純
度および酸素含有量に着目し、第２アニールでの比抵抗
に及ぼすこれらの影響を調査した。その結果、純度が９
9.９９９％（５Ｎ）以上で、且つ酸素含有量が２００ｐ
ｐｍ以下のときに、第２アニールでは相転移不良および
凝集の両方が効果的に抑制され、有効な比抵抗の低下と
共に、ウインドウに関してピンポイント状態からの脱却
が図られ、有効な温度マージンが確保されることが判明
した。特にＴｉ純度が９9.９９９９％（６Ｎ）で、酸素
含有量が５０ｐｐｍ以下のときには、２０μΩ・ｃｍ以
下の比抵抗が、１００℃を超える広いウインドウと共に
得られるという画期的な知見が得られた。

【００２５】本発明の半導体装置の製造方法は、かかる
知見に基づくもので、サリサイドプロセスによるＴｉシ
リサイドの形成を用いて半導体装置を製造する際に、シ
リサイド化前のＴｉ膜として、Ｔｉ純度が９9.９９９％
以上であり、且つ酸素含有量が２００ｐｐｍ以下である
高純度低酸素Ｔｉを成膜する点に構成上の特徴がある。

【００２６】なお、本明細書において、Ｔｉ純度とは酸
素等のガス成分および炭素成分を除いた純度を言う。

【００２７】本発明の半導体装置の製造方法において
は、Ｔｉ膜のＴｉ純度が高く、酸素含有量が減少するほ
ど、第２アニールによる比抵抗が低下し、且つウインド
ウが拡大する傾向がある。この観点から、Ｔｉ純度につ
いては９9.９９９５％（５Ｎ５）以上が望ましく、更に
望ましくは９9.９９９９％（６Ｎ）以上である。酸素含
有量については１００ｐｐｍ以下、とりわけ５０ｐｐｍ
以下が望ましく、更に望ましくは３０ｐｐｍ以下であ
る。特に、Ｔｉ純度が９9.９９９９％（６Ｎ）以上で、
酸素含有量が５０ｐｐｍ以下のときは、Ｃ₅₄構造の比抵
抗に相当する２０μΩ・ｃｍ以下が、広い処理温度範囲
において得られ、酸素含有量が３０ｐｐｍの場合でその
温度範囲は１００℃を超える。

【００２８】酸素以外の不純物含有量の内訳は、Ｆｅ，
Ｎｉ，ＣｒおよびＣｕの重金属については、接合リーク
電流の低減、ライフタイムの確保等の点から合計量で１
０ｐｐｍ以下が望ましく、１ｐｐｍ以下が特に望まし
い。ＮａおよびＫのアルカリ金属については、ＭＯＳト
ランジスタの動作安定性等の点から合計量で0.０５ｐｐ
ｍ以下が望ましく、0.０２ｐｐｍ以下が特に望ましい。
ＴｈおよびＵの放射性元素については、α線放射による
ソフトエラー防止等の点から合計量で２ｐｐｂ以下が望
ましく、１ｐｐｂ以下が特に望ましい。

【００２９】Ｔｉ膜の膜厚は、Ｔｉシリサイドを厚くし
てその電気抵抗を低下させる点、及びＴｉシリサイドの
物理的強度を上げて第２アニールでの凝集を抑制する点
から、厚い方が望ましいが、厚くなりすぎると拡散層へ
の不純物侵入による接合リーク等が問題になるため、２
０〜５０ｎｍが望ましく、３０〜４０ｎｍが特に望まし
い。

【００３０】Ｔｉ膜を形成するためのＴｉターゲットに
ついては、低酸素を得やすい沃土法、その中でも高純度
および低酸素の両方が容易に得られる低級沃化物を経由
する沃化物法による精製Ｔｉ材から製造したものが望ま
しい。

【００３１】低級沃化物を経由する沃化物法は、本出願
人の一人が先に開発した高純度Ｔｉの精製法である（特
許第２０２１３６４号）。この精製法は沃土法（沃化物
熱分解法）の一種であるが、化１の反応によってチタン
の精製を行う点が、化２に示された従来一般の沃土法と
異なる。

【００３２】

【化１】低級沃化物を経由する沃化物法沃化反応（合成反応）：粗Ｔｉ＋ＴｉＩ₄→２ＴｉＩ₂ 析出反応（分解反応）：ＴｉＩ₂→Ｔｉ＋２Ｉ

【００３３】

【化２】従来一般の沃土法沃化反応（合成反応）：粗Ｔｉ＋２Ｉ₂→ＴｉＩ₄ 析出反応（分解反応）：ＴｉＩ₄→Ｔｉ＋２Ｉ₂

【００３４】低級沃化物を経由する沃化物法は、四沃化
チタンを直接熱分解する代わりに、低級沃化物である二
沃化チタンを熱分解することにより、熱分解温度を従来
一般の沃土法より約２００℃下げることができ、これに
より金属不純物の精製除去に加え、酸素不純物量を大幅
に低減できるのが大きな特徴であり、Ｔｉ純度が９9.９
９９９％（６Ｎ）以上で酸素含有量が５０ｐｐｍ以下と
いうような高純度低酸素のＴｉ材も容易に精製すること
ができる。

【００３５】ちなみに、Ｔｉの代表的な製法であるクロ
ール法によって得られるＴｉ材は、通常は純度が通常９
9.９％（３Ｎ）であり、酸素含有量は４００ｐｐｍ程度
である。また、沃土法による精製でも従来一般のもの
は、低級沃化物を経由する沃化物法と比べて熱分解温度
が２００℃程度も高いため、不純物量が多く、そのバラ
ツキも大きい。そのため通常はＴｉ純度が９9.９９％
（４Ｎ）程度で酸素含有量が１００ｐｐｍ程度であり、
不純物量のバラツキを考慮しても、Ｔｉ純度が９9.９９
９９％（６Ｎ）で酸素含有量が３０ｐｐｍというような
高純度低酸素のＴｉを精製することは現在でも困難であ
る。

【００３６】なお、Ｔｉターゲット中の酸素含有量を低
減することにより、Ｔｉ膜の電気抵抗が下がり、その結
果としてそのＴｉシリサイドの電気抵抗が低下すること
は、特開平４−３５８０３０号公報に説明されている
が、ウインドウについての配慮は全くない。更に言え
ば、ここでのＴｉシリサイドは、１回のアニールにより
形成されたコンタクトにおけるバリアメタル等であり、
２ステップアニールを用いたサリサイドプロセスによる
ものではない。また、シリサイド化前のＴｉ膜の形成に
使用されるＴｉターゲットは、従来一般の沃土法による
精製材から製造されたものである。

【００３７】

【発明の実施の形態】以下に本発明の望ましい実施形態
について図１を参照して説明する。

【００３８】本発明の半導体装置の製造方法では、サリ
サイドプロセスによるＴｉシリサイドの形成工程が重要
である。この工程では、先ずＭＯＳトランジスタ１を形
成後、ゲート電極であるポリシリコン２および拡散層３
上の酸化膜を除去し、清浄なシリコン面を露出させる
〔図１（ａ）〕。

【００３９】引き続き、スパッタリング法によりＴｉ薄
膜６を全面に形成する〔図１（ｂ）〕。Ｔｉ薄膜６への
酸素等の侵入を防ぐために、スパッタリングは高真空下
で行う必要があり、真空度としては１×１０^-7Ｔｏｒｒ
以下が望ましい。また、スパッタリングターゲットとし
ては、低級沃化物を経由する沃化物法による精製Ｔｉ材
から製造された高純度低酸素のＴｉターゲットを用いる
ことが望ましい。

【００４０】スパッタリングが終わると、窒素雰囲気中
でランプアニールにより６００〜６５０℃の第１アニー
ルを行う。このアニールにより、Ｓｉ露出部であるポリ
シリコン２および拡散層３がＴｉ薄膜６とシリサイド化
反応を起こして、これらの上にＣ₄₉構造のＴｉシリサイ
ド７が形成される〔図１（ｃ）〕。

【００４１】第１アニールが終わると、サイドウォール
４や素子分離膜５などの酸化膜上に残った未反応なＴｉ
薄膜やＴｉＮ薄膜をエッチングにより選択的に除去する
〔図１（ｄ）〕。そして再度ランプアニールにより、８
００℃程度の第２アニールを行う。これにより、Ｃ₄₉構
造のＴｉシリサイド７が低抵抗なＣ₅₄構造のＴｉシリサ
イド８に相転移する。

【００４２】

【実施例】次に、本発明の実施例を示し、比較例と対比
することにより、本発明の効果を明らかにする。

【００４３】低級沃化物を経由する沃化物法による精製
Ｔｉ材（Ｔｉ純度９9.９５％、酸素含有量４００ｐｐ
ｍ）を用いて、ＥＢ溶解、圧延および熱処理のプロセス
により、Ｔｉ純度が９9.９９９９％（６Ｎ）で酸素含有
量が３０ｐｐｍのＴｉターゲットを製造した。製造され
たＴｉターゲットの不純物量を表１に実施例１として示
す。

【００４４】

【表１】

【００４５】表１中の実施例２は、Ｔｉ純度が９9.９９
９％（５Ｎ）で酸素含有量が１００ｐｐｍの高純度低酸
素Ｔｉターゲットである。これは、上記の低級沃化物を
経由する沃化物法により精製された高純度低酸素のＴｉ
材と、クロール法により製造された市販の高純度Ｔｉ材
とを適当な重量比で配合し、ＥＢ溶解することにより製
造したものである。

【００４６】また比較例は、クロール法で製造された市
販の高純度Ｔｉ材から、上記と同様の方法により製造し
たＴｉターゲットであり、そのＴｉ純度は９9.９９５％
（４Ｎ５）、酸素含有量は２５０ｐｐｍである。

【００４７】製造された３種類のＴｉターゲットを用い
て、サリサイドプロセスを想定したＴｉシリサイド形成
実験を次の方法により行った。

【００４８】表面自然酸化膜を除去したシリコン基板上
に、実施例１，２および比較例のＴｉターゲットを用い
て、スパッタリング法でＴｉ薄膜を形成する。この時の
酸化膜除去法や成膜方法は特に限定されず、例えば本実
施例では、１％フッ化水素水を用いて自然酸化膜を除去
し、連続して、到達真空度５×１０^-8Ｔｏｒｒ、処理圧
力８ｍＴｏｒｒ、基板温度３０℃、ＤＣパワー２ｋＷの
条件で膜厚３０ｎｍを得た。

【００４９】次に、第１アニールを施して、前記シリコ
ン基板上にＣ₄₉構造を有するＴｉシリサイドを形成す
る。この時の処理も特には限定されないが、例えば本実
施例では、到達真空度：１０ｍＴｏｒｒ以下、窒素流
量：３０００ｃｃ／ｍｉｎ、処理圧力：大気圧、昇温レ
ート：１００℃／ｓｅｃ、処理温度：６２５℃、処理時
間：３０ｓｅｃで、ランプアニールを施した。

【００５０】続いて、前記Ｔｉシリサイド以外の未反応
なＴｉ薄膜やＴｉＮ薄膜を例えばアンモニア水と過酸化
水素水を１：２の割合で混合した溶液を用いて、選択的
に除去する。

【００５１】最後に、第２アニールを施し、前記Ｔｉシ
リサイドを相転移させて、低抵抗なＣ₅₄構造のチタンシ
リサイドを形成する。この時の熱処理も特には限定され
ず、例えば本実施例では、到達真空度：１０ｍＴｏｒｒ
以下、窒素流量：３０００ｃｃ／ｍｉｎ、処理圧力：大
気圧、昇温レート：１００℃／ｓｅｃ、処理時間：３０
ｓｅｃで、ランプアニールを施した。そして、処理温度
については、相転移温度や凝集を見極めるために、７０
０〜１１００℃の範囲内で種々選択した。

【００５２】以上のようにして得られたＴｉシリサイド
のシート抵抗および膜厚を測定し、抵抗と膜厚の積より
比抵抗を算出した。また、Ｘ線回析により結晶構造を調
べた。比抵抗の最小値および膜厚を、シリサイド化前の
Ｔｉ膜の酸素含有量を測定した結果と共に表２に示す。
なおＴｉ膜の厚みは、前述した通り３０ｎｍである。ま
た、比抵抗と第２アニール温度との関係を図３に示し、
結晶構造から調査した相転移割合と第２アニール温度と
の関係を図４に示す。

【００５３】

【表２】

【００５４】比較例は、Ｔｉ純度が９9.９９５％（４Ｎ
５）で酸素含有量が２５０ｐｐｍのＴｉターゲットを用
いた場合であり、そのターゲットにより形成されたＴｉ
膜の酸素含有量は２６０ｐｐｍである。

【００５５】図３によると、第２アニールにより比抵抗
が低下し、また、アニール温度が上昇するに連れて比抵
抗が低下するが、比抵抗の最小値は２０μΩ・ｃｍ以下
にならず、３０μΩ・ｃｍを超える約３２μΩ・ｃｍで
ある。また、３０μΩ・ｃｍに近い比抵抗が得られるア
ニール温度域は、８８０℃近傍のピンポイント領域であ
り、その前後では比抵抗が急激に増大する。

【００５６】一方、図４によると、比較例の場合も、相
転移は８８０℃で完了する。つまり、Ｔｉシリサイドは
８８０℃以上で全てＣ₅₄構造となる。それにもかかわら
ず、２０μΩ・ｃｍ以下の比抵抗が得られないのは、単
に不純物が多いと言うだけでなく、この温度域で既に凝
集が始まっているためと考えられる。凝集の発生に関し
ては、８００℃から始まるとの報告もある。

【００５７】実施例２は、Ｔｉ純度が９9.９９９％（５
Ｎ）で酸素含有量が１００ｐｐｍのＴｉターゲットを用
いた場合であり、そのターゲットにより形成されたＴｉ
膜の酸素含有量は９０ｐｐｍである。

【００５８】図３から分かるように、比抵抗の最小値は
３０μΩ・ｃｍ以下の約２２μΩ・ｃｍとなる。しか
も、３０μΩ・ｃｍ以下の比抵抗が得られるアニール温
度幅は、８３０℃程度から９３０℃程度までの約１００
℃に広がり、比較例で問題となるピンポイント状態から
の脱却が図られる。これは、図４からも分かるように、
高純度下での酸素含有量の低減により、相転移が促進さ
れ、相転移の低温化が図られたためと、凝集の発生が抑
制されたためと判断される。但し、この例でも、相転移
が完了しているにもかかわらず、２０μΩ・ｃｍ以下の
比抵抗は得られない。これはやはり不純物の直接的影響
と凝集の影響が考えられる。

【００５９】実施例１は、Ｔｉ純度が９9.９９９９％
（６Ｎ）で酸素含有量が３０ｐｐｍのＴｉターゲットを
用いた場合であり、そのターゲットにより形成されたＴ
ｉ膜の酸素含有量は３０ｐｐｍである。

【００６０】図３から分かるように、比抵抗の最小値
は、２０μΩ・ｃｍ以下の約１９μΩ・ｃｍとなる。し
かも、その２０μΩ・ｃｍ以下で、アニール温度の広い
プロセスマージンが確保される。その温度幅は、８２０
℃程度から９３０℃程度までの約１１０℃に及び、３０
μΩ・ｃｍ以下で見れば、８００℃から１０００℃近く
に達する。比較例はもとより、実施例２と比べても、実
施例１の優位性は明らかである。これは、相転移の一層
の促進により相転移の低温化が更に進んだこと（図４）
と、広い温度範囲で凝集が効果的に抑制されたこととの
相乗によると判断される。

【００６１】ちなみに、相転移の促進に関しては、その
完了温度が実施例１では８２０℃、実施例２では８４０
℃、比較例では８８０℃であったことが、図４より分か
る。凝集の抑制に関しては、凝集による比抵抗の増大に
よって比抵抗が４０μΩ・ｃｍとなるときの第２アニー
ル温度が、実施例１では約９９０℃、実施例２では約９
６０℃、比較例では約９４０℃であったことが、図３よ
り分かる。

【００６２】本実施例のような高真空下でスパッタリン
グを行った場合、スパッタリングターゲットの不純物量
とこれによって形成されるＴｉ膜の不純物量は基本的に
一致する。酸素量に僅かの不一致が見られるのは、測定
誤差、及び測定中での酸素の混入等のためであると、本
発明者らは考えている。

【００６３】また、実施例１、実施例２、比較例の順に
Ｔｉシリサイドの膜厚が小さくなっている（表２）。Ｔ
ｉ膜の厚さが同じであるにもかかわらず、このような現
象が生じた理由として本発明者らは次のようなことを考
えている。

【００６４】実施例のような窒素雰囲気中でのシリサイ
ド化では、Ｓｉ上のＴｉ膜はＳｉの側からシリサイド化
が進み、表面側から窒化が進む。処理の後、窒化層はそ
の下の未反応層（Ｔｉ層）と共に除去される。Ｔｉシリ
サイドの膜厚が小さいことは、除去層の厚みが大きかっ
たことを意味する。比較例、実施例２、実施例１の順に
Ｔｉシリサイドの膜厚が大きくなっているのは、酸素含
有量の減少に連れ、表面の窒化反応に比べてシリサイド
化反応の方が促進されたためと考えられる。そして、大
きな膜厚は、第２アニールでの凝集抑制に対して基本的
に有利であることは言うまでもない。

【００６５】なお、本発明者らは、Ｔｉ純度が９9.９９
９％（５Ｎ）で酸素含有量が２００ｐｐｍのＴｉターゲ
ットについても同様の調査を行い、実施例２に近い結果
が得られることを確認している。

【００６６】

【発明の効果】以上の説明から明らかなように、本発明
の半導体装置の製造方法は、サリサイドプロセスによる
Ｔｉシリサイドの形成において、第２アニールでの相転
移不良および凝集を抑制することにより、比抵抗を効果
的に低下させ、且つその低抵抗が得られるアニール温度
幅を著しく増大させることができる。従って、そのサリ
サイドプロセスで問題となる「細線効果」を安定的に抑
制することができ、高性能な半導体デバイスの安定製造
に寄与する。

【図面の簡単な説明】

【図１】サリサイドプロセスによるＴｉシリサイドの形
成工程を模式的に示す断面図である。

【図２】第２アニールにおける比抵抗とアニール温度と
の関係を模式的に示す図表である。

【図３】第２アニールにおける比抵抗とアニール温度と
の関係についての調査結果を示す図表である。

【図４】第２アニールにおける相転移割合とアニール温
度との関係についての調査結果を示す図表である。

【符号の説明】

１ＭＯＳトランジスタ２ゲート電極となるポリシリコン３拡散層４サイドウォール５素子分離膜６Ｔｉ薄膜７Ｃ₄₉構造のＴｉシリサイド８Ｃ₅₄構造のＴｉシリサイド

───────────────────────────────────────────────────── フロントページの続き (72)発明者岡本節男兵庫県尼崎市東浜町１番地住友シチックス株式会社内 (72)発明者福井勝一大阪府大阪市中央区北浜４丁目５番33号住友金属工業株式会社内 (72)発明者原田宗生大阪府大阪市中央区北浜４丁目５番33号住友金属工業株式会社内 (72)発明者大麻隆彦大阪府大阪市中央区北浜４丁目５番33号住友金属工業株式会社内 (72)発明者前田尚志大阪府大阪市中央区北浜４丁目５番33号住友金属工業株式会社内

Claims

【特許請求の範囲】

【請求項１】サリサイドプロセスによるＴｉシリサイ
ドの形成を用いて半導体装置を製造する際に、シリサイ
ド化前のＴｉ膜として、Ｔｉ純度が９9.９９９％以上で
あり、且つ酸素含有量が２００ｐｐｍ以下である高純度
低酸素Ｔｉを成膜することを特徴とする半導体装置の製
造方法。
【請求項２】前記Ｔｉ膜を形成するためのスパッタリ
ングターゲットとして、低級沃化物を経由する沃化物法
による精製Ｔｉ材から製造されたＴｉ純度が９9.９９９
９％以上であり、且つ酸素含有量が５０ｐｐｍ以下であ
る高純度低酸素のＴｉターゲットを使用する請求項１に
記載の半導体装置の製造方法。