JPH10126009A - 半導体結晶成長方法 - Google Patents

半導体結晶成長方法

Info

Publication number
JPH10126009A
JPH10126009A JP8297743A JP29774396A JPH10126009A JP H10126009 A JPH10126009 A JP H10126009A JP 8297743 A JP8297743 A JP 8297743A JP 29774396 A JP29774396 A JP 29774396A JP H10126009 A JPH10126009 A JP H10126009A
Authority
JP
Japan
Prior art keywords
crystal
lattice
gan
cubic
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8297743A
Other languages
English (en)
Inventor
Katsuyuki Yokoi
勝之 横井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP8297743A priority Critical patent/JPH10126009A/ja
Publication of JPH10126009A publication Critical patent/JPH10126009A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 立方晶GaN系半導体結晶成長方法におい
て、格子不整を小さくして結晶の完全性を向上させる。 【解決手段】 一方の主面が(001)結晶面を呈する
W(タングステン)の単結晶基板10を準備した後、前
記一方の主面に清浄化処理及び窒化処理を順次に施し、
この後前記一方の主面にMBE法、MOCVD法等によ
り立方晶GaNをヘテロエピタキシャル成長させる。立
方晶GaNの単位格子は、Wの単位格子に対して平面的
に45°の角度をなして成長するので、体心立方のWの
格子定数が3.16Åであり且つ立方晶GaNの格子定
数が4.52Åであっても、格子不整は約1%となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、立方晶GaN
(窒化ガリウム)系半導体の結晶成長方法に関し、特に
W(タングステン)基板の(001)結晶面に立方晶G
aN系半導体層をヘテロエピタキシャル成長させること
により格子不整を小さくして結晶の完全性向上を図った
ものである。
【0002】
【従来の技術】従来、半導体レーザーを製造する等の目
的でGaN系半導体が利用されている。GaN系半導体
層の結晶成長方法としては、GaN単結晶基板上にGa
N系半導体層をホモエピタキシャル成長させるのが理想
的であるが、GaN単結晶基板を準備するのが困難であ
るため、実用化が困難である。そこで、従来は、(イ)
六方晶サファイア基板上に六方晶GaN系半導体層をヘ
テロエピタキシャル成長させる方法、(ロ)立方晶Ga
As基板上に立方晶GaN系半導体層をヘテロエピタキ
シャル成長させる方法等が用いられている。
【0003】
【発明が解決しようとする課題】上記した(イ)及び
(ロ)の方法は、いずれも基板として良質の単結晶を準
備することができるものの、基板の単結晶とGaN結晶
との格子不整が大きいため、良質の結晶成長が困難であ
った。
【0004】図6は、上記した(イ)の方法による従来
のGaN成長状態を示すもので、1Aは六方晶サファイ
アの単位格子、1Bは六方晶GaNの単位格子をそれぞ
れ示す。六方晶GaNの単位格子1Bは、六方晶サファ
イアの単位格子1Aに対して平面的に30°の角度をな
して成長する。
【0005】図7(A),(B)は、図6の単位格子1
A,1Bをそれぞれ個別的に示すものである。単位格子
1Aの格子定数a1 =4.758Åに対して単位格子1
Bのa1 対応の間隔a3 =2a2 cos30°を比較す
ると次の数1に示すようになる。ここで、a2 は、単位
格子1Bの格子定数で、3.189Åである。
【0006】
【数1】 従って、格子不整は13.9%となる。
【0007】また、立方晶GaAsの格子定数5.65
33Åに対して立方晶GaNの格子定数4.52Åを比
較すると、格子不整は20%となる。
【0008】上記のように格子不整が大きいと、ヘテロ
エピタキシャル成長する結晶の完全性が劣るという問題
点があった。
【0009】結晶の完全性を向上させる方法としては、
500〜600℃の低温でGaN又はInNからなるバ
ッファ層を成長させた後昇温してバッファ層上にGaN
を成長させる方法が提案されている。通常、バッファ層
は200〜500Å程度の厚さが望ましく、アモルファ
スがよいといわれている。アモルファスが昇温により結
晶化するとき良質の結晶となる。良質な結晶が出来れ
ば、それを下地とする成長は容易である。
【0010】しかし、このような方法は、工程数が増大
すると共に最適条件を設定するのが容易でないという問
題点があった。
【0011】この発明の目的は、工程の複雑化を伴うこ
となく結晶の完全性を向上させることができる新規な立
方晶GaN系半導体結晶成長方法を提供することにあ
る。
【0012】
【課題を解決するための手段】この発明に係る半導体結
晶成長方法は、一方の主面が(001)結晶面を呈する
タングステンの単結晶基板を準備する工程と、前記一方
の主面に立方晶窒化ガリウム系半導体層をヘテロエピタ
キシャル成長させる工程とを含むものである。
【0013】この発明の方法によれば、立方晶GaNの
単位格子は、Wの単位格子に対して平面的に45°の角
度をなして成長するので、体心立方のWの格子定数が
3.16Åであり且つ立方晶GaNの格子定数が4.5
2Åであっても、格子不整は約1%となり、結晶の完全
性が向上する。
【0014】
【発明の実施の形態】図1〜3は、この発明の一実施形
態に係る立方晶GaN系半導体結晶成長方法を示すもの
で、各々の図に対応する工程(1)〜(3)を順次に説
明する。
【0015】(1)一方の主面10aが(001)結晶
面を呈するWの単結晶基板10を準備する。一例として
FZ(フローティングゾーン)法によりW単結晶を引き
上げ、(001)結晶面を切り出して表面を研磨するこ
とによりW基板10を準備する。
【0016】(2)W基板10をエピタキシャル成長炉
に入れ、清浄化処理を施す。すなわち、室温で真空引き
するか又は窒素又は不活性ガスでパージして酸素を除去
し、水分を排除した後、水素雰囲気中で700℃以上に
加熱することでW基板10の表面を清浄化する。引き続
いて窒素雰囲気中で900℃以上に加熱することでW基
板10の表面を窒化する。図2及び図4において、12
は窒化層を示す。窒化処理として、エピタキシャル成長
に先立ってエピタキシャル成長温度でアンモニアを流し
てもよい。アンモニアの場合、低温で窒化処理可能であ
る。 (3)次に、上記したのと同じエピタキシャル成長炉内
においてMOCVD(Metalorganic CVD)法により
W基板10の主面10a上に立方晶GaN層14をヘテ
ロエピタキシャル成長させる。このときの処理条件は、
一例として、 トリメチルガリウム(TMG)流量:1μmol/mi
n アンモニア流量:5mmol/min TMG及びアンモニアのためのキャリアガス:窒素 成長温度:650℃ とすることができる。
【0017】この結果、W基板10の主面10a上に
は、図4及び図5に示すように立方晶GaN層14が成
長する。すなわち、W基板10の表面に窒化処理により
化学的に吸着したNは、図4に示すようにGaN層14
中のNの役割を果たし、立方晶GaNの単位格子14A
は、図5に示すようにWの単位格子10Aに対して平面
的に45°の角度をなして成長する。
【0018】体心立方格子であるW単結晶の(001)
面に立方晶のGaN層14をヘテロエピタキシャル成長
させると、GaN層14の(001)面ができる。図5
に示すようにW及びGaNの格子定数をそれぞれa4
びa5 とすると、a4 =3.16Å,a5 =4.52Å
であり、これらの格子不整は30%である。しかし、W
の(001)面に立方晶GaNをヘテロエピタキシャル
成長させると、特別の工夫をしなくても図5に示すよう
に45°傾いて成長するので、格子不整は、次の数2に
示すように約1%となる。
【0019】
【数2】 従って、格子不整は殆ど解消されることになり、GaN
層14の結晶の完全性が大幅に向上する。
【0020】上記した実施形態において、GaN層14
には、In,Al等を含有させるようにしてもよい。ま
た、エピタキシャル成長法としては、MOCVD法に限
らず、MBE(分子線エピタキシャル成長)法等の方法
を用いてもよい。
【0021】
【発明の効果】以上のように、この発明によれば、Wの
単結晶基板の(001)結晶面に立方晶GaN系半導体
層をヘテロエピタキシャル成長させるようにしたので、
格子不整を小さくして結晶の完全性を向上させることが
できる効果が得られるものである。
【0022】その上、バッファ層等を必要としないの
で、工程が簡単となる利点もある。
【図面の簡単な説明】
【図1】 この発明の一実施形態に係る半導体結晶成長
方法におけるW基板準備工程を示す基板断面図である。
【図2】 図1の工程に続く窒化工程を示す基板断面図
である。
【図3】 図2の工程に続くGaN成長工程を示す基板
断面図である。
【図4】 GaN成長状態を示す側面図である。
【図5】 GaN成長状態を示す平面図である。
【図6】 従来のGaN成長状態を示す平面図である。
【図7】 六方晶サファイアの単位格子及び六方晶Ga
Nの単位格子を示す平面図である。
【符号の説明】
10:W基板、12:窒化層、14:GaN層。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】一方の主面が(001)結晶面を呈するタ
    ングステンの単結晶基板を準備する工程と、 前記一方の主面に立方晶窒化ガリウム系半導体層をヘテ
    ロエピタキシャル成長させる工程とを含む半導体結晶成
    長方法。
  2. 【請求項2】一方の主面が(001)結晶面を呈するタ
    ングステンの単結晶基板を準備する工程と、 前記一方の主面に清浄化処理を施す工程と、 前記清浄化処理の後、前記一方の主面に窒化処理を施す
    工程と、 前記窒化処理の後、前記一方の主面に立方晶窒化ガリウ
    ム系半導体層をヘテロエピタキシャル成長させる工程と
    を含む半導体結晶成長方法。
JP8297743A 1996-10-21 1996-10-21 半導体結晶成長方法 Pending JPH10126009A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8297743A JPH10126009A (ja) 1996-10-21 1996-10-21 半導体結晶成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8297743A JPH10126009A (ja) 1996-10-21 1996-10-21 半導体結晶成長方法

Publications (1)

Publication Number Publication Date
JPH10126009A true JPH10126009A (ja) 1998-05-15

Family

ID=17850610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8297743A Pending JPH10126009A (ja) 1996-10-21 1996-10-21 半導体結晶成長方法

Country Status (1)

Country Link
JP (1) JPH10126009A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172056A (ja) * 1994-12-20 1996-07-02 Mitsubishi Electric Corp 化合物半導体層の成長方法
JPH08172055A (ja) * 1994-12-20 1996-07-02 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体結晶の成長方法およびその装置
JPH08264829A (ja) * 1995-03-20 1996-10-11 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体構造およびその製造方法
JPH08264439A (ja) * 1995-03-27 1996-10-11 Hamamatsu Photonics Kk 窒化物半導体のヘテロエピタキシャル成長方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172056A (ja) * 1994-12-20 1996-07-02 Mitsubishi Electric Corp 化合物半導体層の成長方法
JPH08172055A (ja) * 1994-12-20 1996-07-02 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体結晶の成長方法およびその装置
JPH08264829A (ja) * 1995-03-20 1996-10-11 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体構造およびその製造方法
JPH08264439A (ja) * 1995-03-27 1996-10-11 Hamamatsu Photonics Kk 窒化物半導体のヘテロエピタキシャル成長方法

Similar Documents

Publication Publication Date Title
JP4581490B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法、及びiii−v族窒化物系半導体の製造方法
US6528394B1 (en) Growth method of gallium nitride film
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP5099763B2 (ja) 基板製造方法およびiii族窒化物半導体結晶
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
US5923950A (en) Method of manufacturing a semiconductor light-emitting device
JP6933265B2 (ja) Iii族窒化物半導体基板の製造方法
EP1061564A3 (en) MBE growth of group III-nitride semiconductor layers
JP2009067658A (ja) 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体自立基板、並びに窒化物半導体下地基板の製造方法
JPH1126383A (ja) 窒化物半導体の結晶成長方法
JP2004107114A (ja) Iii族窒化物系化合物半導体基板の製造方法
JP4852795B2 (ja) 化合物半導体の製造方法
JP2006310850A (ja) 窒化ガリウム系半導体の製造方法
US11011374B2 (en) Group III nitride semiconductor substrate and method for manufacturing group III nitride semiconductor substrate
JP3975700B2 (ja) 化合物半導体の製造方法
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
JP2005064336A (ja) Iii族窒化物系化合物半導体基板の製造方法
JP2000340509A (ja) GaN基板およびその製造方法
JPH10126009A (ja) 半導体結晶成長方法
JPH08264455A (ja) 半導体装置及びその製造方法
JP2003224072A (ja) 半導体構造物およびその製造方法
JP3946448B2 (ja) 窒化物半導体基板の製造方法
EP4589057A1 (en) Single crystal silicon substrate equipped with nitride semiconductor layer, and method for manufacturing single crystal silicon substrate equipped with nitride semiconductor layer
KR101094409B1 (ko) 질화갈륨 단결정 후막의 제조 방법
KR102812571B1 (ko) GaN 기판의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050816