JPH10163322A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH10163322A JPH10163322A JP32150496A JP32150496A JPH10163322A JP H10163322 A JPH10163322 A JP H10163322A JP 32150496 A JP32150496 A JP 32150496A JP 32150496 A JP32150496 A JP 32150496A JP H10163322 A JPH10163322 A JP H10163322A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- film
- silicon
- contact hole
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 シリコン膜とシリコン基板の接触面積の抑制
により、接合容量及びリーク電流が低減でき、パンチス
ルー耐性の劣化を防止できる半導体装置を得る。 【解決手段】 この半導体装置は、シリコン基板１上に
形成されたコンタクトホール４を有する層間ＴＥＯＳ
（Ｔｅｔｒａ−Ｅｔｈｙｌｅ−Ｏｒｔｈｏ Ｓｉｌｉｃ
ａｔｅ）酸化膜３と、シリコン基板１表面のコンタクト
ホール４開口部の一部に形成されたケイ素炭化物からな
る膜６ａと、コンタクトホール４内部に形成され、シリ
コン基板１との接触面１ａを有するリンドープト多結晶
シリコン膜８とを備え、シリコン基板１表面において、
接触面１ａがケイ素炭化物からなる膜６ａにより囲まれ
ている。そのため、リンドープト多結晶シリコン膜８か
らシリコン基板１へのリンの拡散により形成されるＮ+
拡散領域９と、シリコン基板１に形成されているＰ型ウ
ェル１２との接合面９ａの面積を減らすことができる。
により、接合容量及びリーク電流が低減でき、パンチス
ルー耐性の劣化を防止できる半導体装置を得る。 【解決手段】 この半導体装置は、シリコン基板１上に
形成されたコンタクトホール４を有する層間ＴＥＯＳ
（Ｔｅｔｒａ−Ｅｔｈｙｌｅ−Ｏｒｔｈｏ Ｓｉｌｉｃ
ａｔｅ）酸化膜３と、シリコン基板１表面のコンタクト
ホール４開口部の一部に形成されたケイ素炭化物からな
る膜６ａと、コンタクトホール４内部に形成され、シリ
コン基板１との接触面１ａを有するリンドープト多結晶
シリコン膜８とを備え、シリコン基板１表面において、
接触面１ａがケイ素炭化物からなる膜６ａにより囲まれ
ている。そのため、リンドープト多結晶シリコン膜８か
らシリコン基板１へのリンの拡散により形成されるＮ+
拡散領域９と、シリコン基板１に形成されているＰ型ウ
ェル１２との接合面９ａの面積を減らすことができる。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置及びそ
の製造方法に関するものであり、より特定的には、シリ
コン基板と例えば配線等の電気的素子との接合面に関す
るものである。
の製造方法に関するものであり、より特定的には、シリ
コン基板と例えば配線等の電気的素子との接合面に関す
るものである。
【０００２】
【従来の技術】以下に、従来の半導体装置の構造を図１
５に基づいて説明する。ここで、図１５は従来の半導体
装置の構造を示す要部断面図である。図１５において、
１は表面の一部に凹部１ｃを有するシリコン基板、２は
このシリコン基板１上に形成された、Ｎチャネル電界効
果型ＭＯＳトランジスタのゲート電極、３はシリコン基
板１上に形成された層間ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈ
ｙｌｅ−Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）酸化膜、４は
シリコン基板１の凹部１ｃを含む表面に開口する、層間
ＴＥＯＳ酸化膜３に形成されたコンタクトホール、５は
上記電界効果型ＭＯＳトランジスタのＮ型のソース・ド
レイン領域である。
５に基づいて説明する。ここで、図１５は従来の半導体
装置の構造を示す要部断面図である。図１５において、
１は表面の一部に凹部１ｃを有するシリコン基板、２は
このシリコン基板１上に形成された、Ｎチャネル電界効
果型ＭＯＳトランジスタのゲート電極、３はシリコン基
板１上に形成された層間ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈ
ｙｌｅ−Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）酸化膜、４は
シリコン基板１の凹部１ｃを含む表面に開口する、層間
ＴＥＯＳ酸化膜３に形成されたコンタクトホール、５は
上記電界効果型ＭＯＳトランジスタのＮ型のソース・ド
レイン領域である。
【０００３】又、７ａはコンタクトホール４の内部に形
成され、当該コンタクトホール４の側面に沿った筒形状
の側壁ＴＥＯＳ酸化膜、８はコンタクトホール４の内部
に形成され、シリコン基板１と接触面１ａにおいて接触
するリンドープト多結晶シリコン膜、９はリンドープト
多結晶シリコン膜８からシリコン基板１へのリンの拡散
により形成されたＮ+拡散領域、９ａはこのＮ+拡散領域
９とシリコン基板１に形成されているＰ型ウェル１２と
の接合面、１３はリンドープト多結晶シリコン膜８上に
形成された、配線等の上層に形成される電気的素子とリ
ンドープト多結晶シリコン膜８との絶縁を図るための、
ＴＥＯＳ酸化膜からなる上層ＴＥＯＳ層間膜である。
成され、当該コンタクトホール４の側面に沿った筒形状
の側壁ＴＥＯＳ酸化膜、８はコンタクトホール４の内部
に形成され、シリコン基板１と接触面１ａにおいて接触
するリンドープト多結晶シリコン膜、９はリンドープト
多結晶シリコン膜８からシリコン基板１へのリンの拡散
により形成されたＮ+拡散領域、９ａはこのＮ+拡散領域
９とシリコン基板１に形成されているＰ型ウェル１２と
の接合面、１３はリンドープト多結晶シリコン膜８上に
形成された、配線等の上層に形成される電気的素子とリ
ンドープト多結晶シリコン膜８との絶縁を図るための、
ＴＥＯＳ酸化膜からなる上層ＴＥＯＳ層間膜である。
【０００４】又、ｘはシリコン基板凹部１ｃの本断面に
おける幅であり、ｙはシリコン基板１表面での、側壁Ｔ
ＥＯＳ酸化膜７ａの内側面の本断面における間隔であ
り、従来は、幅ｘの値に対して間隔ｙは約２〜３割大き
な値を示し、具体的には、例えば、幅ｘの値が約０．１
６μｍの場合に置いて、間隔ｙは０．２μｍ程度の値を
示していた。
おける幅であり、ｙはシリコン基板１表面での、側壁Ｔ
ＥＯＳ酸化膜７ａの内側面の本断面における間隔であ
り、従来は、幅ｘの値に対して間隔ｙは約２〜３割大き
な値を示し、具体的には、例えば、幅ｘの値が約０．１
６μｍの場合に置いて、間隔ｙは０．２μｍ程度の値を
示していた。
【０００５】又、ここで、上記のような構造を有する従
来の半導体装置の製造方法を、以下に、図１６〜図２１
に基づいて説明する。ここで、図１６〜図２１は従来の
半導体装置の製造方法を工程順に示す要部断面図であ
る。
来の半導体装置の製造方法を、以下に、図１６〜図２１
に基づいて説明する。ここで、図１６〜図２１は従来の
半導体装置の製造方法を工程順に示す要部断面図であ
る。
【０００６】まず、図１６に示すように、例えばボロン
等のイオン注入によりＰ型ウェル１２が形成されてお
り、このＰ型ウェル１２上に、ゲート酸化膜を介してＮ
チャネル電界効果型ＭＯＳトランジスタのゲート電極２
が形成されており、さらに、例えばリン等のイオン注入
により、上記ＭＯＳトランジスタのＮ型ソース・ドレイ
ン領域５がＰ型ウェル１２に囲まれて形成されているシ
リコン基板１上に、層間ＴＥＯＳ酸化膜３を形成する。
等のイオン注入によりＰ型ウェル１２が形成されてお
り、このＰ型ウェル１２上に、ゲート酸化膜を介してＮ
チャネル電界効果型ＭＯＳトランジスタのゲート電極２
が形成されており、さらに、例えばリン等のイオン注入
により、上記ＭＯＳトランジスタのＮ型ソース・ドレイ
ン領域５がＰ型ウェル１２に囲まれて形成されているシ
リコン基板１上に、層間ＴＥＯＳ酸化膜３を形成する。
【０００７】次に、図１７に示すように、写真製版技術
を用いて、層間ＴＥＯＳ酸化膜３の所望の位置に、例え
ばＣＦ4系又はＣＨＦ3系のガス系を用いて、電子サイク
ロトロン共鳴型反応性イオンエッチング（ＥＣＲ−ＲＩ
Ｅ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏ
ｎａｎｃｅ−Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎ
ｇ）法により、シリコン基板１表面に開口するコンタク
トホール４を形成する。
を用いて、層間ＴＥＯＳ酸化膜３の所望の位置に、例え
ばＣＦ4系又はＣＨＦ3系のガス系を用いて、電子サイク
ロトロン共鳴型反応性イオンエッチング（ＥＣＲ−ＲＩ
Ｅ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏ
ｎａｎｃｅ−Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎ
ｇ）法により、シリコン基板１表面に開口するコンタク
トホール４を形成する。
【０００８】次に、図１８に示すように、ＣＶＤ法を用
いて、コンタクトホール４の内部を含むシリコン基板１
上にＴＥＯＳ酸化膜７を堆積する。
いて、コンタクトホール４の内部を含むシリコン基板１
上にＴＥＯＳ酸化膜７を堆積する。
【０００９】次に、図１９に示すように、ＴＥＯＳ酸化
膜７を異方性エッチングすることにより、シリコン基板
１表面を露出させるとともに、側壁ＴＥＯＳ酸化膜７ａ
をコンタクトホール４の側面に形成する。
膜７を異方性エッチングすることにより、シリコン基板
１表面を露出させるとともに、側壁ＴＥＯＳ酸化膜７ａ
をコンタクトホール４の側面に形成する。
【００１０】ここで、露出したシリコン基板１表面には
オーバーエッチによる凹部１ｃが形成されている。この
とき、シリコン基板凹部１ｃの本断面における幅ｘは、
シリコン基板１表面での、側壁ＴＥＯＳ酸化膜７ａの内
側面の本断面における間隔と一致している。
オーバーエッチによる凹部１ｃが形成されている。この
とき、シリコン基板凹部１ｃの本断面における幅ｘは、
シリコン基板１表面での、側壁ＴＥＯＳ酸化膜７ａの内
側面の本断面における間隔と一致している。
【００１１】又、ここで、上記側壁ＴＥＯＳ酸化膜７ａ
は、ゲート電極２と後の工程において形成されるリンド
ープト多結晶シリコン膜８とのショートを防止するため
に形成するものである。
は、ゲート電極２と後の工程において形成されるリンド
ープト多結晶シリコン膜８とのショートを防止するため
に形成するものである。
【００１２】又、このとき、露出したシリコン基板１表
面には自然酸化膜１１が形成されており、この自然酸化
膜１１は絶縁物であるので、後の工程において形成され
るリンドープト多結晶シリコン膜８とシリコン基板１と
の電気的接続を図るためには除去の必要がある。
面には自然酸化膜１１が形成されており、この自然酸化
膜１１は絶縁物であるので、後の工程において形成され
るリンドープト多結晶シリコン膜８とシリコン基板１と
の電気的接続を図るためには除去の必要がある。
【００１３】そこで、図２０に示すように、リンドープ
ト多結晶シリコン膜８を形成する直前に、フッ酸を用い
たウェットエッチにより自然酸化膜１１を除去する。こ
のフッ酸を用いたウェットエッチングは、等方性のエッ
チングであるため、側壁ＴＥＯＳ酸化膜７ａも同時にエ
ッチングされてしまい、シリコン基板１表面での、側壁
ＴＥＯＳ酸化膜７ａの内側面の本断面における間隔ｙ
は、シリコン基板凹部１ｃの本断面における幅ｘよりも
広くなる。
ト多結晶シリコン膜８を形成する直前に、フッ酸を用い
たウェットエッチにより自然酸化膜１１を除去する。こ
のフッ酸を用いたウェットエッチングは、等方性のエッ
チングであるため、側壁ＴＥＯＳ酸化膜７ａも同時にエ
ッチングされてしまい、シリコン基板１表面での、側壁
ＴＥＯＳ酸化膜７ａの内側面の本断面における間隔ｙ
は、シリコン基板凹部１ｃの本断面における幅ｘよりも
広くなる。
【００１４】次に、図２１に示すように、自然酸化膜１
１の除去後、直ちに、コンタクトホール４内部を含むシ
リコン基板１上に、自然酸化膜１１が除去されたシリコ
ン基板１の露出面１ａに接するように、リンドープト多
結晶シリコン膜８を堆積する。
１の除去後、直ちに、コンタクトホール４内部を含むシ
リコン基板１上に、自然酸化膜１１が除去されたシリコ
ン基板１の露出面１ａに接するように、リンドープト多
結晶シリコン膜８を堆積する。
【００１５】その後、写真製版技術を用いて、リンドー
プト多結晶シリコン膜８を所望の形状に加工し、この加
工されたリンドープト多結晶シリコン膜８上を含むシリ
コン基板１上に、ＣＶＤ法を用いてＴＥＯＳ酸化膜から
なる上層ＴＥＯＳ層間膜１３を堆積する。
プト多結晶シリコン膜８を所望の形状に加工し、この加
工されたリンドープト多結晶シリコン膜８上を含むシリ
コン基板１上に、ＣＶＤ法を用いてＴＥＯＳ酸化膜から
なる上層ＴＥＯＳ層間膜１３を堆積する。
【００１６】その次に、熱処理を施すことにより、上層
ＴＥＯＳ層間膜１３の表面をなだらかにして周辺回路と
メモリセル部における段差を緩和するとともに、上層に
形成されるアルミ配線等の金属配線を形成する前に施さ
れるウェットエッチングに対する耐性を向上させて、図
１５に示す半導体装置を得る。ここで、上記熱処理によ
り、リンドープト多結晶シリコン膜８からシリコン基板
１へリンが拡散し、シリコン基板１にＮ+拡散層９が形
成される。
ＴＥＯＳ層間膜１３の表面をなだらかにして周辺回路と
メモリセル部における段差を緩和するとともに、上層に
形成されるアルミ配線等の金属配線を形成する前に施さ
れるウェットエッチングに対する耐性を向上させて、図
１５に示す半導体装置を得る。ここで、上記熱処理によ
り、リンドープト多結晶シリコン膜８からシリコン基板
１へリンが拡散し、シリコン基板１にＮ+拡散層９が形
成される。
【００１７】
【発明が解決しようとする課題】上記のような従来の半
導体装置においては、上層ＴＥＯＳ層間膜１３に施され
る熱処理や、メモリセルのキャパシタを形成する際の誘
電膜（ＯＮ膜）の形成時における熱処理等の、リンドー
プト多結晶シリコン膜８の形成工程以後の熱処理によ
り、リンドープト多結晶シリコン膜８からシリコン基板
１へリンが拡散しＮ+拡散層９が形成されるが、図２０
に示されたフッ酸を用いた自然酸化膜１１のエッチング
工程において、後にリンドープト多結晶シリコン膜８と
シリコン基板１とが接することとなる接触面１ａが拡大
することとなるので、上記Ｎ+拡散層９も拡大してしま
う。
導体装置においては、上層ＴＥＯＳ層間膜１３に施され
る熱処理や、メモリセルのキャパシタを形成する際の誘
電膜（ＯＮ膜）の形成時における熱処理等の、リンドー
プト多結晶シリコン膜８の形成工程以後の熱処理によ
り、リンドープト多結晶シリコン膜８からシリコン基板
１へリンが拡散しＮ+拡散層９が形成されるが、図２０
に示されたフッ酸を用いた自然酸化膜１１のエッチング
工程において、後にリンドープト多結晶シリコン膜８と
シリコン基板１とが接することとなる接触面１ａが拡大
することとなるので、上記Ｎ+拡散層９も拡大してしま
う。
【００１８】そのため、Ｎ+拡散層９とＰ型ウェル１２
との接合面９ａであるＮ+／Ｐ接合界面の面積も増加
し、リンドープト多結晶シリコン膜８とシリコン基板１
との間の接合容量が増加し、又、リンドープト多結晶シ
リコン膜８とシリコン基板１との接合部分におけるリー
ク電流も増加してしまうという問題があった。
との接合面９ａであるＮ+／Ｐ接合界面の面積も増加
し、リンドープト多結晶シリコン膜８とシリコン基板１
との間の接合容量が増加し、又、リンドープト多結晶シ
リコン膜８とシリコン基板１との接合部分におけるリー
ク電流も増加してしまうという問題があった。
【００１９】又、シリコン基板１の主面に対し水平な方
向におけるリンの拡散により、電界効果型トランジスタ
のＮ型ソース・ドレイン領域５の一部としての役割を持
つこととなり、上記トランジスタのパンチスルー耐性の
劣化を引き起こすという問題もあった。
向におけるリンの拡散により、電界効果型トランジスタ
のＮ型ソース・ドレイン領域５の一部としての役割を持
つこととなり、上記トランジスタのパンチスルー耐性の
劣化を引き起こすという問題もあった。
【００２０】本発明は以上のような問題点に鑑みてなさ
れたもので、シリコン膜とシリコン基板との接触面積が
小さく抑えられ、シリコン膜からシリコン基板への不純
物の拡散により形成される拡散領域と、シリコン基板の
主面に形成されている異導電型の不純物領域との接合
（ＰＮ接合）面積を減らすことができ、それにより、シ
リコン膜とシリコン基板との間の接合容量を低減できる
とともに、シリコン膜とシリコン基板との接合部分にお
けるリーク電流をも低減できる半導体装置を得ることを
目的とする。
れたもので、シリコン膜とシリコン基板との接触面積が
小さく抑えられ、シリコン膜からシリコン基板への不純
物の拡散により形成される拡散領域と、シリコン基板の
主面に形成されている異導電型の不純物領域との接合
（ＰＮ接合）面積を減らすことができ、それにより、シ
リコン膜とシリコン基板との間の接合容量を低減できる
とともに、シリコン膜とシリコン基板との接合部分にお
けるリーク電流をも低減できる半導体装置を得ることを
目的とする。
【００２１】又、シリコン基板の主面に対し水平な方向
におけるシリコン膜からの不純物の拡散が抑制され、そ
のため、シリコン膜からシリコン基板への不純物の拡散
により形成される拡散領域が、電界効果型トランジスタ
のソース・ドレイン領域の一部として用いられる場合に
おいて、上記トランジスタのパンチスルー耐性の劣化を
防止することが可能な半導体装置を得ることを目的とす
る。
におけるシリコン膜からの不純物の拡散が抑制され、そ
のため、シリコン膜からシリコン基板への不純物の拡散
により形成される拡散領域が、電界効果型トランジスタ
のソース・ドレイン領域の一部として用いられる場合に
おいて、上記トランジスタのパンチスルー耐性の劣化を
防止することが可能な半導体装置を得ることを目的とす
る。
【００２２】さらに、半導体装置の製造時において、そ
の工程数を増加する必要のない半導体装置を得ることを
目的とする。
の工程数を増加する必要のない半導体装置を得ることを
目的とする。
【００２３】
【課題を解決するための手段】この発明に係る半導体装
置は、シリコン基板上に形成され、上記シリコン基板表
面に開口するコンタクトホールを有する層間絶縁膜と、
上記シリコン基板表面の上記コンタクトホールが開口す
る部分の一部に形成された、フッ酸に対するエッチング
耐性を有する不純物拡散防止膜と、上記コンタクトホー
ル内部に形成され、上記シリコン基板表面の上記不純物
拡散防止膜が形成されていない部分において上記シリコ
ン基板との接触面を有する、不純物を含有したシリコン
膜とを備え、上記シリコン基板表面において、上記シリ
コン膜と上記シリコン基板との接触面は、上記不純物拡
散防止膜により囲まれていることを特徴とするものであ
る。
置は、シリコン基板上に形成され、上記シリコン基板表
面に開口するコンタクトホールを有する層間絶縁膜と、
上記シリコン基板表面の上記コンタクトホールが開口す
る部分の一部に形成された、フッ酸に対するエッチング
耐性を有する不純物拡散防止膜と、上記コンタクトホー
ル内部に形成され、上記シリコン基板表面の上記不純物
拡散防止膜が形成されていない部分において上記シリコ
ン基板との接触面を有する、不純物を含有したシリコン
膜とを備え、上記シリコン基板表面において、上記シリ
コン膜と上記シリコン基板との接触面は、上記不純物拡
散防止膜により囲まれていることを特徴とするものであ
る。
【００２４】又、上記不純物拡散防止膜はケイ素炭化物
からなることを特徴とするものである。
からなることを特徴とするものである。
【００２５】又、シリコン基板上に形成され、上記シリ
コン基板表面に開口するコンタクトホールを有する層間
絶縁膜と、上記コンタクトホール内部に形成され、上記
シリコン基板表面の上記コンタクトホールが開口する部
分の一部に当該シリコン基板との接触面を有するととも
に、フッ酸に対するエッチング耐性を有する不純物拡散
防止膜と、上記コンタクトホール内部に形成され、上記
シリコン基板表面の上記コンタクトホールが開口する部
分の一部に当該シリコン基板との接触面を有する、不純
物を含有したシリコン膜とを備え、上記シリコン基板表
面において、上記シリコン膜と上記シリコン基板との接
触面は、上記不純物拡散防止膜と上記シリコン基板との
接触面により囲まれていることを特徴とするものであ
る。
コン基板表面に開口するコンタクトホールを有する層間
絶縁膜と、上記コンタクトホール内部に形成され、上記
シリコン基板表面の上記コンタクトホールが開口する部
分の一部に当該シリコン基板との接触面を有するととも
に、フッ酸に対するエッチング耐性を有する不純物拡散
防止膜と、上記コンタクトホール内部に形成され、上記
シリコン基板表面の上記コンタクトホールが開口する部
分の一部に当該シリコン基板との接触面を有する、不純
物を含有したシリコン膜とを備え、上記シリコン基板表
面において、上記シリコン膜と上記シリコン基板との接
触面は、上記不純物拡散防止膜と上記シリコン基板との
接触面により囲まれていることを特徴とするものであ
る。
【００２６】又、上記不純物拡散防止膜はシリコン窒化
膜であることを特徴とするものである。
膜であることを特徴とするものである。
【００２７】又、上記コンタクトホールの内部の不純物
拡散防止膜上に、上記コンタクトホールに沿った筒形の
シリコン酸化膜を備え、この筒形のシリコン酸化膜の内
壁に接してシリコン膜が形成されていることを特徴とす
るものである。
拡散防止膜上に、上記コンタクトホールに沿った筒形の
シリコン酸化膜を備え、この筒形のシリコン酸化膜の内
壁に接してシリコン膜が形成されていることを特徴とす
るものである。
【００２８】この発明に係る半導体装置の製造方法は、
シリコン基板上に層間絶縁膜を形成する工程と、炭素の
比率が高いガス系を用いた異方性ドライエッチングによ
り、上記層間絶縁膜に上記シリコン基板表面に開口する
コンタクトホールを形成するとともに、上記コンタクト
ホールが開口するシリコン基板表面にフッ酸に対するエ
ッチング耐性を有する不純物拡散防止膜を形成する工程
と、上記コンタクトホールの内部を含む上記シリコン基
板上にシリコン酸化膜を堆積する工程と、異方性ドライ
エッチングにより、上記シリコン酸化膜及び上記不純物
拡散防止膜を除去して、上記シリコン基板の上記不純物
拡散防止膜が形成されていない部分を露出させる工程
と、上記露出したシリコン基板表面をフッ酸を用いてエ
ッチングする工程と、上記コンタクトホールの内部に、
不純物を含有するシリコン膜を上記露出したシリコン基
板と接するように形成する工程とを含むものである。
シリコン基板上に層間絶縁膜を形成する工程と、炭素の
比率が高いガス系を用いた異方性ドライエッチングによ
り、上記層間絶縁膜に上記シリコン基板表面に開口する
コンタクトホールを形成するとともに、上記コンタクト
ホールが開口するシリコン基板表面にフッ酸に対するエ
ッチング耐性を有する不純物拡散防止膜を形成する工程
と、上記コンタクトホールの内部を含む上記シリコン基
板上にシリコン酸化膜を堆積する工程と、異方性ドライ
エッチングにより、上記シリコン酸化膜及び上記不純物
拡散防止膜を除去して、上記シリコン基板の上記不純物
拡散防止膜が形成されていない部分を露出させる工程
と、上記露出したシリコン基板表面をフッ酸を用いてエ
ッチングする工程と、上記コンタクトホールの内部に、
不純物を含有するシリコン膜を上記露出したシリコン基
板と接するように形成する工程とを含むものである。
【００２９】又、上記不純物拡散防止膜はケイ素炭化物
からなることを特徴とするものである。
からなることを特徴とするものである。
【００３０】又、シリコン基板上に層間絶縁膜を形成す
る工程と、上記層間絶縁膜に上記シリコン基板表面に開
口するコンタクトホールを形成する工程と、上記コンタ
クトホールの内部を含む上記シリコン基板上にフッ酸に
対するエッチング耐性を有する不純物拡散防止膜を堆積
する工程と、上記コンタクトホールの内部を含む上記不
純物拡散防止膜上にシリコン酸化膜を堆積する工程と、
異方性ドライエッチングにより、上記シリコン酸化膜及
び上記不純物拡散防止膜を除去して上記シリコン基板表
面を露出させる工程と、上記露出したシリコン基板表面
をフッ酸を用いてエッチングする工程と、上記コンタク
トホールの内部に、不純物を含有するシリコン膜を上記
露出したシリコン基板と接するように形成する工程とを
含むものである。
る工程と、上記層間絶縁膜に上記シリコン基板表面に開
口するコンタクトホールを形成する工程と、上記コンタ
クトホールの内部を含む上記シリコン基板上にフッ酸に
対するエッチング耐性を有する不純物拡散防止膜を堆積
する工程と、上記コンタクトホールの内部を含む上記不
純物拡散防止膜上にシリコン酸化膜を堆積する工程と、
異方性ドライエッチングにより、上記シリコン酸化膜及
び上記不純物拡散防止膜を除去して上記シリコン基板表
面を露出させる工程と、上記露出したシリコン基板表面
をフッ酸を用いてエッチングする工程と、上記コンタク
トホールの内部に、不純物を含有するシリコン膜を上記
露出したシリコン基板と接するように形成する工程とを
含むものである。
【００３１】又、上記不純物拡散防止膜はシリコン窒化
膜であることを特徴とするものである。
膜であることを特徴とするものである。
【００３２】
実施の形態１．以下に、この発明の実施の形態１つい
て、図１〜図７に基づき説明する。まず、この発明の実
施の形態１における半導体装置の構造を図１に基づいて
説明する。ここで、図１はこの発明の実施の形態１にお
ける半導体装置の構造を示す要部断面図である。
て、図１〜図７に基づき説明する。まず、この発明の実
施の形態１における半導体装置の構造を図１に基づいて
説明する。ここで、図１はこの発明の実施の形態１にお
ける半導体装置の構造を示す要部断面図である。
【００３３】図１において、１は表面の一部に凹部１ｃ
を有するシリコン基板、２はこのシリコン基板１上に形
成された、Ｎチャネル電界効果型ＭＯＳトランジスタの
ゲート電極、３はシリコン基板１上に形成された層間Ｔ
ＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌｅ−Ｏｒｔｈｏ Ｓｉ
ｌｉｃａｔｅ）酸化膜、４はシリコン基板１の凹部１ｃ
を含む表面に開口する、層間ＴＥＯＳ酸化膜３に形成さ
れたコンタクトホール、５は上記電界効果型ＭＯＳトラ
ンジスタのＮ型のソース・ドレイン領域である。
を有するシリコン基板、２はこのシリコン基板１上に形
成された、Ｎチャネル電界効果型ＭＯＳトランジスタの
ゲート電極、３はシリコン基板１上に形成された層間Ｔ
ＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌｅ−Ｏｒｔｈｏ Ｓｉ
ｌｉｃａｔｅ）酸化膜、４はシリコン基板１の凹部１ｃ
を含む表面に開口する、層間ＴＥＯＳ酸化膜３に形成さ
れたコンタクトホール、５は上記電界効果型ＭＯＳトラ
ンジスタのＮ型のソース・ドレイン領域である。
【００３４】又、６ａはシリコン基板１表面のコンタク
トホール４が開口する部分の内、基板凹部１ｃ以外の部
分に形成された、フッ酸に対するエッチング耐性を有す
るリン拡散防止膜であり、本実施の形態１においては、
具体的には、膜厚５０〜１００Å程度のケイ素炭化物か
らなる膜を用いている。
トホール４が開口する部分の内、基板凹部１ｃ以外の部
分に形成された、フッ酸に対するエッチング耐性を有す
るリン拡散防止膜であり、本実施の形態１においては、
具体的には、膜厚５０〜１００Å程度のケイ素炭化物か
らなる膜を用いている。
【００３５】又、７ａはコンタクトホール４の内部に形
成され、当該コンタクトホール４の側面に沿った筒形状
の側壁ＴＥＯＳ酸化膜、８はコンタクトホール４の内部
に形成され、シリコン基板１表面の内の上記ケイ素炭化
物からなる膜６ａに囲まれた接触面１ａにおいて、シリ
コン基板１と接触するリンドープト多結晶シリコン膜、
９はリンドープト多結晶シリコン膜８からシリコン基板
１へのリンの拡散により形成されたＮ+拡散領域、９ａ
はこのＮ+拡散領域９とシリコン基板１に形成されてい
るＰ型ウェル１２との接合面、１３はリンドープト多結
晶シリコン膜８上に形成された、配線等の上層に形成さ
れる電気的素子とリンドープト多結晶シリコン膜８との
絶縁を図るための、ＴＥＯＳ酸化膜からなる上層ＴＥＯ
Ｓ層間膜である。
成され、当該コンタクトホール４の側面に沿った筒形状
の側壁ＴＥＯＳ酸化膜、８はコンタクトホール４の内部
に形成され、シリコン基板１表面の内の上記ケイ素炭化
物からなる膜６ａに囲まれた接触面１ａにおいて、シリ
コン基板１と接触するリンドープト多結晶シリコン膜、
９はリンドープト多結晶シリコン膜８からシリコン基板
１へのリンの拡散により形成されたＮ+拡散領域、９ａ
はこのＮ+拡散領域９とシリコン基板１に形成されてい
るＰ型ウェル１２との接合面、１３はリンドープト多結
晶シリコン膜８上に形成された、配線等の上層に形成さ
れる電気的素子とリンドープト多結晶シリコン膜８との
絶縁を図るための、ＴＥＯＳ酸化膜からなる上層ＴＥＯ
Ｓ層間膜である。
【００３６】次に、この発明の実施の形態１における半
導体装置の製造方法を図２〜図７に基づいて説明する。
ここで、図２〜図７はこの発明の実施の形態１における
半導体装置の製造方法を工程順に示す要部断面図であ
る。
導体装置の製造方法を図２〜図７に基づいて説明する。
ここで、図２〜図７はこの発明の実施の形態１における
半導体装置の製造方法を工程順に示す要部断面図であ
る。
【００３７】まず、図２に示すように、例えばボロン等
のイオン注入によりＰ型ウェル１２が形成されており、
このＰ型ウェル１２上に、ゲート酸化膜を介してＮチャ
ネル電界効果型ＭＯＳトランジスタのゲート電極２が形
成されており、さらに、例えばリン等のイオン注入によ
り、上記ＭＯＳトランジスタのＮ型ソース・ドレイン領
域５がＰ型ウェル１２に囲まれて形成されているシリコ
ン基板１上に、層間ＴＥＯＳ酸化膜３を形成する。
のイオン注入によりＰ型ウェル１２が形成されており、
このＰ型ウェル１２上に、ゲート酸化膜を介してＮチャ
ネル電界効果型ＭＯＳトランジスタのゲート電極２が形
成されており、さらに、例えばリン等のイオン注入によ
り、上記ＭＯＳトランジスタのＮ型ソース・ドレイン領
域５がＰ型ウェル１２に囲まれて形成されているシリコ
ン基板１上に、層間ＴＥＯＳ酸化膜３を形成する。
【００３８】次に、図３に示すように、写真製版技術を
用いて、層間ＴＥＯＳ酸化膜３の所望の位置に、炭素の
比率の高いガス系、具体的には、例えばＣ4Ｆ8系を用い
た、電子サイクロトロン共鳴型反応性イオンエッチング
（ＥＣＲ−ＲＩＥ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒ
ｏｎ Ｒｅｓｏｎａｎｃｅ−Ｒｅａｃｔｉｖｅ Ｉｏｎ
Ｅｔｃｈｉｎｇ）法により、シリコン基板１表面に開
口するコンタクトホール４を形成する。
用いて、層間ＴＥＯＳ酸化膜３の所望の位置に、炭素の
比率の高いガス系、具体的には、例えばＣ4Ｆ8系を用い
た、電子サイクロトロン共鳴型反応性イオンエッチング
（ＥＣＲ−ＲＩＥ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒ
ｏｎ Ｒｅｓｏｎａｎｃｅ−Ｒｅａｃｔｉｖｅ Ｉｏｎ
Ｅｔｃｈｉｎｇ）法により、シリコン基板１表面に開
口するコンタクトホール４を形成する。
【００３９】このとき、従来では、ＣＦ4系又はＣＨＦ3
系のガス系を用いているのに対し、本実施の形態１にお
いては、炭素の比率の高いＣ4Ｆ8系を用いているので、
シリコン基板１表面のコンタクトホール４が開口する部
分に、膜厚５０〜１００Å程度のケイ素炭化物からなる
膜６が形成される。このケイ素炭化物からなる膜６はフ
ッ酸に対するエッチング耐性を有するとともに、後の工
程のおいて形成されるリンドープト多結晶シリコン膜８
からシリコン基板１へのリンの拡散を防止できるという
特徴を有する膜である。
系のガス系を用いているのに対し、本実施の形態１にお
いては、炭素の比率の高いＣ4Ｆ8系を用いているので、
シリコン基板１表面のコンタクトホール４が開口する部
分に、膜厚５０〜１００Å程度のケイ素炭化物からなる
膜６が形成される。このケイ素炭化物からなる膜６はフ
ッ酸に対するエッチング耐性を有するとともに、後の工
程のおいて形成されるリンドープト多結晶シリコン膜８
からシリコン基板１へのリンの拡散を防止できるという
特徴を有する膜である。
【００４０】次に、図４に示すように、ＣＶＤ法を用い
て、コンタクトホール４の内部を含むシリコン基板１上
にＴＥＯＳ酸化膜７を堆積する。
て、コンタクトホール４の内部を含むシリコン基板１上
にＴＥＯＳ酸化膜７を堆積する。
【００４１】次に、図５に示すように、ＴＥＯＳ酸化膜
７及びケイ素炭化物からなる膜６を異方性ドライエッチ
ングすることにより、シリコン基板１の上記ケイ素炭化
物からなる膜６が形成されていない部分を露出させると
ともに、側壁ＴＥＯＳ酸化膜７ａをコンタクトホール４
の側面に形成する。
７及びケイ素炭化物からなる膜６を異方性ドライエッチ
ングすることにより、シリコン基板１の上記ケイ素炭化
物からなる膜６が形成されていない部分を露出させると
ともに、側壁ＴＥＯＳ酸化膜７ａをコンタクトホール４
の側面に形成する。
【００４２】ここで、露出したシリコン基板１表面に
は、オーバーエッチによる凹部１ｃが形成されるととも
に、この凹部１ｃを囲むエッチングされたケイ素炭化物
からなる膜６ａが形成される。このとき、シリコン基板
凹部１ｃの本断面における幅ｘ1は、シリコン基板１表
面での、側壁ＴＥＯＳ酸化膜７ａの内側面の本断面にお
ける間隔と一致している。
は、オーバーエッチによる凹部１ｃが形成されるととも
に、この凹部１ｃを囲むエッチングされたケイ素炭化物
からなる膜６ａが形成される。このとき、シリコン基板
凹部１ｃの本断面における幅ｘ1は、シリコン基板１表
面での、側壁ＴＥＯＳ酸化膜７ａの内側面の本断面にお
ける間隔と一致している。
【００４３】又、ここで、上記側壁ＴＥＯＳ酸化膜７ａ
は、ゲート電極２と後の工程において形成されるリンド
ープト多結晶シリコン膜８とのショートを防止するため
に形成するものである。
は、ゲート電極２と後の工程において形成されるリンド
ープト多結晶シリコン膜８とのショートを防止するため
に形成するものである。
【００４４】又、このとき、露出したシリコン基板１表
面には自然酸化膜１１が形成されており、この自然酸化
膜１１は絶縁物であるので、後の工程において形成され
るリンドープト多結晶シリコン膜８とシリコン基板１と
の電気的接続を図るためには除去の必要がある。
面には自然酸化膜１１が形成されており、この自然酸化
膜１１は絶縁物であるので、後の工程において形成され
るリンドープト多結晶シリコン膜８とシリコン基板１と
の電気的接続を図るためには除去の必要がある。
【００４５】次に、図６に示すように、リンドープト多
結晶シリコン膜８を形成する直前に、フッ酸を用いたウ
ェットエッチにより自然酸化膜１１を除去する。ここ
で、このフッ酸を用いたウェットエッチングは等方性の
エッチングであるため、側壁ＴＥＯＳ酸化膜７ａも同時
にエッチングされてしまう。一方、ケイ素炭化物からな
る膜６ａはフッ酸に対するエッチング耐性を有するため
エッチングされずに残る。そのため、シリコン基板１表
面での、側壁ＴＥＯＳ酸化膜７ａの内側面の本断面にお
ける間隔ｙ1は、シリコン基板凹部１ｃの本断面におけ
る幅ｘ1よりも広くなる。
結晶シリコン膜８を形成する直前に、フッ酸を用いたウ
ェットエッチにより自然酸化膜１１を除去する。ここ
で、このフッ酸を用いたウェットエッチングは等方性の
エッチングであるため、側壁ＴＥＯＳ酸化膜７ａも同時
にエッチングされてしまう。一方、ケイ素炭化物からな
る膜６ａはフッ酸に対するエッチング耐性を有するため
エッチングされずに残る。そのため、シリコン基板１表
面での、側壁ＴＥＯＳ酸化膜７ａの内側面の本断面にお
ける間隔ｙ1は、シリコン基板凹部１ｃの本断面におけ
る幅ｘ1よりも広くなる。
【００４６】次に、図７に示すように、自然酸化膜１１
の除去後、直ちに、コンタクトホール４内部を含むシリ
コン基板１上に、自然酸化膜１１が除去されたシリコン
基板１の露出面１ａに接するように、リンドープト多結
晶シリコン膜８を堆積する。
の除去後、直ちに、コンタクトホール４内部を含むシリ
コン基板１上に、自然酸化膜１１が除去されたシリコン
基板１の露出面１ａに接するように、リンドープト多結
晶シリコン膜８を堆積する。
【００４７】その後、写真製版技術を用いて、リンドー
プト多結晶シリコン膜８を所望の形状に加工し、この加
工されたリンドープト多結晶シリコン膜８上を含むシリ
コン基板１上に、ＣＶＤ法を用いてＴＥＯＳ酸化膜から
なる上層ＴＥＯＳ層間膜１３を堆積する。
プト多結晶シリコン膜８を所望の形状に加工し、この加
工されたリンドープト多結晶シリコン膜８上を含むシリ
コン基板１上に、ＣＶＤ法を用いてＴＥＯＳ酸化膜から
なる上層ＴＥＯＳ層間膜１３を堆積する。
【００４８】その次に、熱処理を施すことにより、上層
ＴＥＯＳ層間膜１３の表面をなだらかにして周辺回路と
メモリセル部における段差を緩和するとともに、上層に
形成されるアルミ配線等の金属配線を形成する前に施さ
れるウェットエッチングに対する耐性を向上させて、図
１に示す半導体装置を得る。ここで、上記熱処理によ
り、リンドープト多結晶シリコン膜８からシリコン基板
１へリンが拡散し、シリコン基板１にＮ+拡散層９が形
成される。
ＴＥＯＳ層間膜１３の表面をなだらかにして周辺回路と
メモリセル部における段差を緩和するとともに、上層に
形成されるアルミ配線等の金属配線を形成する前に施さ
れるウェットエッチングに対する耐性を向上させて、図
１に示す半導体装置を得る。ここで、上記熱処理によ
り、リンドープト多結晶シリコン膜８からシリコン基板
１へリンが拡散し、シリコン基板１にＮ+拡散層９が形
成される。
【００４９】本実施の形態１においては、図６に示した
フッ酸によるウェットエッチング工程において、ケイ素
炭化物からなる膜６ａはフッ酸に対するエッチング耐性
を有するためエッチングされずに残る。そのため、リン
ドープト多結晶シリコン膜８からシリコン基板１へのリ
ンの拡散に寄与する、リンドープト多結晶シリコン膜８
とシリコン基板１との接触面１ａの面積は従来に比べ抑
制され、リンドープト多結晶シリコン膜８からシリコン
基板１へのリンの拡散により形成されるＮ+拡散領域９
の拡大を防止でき、Ｎ+拡散領域９とシリコン基板１に
形成されているＰ型ウェル１２との接合面９ａにおける
Ｎ+／Ｐ接合界面の面積を減らすことができる。
フッ酸によるウェットエッチング工程において、ケイ素
炭化物からなる膜６ａはフッ酸に対するエッチング耐性
を有するためエッチングされずに残る。そのため、リン
ドープト多結晶シリコン膜８からシリコン基板１へのリ
ンの拡散に寄与する、リンドープト多結晶シリコン膜８
とシリコン基板１との接触面１ａの面積は従来に比べ抑
制され、リンドープト多結晶シリコン膜８からシリコン
基板１へのリンの拡散により形成されるＮ+拡散領域９
の拡大を防止でき、Ｎ+拡散領域９とシリコン基板１に
形成されているＰ型ウェル１２との接合面９ａにおける
Ｎ+／Ｐ接合界面の面積を減らすことができる。
【００５０】したがって、この接合面９ａの面積の減少
により、リンドープト多結晶シリコン膜８とシリコン基
板１との間の接合容量を低減できるとともに、リンドー
プト多結晶シリコン膜８とシリコン基板１との接合部分
におけるリーク電流をも低減することができる。
により、リンドープト多結晶シリコン膜８とシリコン基
板１との間の接合容量を低減できるとともに、リンドー
プト多結晶シリコン膜８とシリコン基板１との接合部分
におけるリーク電流をも低減することができる。
【００５１】又、シリコン基板１に対し水平な方向にお
けるリンドープト多結晶シリコン膜８からの不純物の拡
散も抑制できるので、リンドープト多結晶シリコン膜８
からシリコン基板１への不純物の拡散により形成される
Ｎ+拡散領域９が、電界効果型トランジスタのＮ型ソー
ス・ドレイン領域５の一部として用いられた場合におい
ても、当該トランジスタのパンチスルー耐性の劣化を防
止することが可能となる。
けるリンドープト多結晶シリコン膜８からの不純物の拡
散も抑制できるので、リンドープト多結晶シリコン膜８
からシリコン基板１への不純物の拡散により形成される
Ｎ+拡散領域９が、電界効果型トランジスタのＮ型ソー
ス・ドレイン領域５の一部として用いられた場合におい
ても、当該トランジスタのパンチスルー耐性の劣化を防
止することが可能となる。
【００５２】さらに、本実施の形態１における半導体装
置の製造方法においては、従来に比し、その工程数を増
加する必要がないという利点もある。
置の製造方法においては、従来に比し、その工程数を増
加する必要がないという利点もある。
【００５３】なお、本発明の実施の形態１においては、
リンドープト多結晶シリコン膜８を用いているが、その
代わりに、リンドープト非晶質シリコン膜を用いても良
く、この場合においても上記と同様の効果を有する。
リンドープト多結晶シリコン膜８を用いているが、その
代わりに、リンドープト非晶質シリコン膜を用いても良
く、この場合においても上記と同様の効果を有する。
【００５４】実施の形態２．以下に、この発明の実施の
形態２ついて、図８〜図１４に基づき説明する。まず、
この発明の実施の形態２における半導体装置の構造を図
８に基づいて説明する。ここで、図８はこの発明の実施
の形態２における半導体装置の構造を示す要部断面図で
ある。
形態２ついて、図８〜図１４に基づき説明する。まず、
この発明の実施の形態２における半導体装置の構造を図
８に基づいて説明する。ここで、図８はこの発明の実施
の形態２における半導体装置の構造を示す要部断面図で
ある。
【００５５】図８において、１は表面の一部に凹部１ｃ
を有するシリコン基板、２はこのシリコン基板１上に形
成された、Ｎチャネル電界効果型ＭＯＳトランジスタの
ゲート電極、３はシリコン基板１上に形成された層間Ｔ
ＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌｅ−Ｏｒｔｈｏ Ｓｉ
ｌｉｃａｔｅ）酸化膜、４はシリコン基板１の凹部１ｃ
を含む表面に開口する、層間ＴＥＯＳ酸化膜３に形成さ
れたコンタクトホール、５は上記電界効果型ＭＯＳトラ
ンジスタのＮ型のソース・ドレイン領域である。
を有するシリコン基板、２はこのシリコン基板１上に形
成された、Ｎチャネル電界効果型ＭＯＳトランジスタの
ゲート電極、３はシリコン基板１上に形成された層間Ｔ
ＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌｅ−Ｏｒｔｈｏ Ｓｉ
ｌｉｃａｔｅ）酸化膜、４はシリコン基板１の凹部１ｃ
を含む表面に開口する、層間ＴＥＯＳ酸化膜３に形成さ
れたコンタクトホール、５は上記電界効果型ＭＯＳトラ
ンジスタのＮ型のソース・ドレイン領域である。
【００５６】又、７ａはコンタクトホール４の内部に形
成され、当該コンタクトホール４の側面に沿った筒形状
の側壁ＴＥＯＳ酸化膜、８はコンタクトホール４の内部
に形成され、シリコン基板１と接触面１ａにおいて接触
するリンドープト多結晶シリコン膜、９はリンドープト
多結晶シリコン膜８からシリコン基板１へのリンの拡散
により形成されたＮ+拡散領域、９ａはこのＮ+拡散領域
９とシリコン基板１に形成されているＰ型ウェル１２と
の接合面である。
成され、当該コンタクトホール４の側面に沿った筒形状
の側壁ＴＥＯＳ酸化膜、８はコンタクトホール４の内部
に形成され、シリコン基板１と接触面１ａにおいて接触
するリンドープト多結晶シリコン膜、９はリンドープト
多結晶シリコン膜８からシリコン基板１へのリンの拡散
により形成されたＮ+拡散領域、９ａはこのＮ+拡散領域
９とシリコン基板１に形成されているＰ型ウェル１２と
の接合面である。
【００５７】又、１０ａはコンタクトホール４の内部に
形成されており、コンタクトホール４の側面と側壁ＴＥ
ＯＳ酸化膜７ａの間に介在する筒形状の部分と、シリコ
ン基板１と接触面１ｂにおいて接触する部分とを有する
とともに、フッ酸に対するエッチング耐性を有するリン
拡散防止膜であり、本実施の形態１においては、具体的
には、膜厚約１００Åのシリコン窒化膜を用いている。
ここで、シリコン基板１表面において、リンドープト多
結晶シリコン膜８とシリコン基板１との接触面１ａは、
シリコン窒化膜１０ａとシリコン基板１との接触面１ｂ
により囲まれている。
形成されており、コンタクトホール４の側面と側壁ＴＥ
ＯＳ酸化膜７ａの間に介在する筒形状の部分と、シリコ
ン基板１と接触面１ｂにおいて接触する部分とを有する
とともに、フッ酸に対するエッチング耐性を有するリン
拡散防止膜であり、本実施の形態１においては、具体的
には、膜厚約１００Åのシリコン窒化膜を用いている。
ここで、シリコン基板１表面において、リンドープト多
結晶シリコン膜８とシリコン基板１との接触面１ａは、
シリコン窒化膜１０ａとシリコン基板１との接触面１ｂ
により囲まれている。
【００５８】又、１３はリンドープト多結晶シリコン膜
８上に形成された、配線等の上層に形成される電気的素
子とリンドープト多結晶シリコン膜８との絶縁を図るた
めの、ＴＥＯＳ酸化膜からなる上層ＴＥＯＳ層間膜であ
る。
８上に形成された、配線等の上層に形成される電気的素
子とリンドープト多結晶シリコン膜８との絶縁を図るた
めの、ＴＥＯＳ酸化膜からなる上層ＴＥＯＳ層間膜であ
る。
【００５９】次に、この発明の実施の形態２における半
導体装置の製造方法を図９〜図１４に基づいて説明す
る。ここで、図９〜図１４はこの発明の実施の形態２に
おける半導体装置の製造方法を工程順に示す要部断面図
である。
導体装置の製造方法を図９〜図１４に基づいて説明す
る。ここで、図９〜図１４はこの発明の実施の形態２に
おける半導体装置の製造方法を工程順に示す要部断面図
である。
【００６０】まず、図９に示すように、例えばボロン等
のイオン注入によりＰ型ウェル１２が形成されており、
このＰ型ウェル１２上に、ゲート酸化膜を介してＮチャ
ネル電界効果型ＭＯＳトランジスタのゲート電極２が形
成されており、さらに、例えばリン等のイオン注入によ
り、上記ＭＯＳトランジスタのＮ型ソース・ドレイン領
域５がＰ型ウェル１２に囲まれて形成されているシリコ
ン基板１上に、層間ＴＥＯＳ酸化膜３を形成する。
のイオン注入によりＰ型ウェル１２が形成されており、
このＰ型ウェル１２上に、ゲート酸化膜を介してＮチャ
ネル電界効果型ＭＯＳトランジスタのゲート電極２が形
成されており、さらに、例えばリン等のイオン注入によ
り、上記ＭＯＳトランジスタのＮ型ソース・ドレイン領
域５がＰ型ウェル１２に囲まれて形成されているシリコ
ン基板１上に、層間ＴＥＯＳ酸化膜３を形成する。
【００６１】次に、図１０に示すように、写真製版技術
を用いて、層間ＴＥＯＳ酸化膜３の所望の位置に、例え
ばＣＦ4系又はＣＨＦ3系のガス系を用いて、電子サイク
ロトロン共鳴型反応性イオンエッチング（ＥＣＲ−ＲＩ
Ｅ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏ
ｎａｎｃｅ−Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎ
ｇ）法により、シリコン基板１表面に開口するコンタク
トホール４を形成する。
を用いて、層間ＴＥＯＳ酸化膜３の所望の位置に、例え
ばＣＦ4系又はＣＨＦ3系のガス系を用いて、電子サイク
ロトロン共鳴型反応性イオンエッチング（ＥＣＲ−ＲＩ
Ｅ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏ
ｎａｎｃｅ−Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎ
ｇ）法により、シリコン基板１表面に開口するコンタク
トホール４を形成する。
【００６２】次に、図１１に示すように、ＣＶＤ法を用
いて、コンタクトホール４の内部を含むシリコン基板１
上に膜厚約１００Åのシリコン窒化膜１０を堆積する。
その後、ＣＶＤ法を用いて、コンタクトホール４の内部
を含むシリコン窒化膜１０上にＴＥＯＳ酸化膜７を堆積
する。
いて、コンタクトホール４の内部を含むシリコン基板１
上に膜厚約１００Åのシリコン窒化膜１０を堆積する。
その後、ＣＶＤ法を用いて、コンタクトホール４の内部
を含むシリコン窒化膜１０上にＴＥＯＳ酸化膜７を堆積
する。
【００６３】次に、図１２に示すように、ＴＥＯＳ酸化
膜７及びシリコン窒化膜１０を異方性ドライエッチング
することにより、シリコン基板１表面を露出させるとと
もに、側壁ＴＥＯＳ酸化膜７ａをコンタクトホール４の
側面にシリコン窒化膜１０ａを介して形成する。ここ
で、シリコン窒化膜１０ａは、先の工程において堆積さ
れたシリコン窒化膜１０が、この工程におけるエッチン
グにより、シリコン基板１と接している部分の一部が除
去されてできたものである。
膜７及びシリコン窒化膜１０を異方性ドライエッチング
することにより、シリコン基板１表面を露出させるとと
もに、側壁ＴＥＯＳ酸化膜７ａをコンタクトホール４の
側面にシリコン窒化膜１０ａを介して形成する。ここ
で、シリコン窒化膜１０ａは、先の工程において堆積さ
れたシリコン窒化膜１０が、この工程におけるエッチン
グにより、シリコン基板１と接している部分の一部が除
去されてできたものである。
【００６４】ここで、露出したシリコン基板１表面に
は、オーバーエッチによる凹部１ｃが形成される。この
とき、シリコン基板凹部１ｃの本断面における幅ｘ
2は、シリコン基板１表面での、側壁ＴＥＯＳ酸化膜７
ａの内側面の本断面における間隔と一致している。
は、オーバーエッチによる凹部１ｃが形成される。この
とき、シリコン基板凹部１ｃの本断面における幅ｘ
2は、シリコン基板１表面での、側壁ＴＥＯＳ酸化膜７
ａの内側面の本断面における間隔と一致している。
【００６５】又、ここで、上記側壁ＴＥＯＳ酸化膜７ａ
は、ゲート電極２と後の工程において形成されるリンド
ープト多結晶シリコン膜８とのショートを防止するため
に形成するものである。
は、ゲート電極２と後の工程において形成されるリンド
ープト多結晶シリコン膜８とのショートを防止するため
に形成するものである。
【００６６】又、このとき、露出したシリコン基板１表
面には自然酸化膜１１が形成されており、この自然酸化
膜１１は絶縁物であるので、後の工程において形成され
るリンドープト多結晶シリコン膜８とシリコン基板１と
の電気的接続を図るためには除去の必要がある。
面には自然酸化膜１１が形成されており、この自然酸化
膜１１は絶縁物であるので、後の工程において形成され
るリンドープト多結晶シリコン膜８とシリコン基板１と
の電気的接続を図るためには除去の必要がある。
【００６７】次に、図１３に示すように、リンドープト
多結晶シリコン膜８を形成する直前に、フッ酸を用いた
ウェットエッチにより自然酸化膜１１を除去する。ここ
で、このフッ酸を用いたウェットエッチングは等方性の
エッチングであるため、側壁ＴＥＯＳ酸化膜７ａも同時
にエッチングされてしまう。一方、シリコン窒化膜１０
ａはフッ酸に対するエッチング耐性を有するためエッチ
ングされずに残る。そのため、コンタクトホール４の底
における、側壁ＴＥＯＳ酸化膜７ａの内側面の本断面に
おける間隔ｙ2は、シリコン基板凹部１ｃの本断面にお
ける幅ｘ2よりも広くなる。
多結晶シリコン膜８を形成する直前に、フッ酸を用いた
ウェットエッチにより自然酸化膜１１を除去する。ここ
で、このフッ酸を用いたウェットエッチングは等方性の
エッチングであるため、側壁ＴＥＯＳ酸化膜７ａも同時
にエッチングされてしまう。一方、シリコン窒化膜１０
ａはフッ酸に対するエッチング耐性を有するためエッチ
ングされずに残る。そのため、コンタクトホール４の底
における、側壁ＴＥＯＳ酸化膜７ａの内側面の本断面に
おける間隔ｙ2は、シリコン基板凹部１ｃの本断面にお
ける幅ｘ2よりも広くなる。
【００６８】次に、図１４に示すように、自然酸化膜１
１の除去後、直ちに、コンタクトホール４内部を含むシ
リコン基板１上に、自然酸化膜１１が除去されたシリコ
ン基板１の露出面１ａに接するように、リンドープト多
結晶シリコン膜８を堆積する。
１の除去後、直ちに、コンタクトホール４内部を含むシ
リコン基板１上に、自然酸化膜１１が除去されたシリコ
ン基板１の露出面１ａに接するように、リンドープト多
結晶シリコン膜８を堆積する。
【００６９】その後、写真製版技術を用いて、リンドー
プト多結晶シリコン膜８を所望の形状に加工し、この加
工されたリンドープト多結晶シリコン膜８上を含むシリ
コン基板１上に、ＣＶＤ法を用いてＴＥＯＳ酸化膜から
なる上層ＴＥＯＳ層間膜１３を堆積する。
プト多結晶シリコン膜８を所望の形状に加工し、この加
工されたリンドープト多結晶シリコン膜８上を含むシリ
コン基板１上に、ＣＶＤ法を用いてＴＥＯＳ酸化膜から
なる上層ＴＥＯＳ層間膜１３を堆積する。
【００７０】その次に、熱処理を施すことにより、上層
ＴＥＯＳ層間膜１３の表面をなだらかにして周辺回路と
メモリセル部における段差を緩和するとともに、上層に
形成されるアルミ配線等の金属配線を形成する前に施さ
れるウェットエッチングに対する耐性を向上させて、図
８に示す半導体装置を得る。ここで、上記熱処理によ
り、リンドープト多結晶シリコン膜８からシリコン基板
１へリンが拡散し、シリコン基板１にＮ+拡散層９が形
成される。
ＴＥＯＳ層間膜１３の表面をなだらかにして周辺回路と
メモリセル部における段差を緩和するとともに、上層に
形成されるアルミ配線等の金属配線を形成する前に施さ
れるウェットエッチングに対する耐性を向上させて、図
８に示す半導体装置を得る。ここで、上記熱処理によ
り、リンドープト多結晶シリコン膜８からシリコン基板
１へリンが拡散し、シリコン基板１にＮ+拡散層９が形
成される。
【００７１】本実施の形態２においては、図１３に示し
たフッ酸によるウェットエッチング工程において、シリ
コン窒化膜１０ａはフッ酸に対するエッチング耐性を有
するためエッチングされずに残る。そのため、リンドー
プト多結晶シリコン膜８からシリコン基板１へのリンの
拡散に寄与する、リンドープト多結晶シリコン膜８とシ
リコン基板１との接触面１ａの面積は従来に比べ抑制さ
れ、リンドープト多結晶シリコン膜８からシリコン基板
１へのリンの拡散により形成されるＮ+拡散領域９の拡
大を防止でき、Ｎ+拡散領域９とシリコン基板１に形成
されているＰ型ウェル１２との接合面９ａにおけるＮ+
／Ｐ接合界面の面積を減らすことが可能となる。
たフッ酸によるウェットエッチング工程において、シリ
コン窒化膜１０ａはフッ酸に対するエッチング耐性を有
するためエッチングされずに残る。そのため、リンドー
プト多結晶シリコン膜８からシリコン基板１へのリンの
拡散に寄与する、リンドープト多結晶シリコン膜８とシ
リコン基板１との接触面１ａの面積は従来に比べ抑制さ
れ、リンドープト多結晶シリコン膜８からシリコン基板
１へのリンの拡散により形成されるＮ+拡散領域９の拡
大を防止でき、Ｎ+拡散領域９とシリコン基板１に形成
されているＰ型ウェル１２との接合面９ａにおけるＮ+
／Ｐ接合界面の面積を減らすことが可能となる。
【００７２】したがって、この接合面９ａの面積の減少
により、リンドープト多結晶シリコン膜８とシリコン基
板１との間の接合容量を低減できるとともに、リンドー
プト多結晶シリコン膜８とシリコン基板１との接合部分
におけるリーク電流をも低減することができる。
により、リンドープト多結晶シリコン膜８とシリコン基
板１との間の接合容量を低減できるとともに、リンドー
プト多結晶シリコン膜８とシリコン基板１との接合部分
におけるリーク電流をも低減することができる。
【００７３】又、シリコン基板１に対し水平な方向にお
けるリンドープト多結晶シリコン膜８からの不純物の拡
散も抑制できるので、リンドープト多結晶シリコン膜８
からシリコン基板１への不純物の拡散により形成される
Ｎ+拡散領域９が、電界効果型トランジスタのＮ型ソー
ス・ドレイン領域５の一部として用いられた場合におい
ても、当該トランジスタのパンチスルー耐性の劣化を防
止することが可能となる。
けるリンドープト多結晶シリコン膜８からの不純物の拡
散も抑制できるので、リンドープト多結晶シリコン膜８
からシリコン基板１への不純物の拡散により形成される
Ｎ+拡散領域９が、電界効果型トランジスタのＮ型ソー
ス・ドレイン領域５の一部として用いられた場合におい
ても、当該トランジスタのパンチスルー耐性の劣化を防
止することが可能となる。
【００７４】なお、本発明の実施の形態２においては、
リンドープト多結晶シリコン膜８を用いているが、その
代わりに、リンドープト非晶質シリコン膜を用いても良
く、この場合においても上記と同様の効果を有する。
リンドープト多結晶シリコン膜８を用いているが、その
代わりに、リンドープト非晶質シリコン膜を用いても良
く、この場合においても上記と同様の効果を有する。
【００７５】
【発明の効果】この発明に係る半導体装置は、シリコン
基板上に形成され、上記シリコン基板表面に開口するコ
ンタクトホールを有する層間絶縁膜と、上記シリコン基
板表面の上記コンタクトホールが開口する部分の一部に
形成された、フッ酸に対するエッチング耐性を有する不
純物拡散防止膜と、上記コンタクトホール内部に形成さ
れ、上記シリコン基板表面の上記不純物拡散防止膜が形
成されていない部分において上記シリコン基板との接触
面を有する、不純物を含有したシリコン膜とを備え、上
記シリコン基板表面において、上記シリコン膜と上記シ
リコン基板との接触面は、上記不純物拡散防止膜により
囲まれていることを特徴とするので、上記シリコン膜と
上記シリコン基板との接触面積を小さく抑えることがで
き、そのため、上記シリコン膜から上記シリコン基板へ
の不純物の拡散により形成される拡散領域と、シリコン
基板の主面に形成されている異導電型の不純物領域との
接合（ＰＮ接合）面積を減らすことができ、したがっ
て、上記シリコン膜と上記シリコン基板との間の接合容
量を低減できるとともに、上記シリコン膜と上記シリコ
ン基板との接合部分におけるリーク電流をも低減でき
る。加えて、上記シリコン基板の主面に対し水平な方向
における上記シリコン膜からの不純物の拡散も抑制でき
るので、上記シリコン膜から上記シリコン基板への不純
物の拡散により形成される拡散領域が、電界効果型トラ
ンジスタのソース・ドレイン領域の一部として用いられ
る場合においては、当該トランジスタのパンチスルー耐
性の劣化を防止することも可能である。さらに、当該半
導体装置の製造においては、従来に比し、その工程数を
増加する必要がないという利点もある。
基板上に形成され、上記シリコン基板表面に開口するコ
ンタクトホールを有する層間絶縁膜と、上記シリコン基
板表面の上記コンタクトホールが開口する部分の一部に
形成された、フッ酸に対するエッチング耐性を有する不
純物拡散防止膜と、上記コンタクトホール内部に形成さ
れ、上記シリコン基板表面の上記不純物拡散防止膜が形
成されていない部分において上記シリコン基板との接触
面を有する、不純物を含有したシリコン膜とを備え、上
記シリコン基板表面において、上記シリコン膜と上記シ
リコン基板との接触面は、上記不純物拡散防止膜により
囲まれていることを特徴とするので、上記シリコン膜と
上記シリコン基板との接触面積を小さく抑えることがで
き、そのため、上記シリコン膜から上記シリコン基板へ
の不純物の拡散により形成される拡散領域と、シリコン
基板の主面に形成されている異導電型の不純物領域との
接合（ＰＮ接合）面積を減らすことができ、したがっ
て、上記シリコン膜と上記シリコン基板との間の接合容
量を低減できるとともに、上記シリコン膜と上記シリコ
ン基板との接合部分におけるリーク電流をも低減でき
る。加えて、上記シリコン基板の主面に対し水平な方向
における上記シリコン膜からの不純物の拡散も抑制でき
るので、上記シリコン膜から上記シリコン基板への不純
物の拡散により形成される拡散領域が、電界効果型トラ
ンジスタのソース・ドレイン領域の一部として用いられ
る場合においては、当該トランジスタのパンチスルー耐
性の劣化を防止することも可能である。さらに、当該半
導体装置の製造においては、従来に比し、その工程数を
増加する必要がないという利点もある。
【００７６】又、シリコン基板上に形成され、上記シリ
コン基板表面に開口するコンタクトホールを有する層間
絶縁膜と、上記コンタクトホール内部に形成され、上記
シリコン基板表面の上記コンタクトホールが開口する部
分の一部に当該シリコン基板との接触面を有するととも
に、フッ酸に対するエッチング耐性を有する不純物拡散
防止膜と、上記コンタクトホール内部に形成され、上記
シリコン基板表面の上記コンタクトホールが開口する部
分の一部に当該シリコン基板との接触面を有する、不純
物を含有したシリコン膜とを備え、上記シリコン基板表
面において、上記シリコン膜と上記シリコン基板との接
触面は、上記不純物拡散防止膜と上記シリコン基板との
接触面により囲まれていることを特徴とするので、上記
シリコン膜と上記シリコン基板との接触面積を小さく抑
えることができ、そのため、上記シリコン膜から上記シ
リコン基板への不純物の拡散により形成される拡散領域
と、シリコン基板の主面に形成されている異導電型の不
純物領域との接合（ＰＮ接合）面積を減らすことがで
き、したがって、上記シリコン膜と上記シリコン基板と
の間の接合容量を低減できるとともに、上記シリコン膜
と上記シリコン基板との接合部分におけるリーク電流を
も低減できる。加えて、上記シリコン基板の主面に対し
水平な方向における上記シリコン膜からの不純物の拡散
も抑制できるので、上記シリコン膜から上記シリコン基
板への不純物の拡散により形成される拡散領域が、電界
効果型トランジスタのソース・ドレイン領域の一部とし
て用いられる場合においては、当該トランジスタのパン
チスルー耐性の劣化を防止することも可能である。
コン基板表面に開口するコンタクトホールを有する層間
絶縁膜と、上記コンタクトホール内部に形成され、上記
シリコン基板表面の上記コンタクトホールが開口する部
分の一部に当該シリコン基板との接触面を有するととも
に、フッ酸に対するエッチング耐性を有する不純物拡散
防止膜と、上記コンタクトホール内部に形成され、上記
シリコン基板表面の上記コンタクトホールが開口する部
分の一部に当該シリコン基板との接触面を有する、不純
物を含有したシリコン膜とを備え、上記シリコン基板表
面において、上記シリコン膜と上記シリコン基板との接
触面は、上記不純物拡散防止膜と上記シリコン基板との
接触面により囲まれていることを特徴とするので、上記
シリコン膜と上記シリコン基板との接触面積を小さく抑
えることができ、そのため、上記シリコン膜から上記シ
リコン基板への不純物の拡散により形成される拡散領域
と、シリコン基板の主面に形成されている異導電型の不
純物領域との接合（ＰＮ接合）面積を減らすことがで
き、したがって、上記シリコン膜と上記シリコン基板と
の間の接合容量を低減できるとともに、上記シリコン膜
と上記シリコン基板との接合部分におけるリーク電流を
も低減できる。加えて、上記シリコン基板の主面に対し
水平な方向における上記シリコン膜からの不純物の拡散
も抑制できるので、上記シリコン膜から上記シリコン基
板への不純物の拡散により形成される拡散領域が、電界
効果型トランジスタのソース・ドレイン領域の一部とし
て用いられる場合においては、当該トランジスタのパン
チスルー耐性の劣化を防止することも可能である。
【００７７】この発明に係る半導体装置の製造方法は、
シリコン基板上に層間絶縁膜を形成する工程と、炭素の
比率が高いガス系を用いた異方性ドライエッチングによ
り、上記層間絶縁膜に上記シリコン基板表面に開口する
コンタクトホールを形成するとともに、上記コンタクト
ホールが開口するシリコン基板表面にフッ酸に対するエ
ッチング耐性を有する不純物拡散防止膜を形成する工程
と、上記コンタクトホールの内部を含む上記シリコン基
板上にシリコン酸化膜を堆積する工程と、異方性ドライ
エッチングにより、上記シリコン酸化膜及び上記不純物
拡散防止膜を除去して、上記シリコン基板の上記不純物
拡散防止膜が形成されていない部分を露出させる工程
と、上記露出したシリコン基板表面をフッ酸を用いてエ
ッチングする工程と、上記コンタクトホールの内部に、
不純物を含有するシリコン膜を上記露出したシリコン基
板と接するように形成する工程とを含むので、当該製造
方法を用いて製造された半導体装置においては、上記シ
リコン膜と上記シリコン基板との接触面積を小さく抑え
ることができ、そのため、上記シリコン膜から上記シリ
コン基板への不純物の拡散により形成される拡散領域
と、シリコン基板の主面に形成されている異導電型の不
純物領域との接合（ＰＮ接合）面積を減らすことがで
き、したがって、上記シリコン膜と上記シリコン基板と
の間の接合容量を低減できるとともに、上記シリコン膜
と上記シリコン基板との接合部分におけるリーク電流を
も低減できる。加えて、上記シリコン基板の主面に対し
水平な方向における上記シリコン膜からの不純物の拡散
も抑制できるので、上記シリコン膜から上記シリコン基
板への不純物の拡散により形成される拡散領域が、電界
効果型トランジスタのソース・ドレイン領域の一部とし
て用いられる場合においては、当該トランジスタのパン
チスルー耐性の劣化を防止することも可能である。さら
に、当該半導体装置の製造においては、従来に比し、そ
の工程数を増加する必要がないという利点もある。
シリコン基板上に層間絶縁膜を形成する工程と、炭素の
比率が高いガス系を用いた異方性ドライエッチングによ
り、上記層間絶縁膜に上記シリコン基板表面に開口する
コンタクトホールを形成するとともに、上記コンタクト
ホールが開口するシリコン基板表面にフッ酸に対するエ
ッチング耐性を有する不純物拡散防止膜を形成する工程
と、上記コンタクトホールの内部を含む上記シリコン基
板上にシリコン酸化膜を堆積する工程と、異方性ドライ
エッチングにより、上記シリコン酸化膜及び上記不純物
拡散防止膜を除去して、上記シリコン基板の上記不純物
拡散防止膜が形成されていない部分を露出させる工程
と、上記露出したシリコン基板表面をフッ酸を用いてエ
ッチングする工程と、上記コンタクトホールの内部に、
不純物を含有するシリコン膜を上記露出したシリコン基
板と接するように形成する工程とを含むので、当該製造
方法を用いて製造された半導体装置においては、上記シ
リコン膜と上記シリコン基板との接触面積を小さく抑え
ることができ、そのため、上記シリコン膜から上記シリ
コン基板への不純物の拡散により形成される拡散領域
と、シリコン基板の主面に形成されている異導電型の不
純物領域との接合（ＰＮ接合）面積を減らすことがで
き、したがって、上記シリコン膜と上記シリコン基板と
の間の接合容量を低減できるとともに、上記シリコン膜
と上記シリコン基板との接合部分におけるリーク電流を
も低減できる。加えて、上記シリコン基板の主面に対し
水平な方向における上記シリコン膜からの不純物の拡散
も抑制できるので、上記シリコン膜から上記シリコン基
板への不純物の拡散により形成される拡散領域が、電界
効果型トランジスタのソース・ドレイン領域の一部とし
て用いられる場合においては、当該トランジスタのパン
チスルー耐性の劣化を防止することも可能である。さら
に、当該半導体装置の製造においては、従来に比し、そ
の工程数を増加する必要がないという利点もある。
【００７８】又、シリコン基板上に層間絶縁膜を形成す
る工程と、上記層間絶縁膜に上記シリコン基板表面に開
口するコンタクトホールを形成する工程と、上記コンタ
クトホールの内部を含む上記シリコン基板上にフッ酸に
対するエッチング耐性を有する不純物拡散防止膜を堆積
する工程と、上記コンタクトホールの内部を含む上記不
純物拡散防止膜上にシリコン酸化膜を堆積する工程と、
異方性ドライエッチングにより、上記シリコン酸化膜及
び上記不純物拡散防止膜を除去して上記シリコン基板表
面を露出させる工程と、上記露出したシリコン基板表面
をフッ酸を用いてエッチングする工程と、上記コンタク
トホールの内部に、不純物を含有するシリコン膜を上記
露出したシリコン基板と接するように形成する工程とを
含むので、当該製造方法を用いて製造された半導体装置
においては、上記シリコン膜と上記シリコン基板との接
触面積を小さく抑えることができ、そのため、上記シリ
コン膜から上記シリコン基板への不純物の拡散により形
成される拡散領域と、シリコン基板の主面に形成されて
いる異導電型の不純物領域との接合（ＰＮ接合）面積を
減らすことができ、したがって、上記シリコン膜と上記
シリコン基板との間の接合容量を低減できるとともに、
上記シリコン膜と上記シリコン基板との接合部分におけ
るリーク電流をも低減できる。加えて、上記シリコン基
板の主面に対し水平な方向における上記シリコン膜から
の不純物の拡散も抑制できるので、上記シリコン膜から
上記シリコン基板への不純物の拡散により形成される拡
散領域が、電界効果型トランジスタのソース・ドレイン
領域の一部として用いられる場合においては、当該トラ
ンジスタのパンチスルー耐性の劣化を防止することも可
能である。
る工程と、上記層間絶縁膜に上記シリコン基板表面に開
口するコンタクトホールを形成する工程と、上記コンタ
クトホールの内部を含む上記シリコン基板上にフッ酸に
対するエッチング耐性を有する不純物拡散防止膜を堆積
する工程と、上記コンタクトホールの内部を含む上記不
純物拡散防止膜上にシリコン酸化膜を堆積する工程と、
異方性ドライエッチングにより、上記シリコン酸化膜及
び上記不純物拡散防止膜を除去して上記シリコン基板表
面を露出させる工程と、上記露出したシリコン基板表面
をフッ酸を用いてエッチングする工程と、上記コンタク
トホールの内部に、不純物を含有するシリコン膜を上記
露出したシリコン基板と接するように形成する工程とを
含むので、当該製造方法を用いて製造された半導体装置
においては、上記シリコン膜と上記シリコン基板との接
触面積を小さく抑えることができ、そのため、上記シリ
コン膜から上記シリコン基板への不純物の拡散により形
成される拡散領域と、シリコン基板の主面に形成されて
いる異導電型の不純物領域との接合（ＰＮ接合）面積を
減らすことができ、したがって、上記シリコン膜と上記
シリコン基板との間の接合容量を低減できるとともに、
上記シリコン膜と上記シリコン基板との接合部分におけ
るリーク電流をも低減できる。加えて、上記シリコン基
板の主面に対し水平な方向における上記シリコン膜から
の不純物の拡散も抑制できるので、上記シリコン膜から
上記シリコン基板への不純物の拡散により形成される拡
散領域が、電界効果型トランジスタのソース・ドレイン
領域の一部として用いられる場合においては、当該トラ
ンジスタのパンチスルー耐性の劣化を防止することも可
能である。
【図１】 この発明の実施の形態１における半導体装置
の構造を示す要部断面図である。
の構造を示す要部断面図である。
【図２】 この発明の実施の形態１における半導体装置
の製造方法を工程順に示す要部断面図である。
の製造方法を工程順に示す要部断面図である。
【図３】 この発明の実施の形態１における半導体装置
の製造方法を工程順に示す要部断面図である。
の製造方法を工程順に示す要部断面図である。
【図４】 この発明の実施の形態１における半導体装置
の製造方法を工程順に示す要部断面図である。
の製造方法を工程順に示す要部断面図である。
【図５】 この発明の実施の形態１における半導体装置
の製造方法を工程順に示す要部断面図である。
の製造方法を工程順に示す要部断面図である。
【図６】 この発明の実施の形態１における半導体装置
の製造方法を工程順に示す要部断面図である。
の製造方法を工程順に示す要部断面図である。
【図７】 この発明の実施の形態１における半導体装置
の製造方法を工程順に示す要部断面図である。
の製造方法を工程順に示す要部断面図である。
【図８】 この発明の実施の形態２における半導体装置
の構造を示す要部断面図である。
の構造を示す要部断面図である。
【図９】 この発明の実施の形態２における半導体装置
の製造方法を工程順に示す要部断面図である。
の製造方法を工程順に示す要部断面図である。
【図１０】 この発明の実施の形態２における半導体装
置の製造方法を工程順に示す要部断面図である。
置の製造方法を工程順に示す要部断面図である。
【図１１】 この発明の実施の形態２における半導体装
置の製造方法を工程順に示す要部断面図である。
置の製造方法を工程順に示す要部断面図である。
【図１２】 この発明の実施の形態２における半導体装
置の製造方法を工程順に示す要部断面図である。
置の製造方法を工程順に示す要部断面図である。
【図１３】 この発明の実施の形態２における半導体装
置の製造方法を工程順に示す要部断面図である。
置の製造方法を工程順に示す要部断面図である。
【図１４】 この発明の実施の形態２における半導体装
置の製造方法を工程順に示す要部断面図である。
置の製造方法を工程順に示す要部断面図である。
【図１５】 従来の半導体装置の構造を示す要部断面図
である。
である。
【図１６】 従来の半導体装置の製造方法を工程順に示
す要部断面図である。
す要部断面図である。
【図１７】 従来の半導体装置の製造方法を工程順に示
す要部断面図である。
す要部断面図である。
【図１８】 従来の半導体装置の製造方法を工程順に示
す要部断面図である。
す要部断面図である。
【図１９】 従来の半導体装置の製造方法を工程順に示
す要部断面図である。
す要部断面図である。
【図２０】 従来の半導体装置の製造方法を工程順に示
す要部断面図である。
す要部断面図である。
【図２１】 従来の半導体装置の製造方法を工程順に示
す要部断面図である。
す要部断面図である。
１ シリコン基板、 １ａ シリコン膜とシリコン基板
との接触面、１ｂ 不純物拡散防止膜とシリコン基板と
の接触面、 ３ 層間絶縁膜、４ コンタクトホール、
６、６ａ 不純物拡散防止膜、７ シリコン酸化膜、
８ シリコン膜、１０、１０ａ 不純物拡散防止膜。
との接触面、１ｂ 不純物拡散防止膜とシリコン基板と
の接触面、 ３ 層間絶縁膜、４ コンタクトホール、
６、６ａ 不純物拡散防止膜、７ シリコン酸化膜、
８ シリコン膜、１０、１０ａ 不純物拡散防止膜。
Claims (8)
- 【請求項１】 シリコン基板上に形成され、上記シリコ
ン基板表面に開口するコンタクトホールを有する層間絶
縁膜と、 上記シリコン基板表面の上記コンタクトホールが開口す
る部分の一部に形成された、フッ酸に対するエッチング
耐性を有する不純物拡散防止膜と、 上記コンタクトホール内部に形成され、上記シリコン基
板表面の上記不純物拡散防止膜が形成されていない部分
において上記シリコン基板との接触面を有する、不純物
を含有したシリコン膜とを備え、 上記シリコン基板表面において、上記シリコン膜と上記
シリコン基板との接触面は、上記不純物拡散防止膜によ
り囲まれていることを特徴とする半導体装置。 - 【請求項２】 不純物拡散防止膜はケイ素炭化物からな
ることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 シリコン基板上に形成され、上記シリコ
ン基板表面に開口するコンタクトホールを有する層間絶
縁膜と、 上記コンタクトホール内部に形成され、上記シリコン基
板表面の上記コンタクトホールが開口する部分の一部に
当該シリコン基板との接触面を有するとともに、フッ酸
に対するエッチング耐性を有する不純物拡散防止膜と、 上記コンタクトホール内部に形成され、上記シリコン基
板表面の上記コンタクトホールが開口する部分の一部に
当該シリコン基板との接触面を有する、不純物を含有し
たシリコン膜とを備え、 上記シリコン基板表面において、上記シリコン膜と上記
シリコン基板との接触面は、上記不純物拡散防止膜と上
記シリコン基板との接触面により囲まれていることを特
徴とする半導体装置。 - 【請求項４】 不純物拡散防止膜はシリコン窒化膜であ
ることを特徴とする請求項３記載の半導体装置。 - 【請求項５】 シリコン基板上に層間絶縁膜を形成する
工程と、 炭素の比率が高いガス系を用いた異方性ドライエッチン
グにより、上記層間絶縁膜に上記シリコン基板表面に開
口するコンタクトホールを形成するとともに、上記コン
タクトホールが開口するシリコン基板表面にフッ酸に対
するエッチング耐性を有する不純物拡散防止膜を形成す
る工程と、 上記コンタクトホールの内部を含む上記シリコン基板上
にシリコン酸化膜を堆積する工程と、 異方性ドライエッチングにより、上記シリコン酸化膜及
び上記不純物拡散防止膜を除去して、上記シリコン基板
の上記不純物拡散防止膜が形成されていない部分を露出
させる工程と、 上記露出したシリコン基板表面をフッ酸を用いてエッチ
ングする工程と、 上記コンタクトホールの内部に、不純物を含有するシリ
コン膜を上記露出したシリコン基板と接するように形成
する工程とを含む半導体装置の製造方法。 - 【請求項６】 不純物拡散防止膜はケイ素炭化物からな
ることを特徴とする請求項５記載の半導体装置の製造方
法。 - 【請求項７】 シリコン基板上に層間絶縁膜を形成する
工程と、 上記層間絶縁膜に上記シリコン基板表面に開口するコン
タクトホールを形成する工程と、 上記コンタクトホールの内部を含む上記シリコン基板上
にフッ酸に対するエッチング耐性を有する不純物拡散防
止膜を堆積する工程と、 上記コンタクトホールの内部を含む上記不純物拡散防止
膜上にシリコン酸化膜を堆積する工程と、 異方性ドライエッチングにより、上記シリコン酸化膜及
び上記不純物拡散防止膜を除去して上記シリコン基板表
面を露出させる工程と、 上記露出したシリコン基板表面をフッ酸を用いてエッチ
ングする工程と、 上記コンタクトホールの内部に、不純物を含有するシリ
コン膜を上記露出したシリコン基板と接するように形成
する工程とを含む半導体装置の製造方法。 - 【請求項８】 不純物拡散防止膜はシリコン窒化膜であ
ることを特徴とする請求項７記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32150496A JPH10163322A (ja) | 1996-12-02 | 1996-12-02 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32150496A JPH10163322A (ja) | 1996-12-02 | 1996-12-02 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163322A true JPH10163322A (ja) | 1998-06-19 |
Family
ID=18133309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32150496A Pending JPH10163322A (ja) | 1996-12-02 | 1996-12-02 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10163322A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112582259A (zh) * | 2019-09-30 | 2021-03-30 | 扬州扬杰电子科技股份有限公司 | 一种新式的n型层磷掺杂工艺方法 |
| CN118825139A (zh) * | 2024-09-18 | 2024-10-22 | 金阳(泉州)新能源科技有限公司 | 一种联合钝化背接触电池及其制备方法 |
-
1996
- 1996-12-02 JP JP32150496A patent/JPH10163322A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112582259A (zh) * | 2019-09-30 | 2021-03-30 | 扬州扬杰电子科技股份有限公司 | 一种新式的n型层磷掺杂工艺方法 |
| CN118825139A (zh) * | 2024-09-18 | 2024-10-22 | 金阳(泉州)新能源科技有限公司 | 一种联合钝化背接触电池及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000164830A (ja) | 半導体記憶装置の製造方法 | |
| JPH07273063A (ja) | 半導体装置およびその製造方法 | |
| JP2001024200A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2001203218A (ja) | 半導体デバイスのトレンチの集積度を増大する方法 | |
| JPH10303291A (ja) | 半導体装置及びその製造方法 | |
| US6080627A (en) | Method for forming a trench power metal-oxide semiconductor transistor | |
| JP3877672B2 (ja) | 半導体装置の製造方法 | |
| US20050277247A1 (en) | Method for fabricating a trench capacitor of dram | |
| US6784098B1 (en) | Method for forming salicide process | |
| JPH0677428A (ja) | 半導体記憶装置及びその製造方法 | |
| US6833293B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2000349289A (ja) | 半導体装置およびその製造方法 | |
| JPH08186260A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH10163322A (ja) | 半導体装置及びその製造方法 | |
| JP2966647B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| JP2000031489A (ja) | 半導体装置の製造方法 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| JPH0917968A (ja) | 半導体装置とその製造方法 | |
| JP2709200B2 (ja) | 半導体装置の製造方法 | |
| JPH11145274A (ja) | 半導体装置およびその製造方法 | |
| JPH03109739A (ja) | 薄膜半導体装置の製法 | |
| JPH05226466A (ja) | 半導体装置の製造方法 | |
| JPH07226502A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JP2024171640A (ja) | 半導体装置及び半導体装置の製造方法 |