JPH10132868A

JPH10132868A - インダクタンス内に流れる電流を検出する装置

Info

Publication number: JPH10132868A
Application number: JP9181647A
Authority: JP
Inventors: Werner Pollersbeck; ヴエルネル・ボーレルスベツク
Original assignee: Temic Telefunken Microelectronic GmbH
Current assignee: Aumovio Microelectronic GmbH
Priority date: 1996-06-12
Filing date: 1997-06-04
Publication date: 1998-05-22
Also published as: EP0813069A2; EP0813069A3; DE19623442A1

Abstract

(57)【要約】（修正有）【課題】インダクタンス内に流れる電流を検出する装
置を安価に製造する。【解決手段】インダクタンス２１内に流れる平均電流
を検出する装置を有する回路装置は、電流を検出する装
置が、電子スイッチ２０と他方の極アースとの間に挿入
接続された分路抵抗２４を有し、かつ電流によりここに
形成される電圧降下に比例した測定電圧が、評価装置３
８に供給され、かつ電子スイッチ２０がしゃ断している
時間間隔の間に、評価装置３８への測定電圧の供給を高
オーム性で中断する装置３６が設けられている。【効果】比較的わずかな回路素子による簡単な構成が
可能である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、インダクタンスの
一方の端子が、動作電圧源の一方の極に接続され、かつ
このインダクタンスの他方の端子が、クロック制御され
る電子スイッチ、例えば電界効果トランジスタ（ＦＥ
Ｔ）を介して、交互に動作電圧源の他方の極に接続可能
であり、かつここから切離し可能であり、かつその際、
インダクタンスに、フライホイールダイオードが並列に
接続されている、インダクタンス内に流れる平均電流を
検出する装置を有する回路装置に関する。

【０００２】

【従来の技術】このような回路装置は、自動車の電子装
置に適用される。インダクタンスにおいて、しばしば電
磁弁の磁石コイルが問題になり、かつマイクロコントロ
ーラを介してパルス幅変調により、アースに接続された
ＦＥＴの投入期間は、インダクタンス内に時間平均で所
望の電流が設定されるように調節される。ＦＥＴがしゃ
断制御されるとき、インダクタンス中の電流は、レンツ
の法則にしたがって変わらない方向に引続き流れ、かつ
ＦＥＴの保護のためにフライホイールダイオードが設け
られている。インダクタンスを通る電流が大きすぎる
と、このインダクタンスは、最終的に過熱し、かつ損傷
を受けることがある。インダクタンスを加熱するため
に、フライホイール電流も貢献する。それ故に初めに述
べた回路装置は、あまりに大きな電流によってインダク
タンスが過負荷になることを阻止するために、有利に利
用することができる。

【０００３】周知の装置において、インダクタンスと給
電電圧との間に分路抵抗が挿入されており、したがって
アース端子から離れた方のかつそれ故に“ハイサイド”
と称するＦＥＴの側に挿入されている。周知の装置にお
いて、ＦＥＴの導通した際の電流及びＦＥＴのしゃ断し
た際のフライホイール電流は、分路抵抗を通って流れ、
かつそれ故にインダクタンスを通って流れる電流を検出
することは可能である。しかしながら分路はアースに接
続されていないので、分路における電圧降下からアース
に対するコイルを通る実際電流に比例する信号を形成
し、この信号が、アナログ−デジタル変換器を介してマ
イクロコントローラに供給できるようにするために、高
価な回路が、いわゆるカレントミラーが必要である。

【０００４】

【発明が解決しようとする課題】本発明の課題は、それ
より高価でない初めに述べたような回路装置を提供する
ことにある。

【０００５】

【課題を解決するための手段】本発明によれば、この課
題は次のようにして解決される。すなわち電流を検出す
る装置が、電子スイッチと他方の極との間に挿入接続さ
れた分路抵抗を有し、かつ電流によりここに形成される
電圧降下に比例した測定電圧が、評価装置に供給され、
かつそれぞれ電子スイッチがしゃ断している時間間隔の
間に、評価装置への測定電圧の供給を高オーム性で中断
する装置が設けられている。

【０００６】本発明は、ＦＥＴを通る電流を分路抵抗に
よって簡単に検出することを可能にし、かつそのためわ
ずかな構成部分しか必要なく、かつとくに高価なカレン
トミラーは必要ない。ただし分路における電圧降下から
導き出されかつとくに演算増幅器によって増幅すること
ができるる測定電圧が、後続のアナログ−デジタル変換
器を有する評価回路に、例えばローパスフィルタに供給
される場合、ＦＥＴのクロック制御（導通及び不動通状
態の間の定常的な切換え）のＦＥＴが導通する時間間隔
内において、ゼロとは異なった測定電圧が存在するが、
ＦＥＴのしゃ断した際、値０を有する。このように大き
なリプルを有する信号の平滑化は、一方においてきわめ
て高価であるが、他方において平滑化は、急速な制御の
ためのインダクタンス内の電流の迅速な検出を妨げる大
きな時定数をも必要とする。この時、本発明においてＦ
ＥＴがしゃ断している時間間隔の内に、評価装置への測
定電圧の供給は、高オーム性で中断され；それ故にこの
中断の時間の間に評価回路において支配的な電圧の低下
は、評価回路の有限の抵抗及びその他の部品によって生
じるかぎり、評価回路における電圧の低下に通じ、かつ
それ故に本発明によれば評価装置に供給されるこの信号
のリプルは、前記の中断のない場合よりもおおいに小さ
い。それ故にこの信号は、簡単な手段及び小さな時定数
によって平滑化することができる。

【０００７】評価装置への測定電圧の供給の中断は、い
わゆるアナログスイッチによって、すなわち半導体構成
素子によって簡単に行なうことができる。ここではトラ
ンジスタが問題になり、このトランジスタは、導通状態
においてきわめて小さな抵抗しか持たない。このアナロ
グスイッチの制御端子は、とくに簡単な方法で電力ＦＥ
Ｔのゲート端子に接続することができる。しかし分路抵
抗に生じるパルス状の電圧に依存して制御を行なうこと
も可能と思われ、かつこの場合、インダクタンス内に流
れる平均化した電流を検出する装置は、入力側において
分路抵抗にだけしか接続されない。

【０００８】本発明による装置において、ＦＥＴがしゃ
断した際にインダクタンスを通る電流は、測定技術的に
検出されない。この電流は、ＦＥＴが導通した際にイン
ダクタンスを通る電流とは別の時間経過を有し、とくに
損失のため、とくにフライホイールダイオードによって
も、ＦＥＴが導通した際のインダクタンスを通る電流に
関する時間積分は、ＦＥＴがしゃ断した際よりも大き
い。

【０００９】評価装置において、ＦＥＴが導通した際及
びＦＥＴがしゃ断した際にインダクタンスを通る電流の
合計（時間に関して平均化して）にできるだけ近い信号
を発生することができるようにするために、本発明の構
成によれば、次のことが考慮されている。すなわちロー
パスフィルタの入力端子と動作電圧源の他方の極（とく
にアース）との間に、ローパスフィルタに供給される測
定電圧を減少するために抵抗が挿入接続されている。こ
こではアナログ技術による誤り修正が問題になってい
る。ＦＥＴの電流導通間隔の期間が、ＦＥＴのしゃ断時
間の期間よりずっと長いものと仮定すると、フライホイ
ール電流（フライホイールダイオードを通る電流）の非
検出は、それほど大きな影響はなく；それに反してＦＥ
Ｔのしゃ断時間が比較的長い場合、誤りは大きい。なぜ
ならすなわち評価装置における平均化した電圧は、本発
明による高オーム性のしゃ断が現実であるよりも小さく
なければならないからである。ローパスフィルタの入力
端子に対して並列に接続された前記の抵抗は、ローパス
フィルタの入力端子における電圧の低下を配慮してお
り、しかも前記の高オーム性の中断が長く続くほど大き
くなるように配慮している。高オーム性の中断が短時間
しかない場合、この抵抗は、それほど大きく影響しな
い。

【００１０】抵抗によるこのようなアナログ修正に代わ
って、又は追加的にも、計算機による修正が、とくにマ
イクロコントローラによるデジタル計算によって行なう
ことができる。前記の修正は、本発明による装置のため
に比較的粗い公差を有する構成素子を選択することを可
能にする。それにより生じる誤り又は不正確は、前記の
修正処置により少なくとも大部分補償することができ
る。それによっても、本発明による装置を極端に簡単
に、かつわずかなコストで構成することが可能になる。
それに対して初めに述べた周知の回路装置において、必
要な精度は、構成素子の相応して狭い公差によって保証
され、それによりコストは上昇する。

【００１１】計算機による修正の際、インダクタンスを
通る異なった平均電流に依存する修正値は、ＦＥＴの導
通可能間隔の異なったパルス幅に相応して、不揮発メモ
リにファイルすることができ、したがって電子的テーブ
ルの形で測定結果の修正のために利用することができ
る。その際、それぞれ個々の完成した回路に対する修正
値が検出されるので、回路の公差が考慮される。

【００１２】現在の知識によれば、前記の修正は、とく
にインダクタンス（例えば弁コイル）のインダクタンス
値Ｌ対そのオーム抵抗Ｒの比が、前記の用途の場合にと
って許容できる範囲内にある誤りの所定のデューティー
比範囲（比Ｌ：Ｒに応じて例えば２０％より小さいパル
ス幅）内にある場合、すなわち７％より下にある場合、
まさしく信頼できる。ローパスフィルタの入力端子にお
ける抵抗による前記の修正、又は計算機による修正は、
今述べた誤りをなお減少する。

【００１３】

【発明の実施の形態】その他の特徴及び利点は、本発明
にとって重要な詳細を示す図面による本発明の実施例の
次の説明から、及び特許請求の範囲から明らかである。
個々の特徴は、それぞれそれ自体個別的に、又は任意に
組合わせた複数にして、本発明の構成において実現する
ことができる。

【００１４】図３は、基本方式において周知の回路装置
を示している。以下ＦＥＴ１と称する電力電界効果トラ
ンジスタのソース端子は、短絡確認の目的で電流検出の
ために使われる抵抗２の一方の端子に接続されており、
この抵抗の他方の端子は、アースに接続されている。Ｆ
ＥＴ１のドレイン端子Ｄは、インダクタンス３の一方の
端子に接続されており、このインダクタンスの他方の端
子は、とりわけインダクタンス３を通る電流を検出する
ために使われる測定分路４に接続されている。この測定
分路の他方の端子は、とりわけこれにより制御されるＦ
ＥＴ６が所属する短絡をしゃ断する装置５を介して、誤
極性接続防止ダイオード７を介して給電電圧源の正の極
に接続されており、この給電電圧源の他方の端子は、ア
ースに接続されている。フライホイールダイオード８
は、ＦＥＴ１の方に向いたインダクタンス３の端子とイ
ンダクタンス３から離れた方の測定分路４の端子との間
に接続されている。ＦＥＴ１は、パルス幅変調されて制
御される。

【００１５】測定分路４は、アースに接続されていない
ので、アースに関する測定信号を発生するために、高価
なカレントミラー回路１０が利用され、このカレントミ
ラー回路は、ここでは詳細には説明しない。カレントミ
ラー回路１０は、その動作のために給電電圧より上にあ
る動作電圧を必要とし、この動作電圧は、コンデンサの
充電により高められた電圧を発生しかつ端子１１に接続
すべき電荷ポンプにより、給電電圧から形成される。

【００１６】この周知の回路において、ＦＥＴ１からイ
ンダクタンス３を通して導かれる電流、及びＦＥＴ１の
しゃ断後にインダクタンス３からフライホイールダイオ
ード８を通って発生される電流が、測定分路４によって
検出され、したがって測定される。

【００１７】図１に本発明による回路の例が示されてい
る。たくさんの部品が、図３におけるものと類似の機能
を有するが、参照符号を与える際に、図３の参照符号と
類似の参照符号を選択するようには注意されていない。

【００１８】以後ＦＥＴ２０と称する電力電界効果トラ
ンジスタは、電磁操作される弁の磁石コイルが問題にな
ることができるインダクタンス２１を通る電流を、クロ
ック制御して投入し、かつしゃ断するために使われる。
ＦＥＴ２０のゲート端子に対してそのために必要な制御
電圧は、前置抵抗２２を介して前記のゲート端子に供給
され、かつマイクロコントローラによって発生すること
ができる。ここではとくに一連のパルス幅変調されたパ
ルスを問題にすることができ、その際、その変調によ
り、インダクタンス２１を通る時間に関して平均化され
た電流を変更することができる。

【００１９】ＦＥＴ２０のソース端子Ｓは、分路抵抗２
４を介してアースに接続されており、ＦＥＴ２０のドレ
イン端子Ｄは、前記インダクタンス２１の一方の端子に
接続されており、このインダクタンスの他方の端子は、
給電電圧源ＵＢの正の極に接続されており、この給電電
圧源の負の端子は、アースに接続されている。フライホ
イールダイオード２８は、インダクタンス２１の両方の
端子に接続されている。

【００２０】アース端子から離れた方の分路抵抗２４の
端子は、演算増幅器３０の非反転入力端子に接続されて
おり、この演算増幅器の出力信号は、演算増幅器の増幅
度を調節する抵抗３１と３２からなる分圧器を介して、
演算増幅器の反転入力端子に帰還されている。演算増幅
器は、給電電圧によって給電される。演算増幅器の出力
端子は、保護抵抗３５を介してアナログスイッチ３６の
入力端子に接続されており、このアナログスイッチの出
力は、直列抵抗３７とその出力端子からアースに向かっ
て接続されたコンデンサＣ３とから形成される平滑化ロ
ーパスフィルタの入力端子に供給される。平滑化ローパ
スフィルタの出力は、コンデンサＣ３と抵抗３７の接続
点によって形成され、かつ図１に示された回路の特殊用
途の際、マイクロコントローラ３８のアナログ／デジタ
ル変換器入力端子に供給され、このマイクロコントロー
ラは、この信号を評価し、かつ全回路装置を制御し、か
つとくにＦＥＴ２０のための制御信号を発生する。

【００２１】平滑化ローパスフィルタの入力端子とアー
スとの間に、修正抵抗４０が挿入接続されており、この
修正抵抗は、平滑化ローパスフィルタの出力端子に現わ
れる信号の低下を引起こし、しかもアナログスイッチ３
６のしゃ断時間が長いほど、大きいという関係で引起こ
す。

【００２２】アナログスイッチ３６の制御入力端子は、
ＦＥＴ２０のゲート端子に接続されており、かつそれに
よりこのＦＥＴ２０をも制御する同じ制御信号によって
制御される。アナログスイッチ３６は、ＦＥＴ２０が導
通しているときに導通し、かつアナログスイッチは、Ｆ
ＥＴ２０がしゃ断しているときに、高オーム性でしゃ断
されている。

【００２３】図２は、本発明による回路の電圧の種々の
曲線経過を示している。水平の軸線、時間軸上に、ＦＥ
Ｔ２０が投入され、続いてしゃ断され、かつ再び投入さ
れるる時点が記入されている。

【００２４】曲線ａは、インダクタンス２１内の電流を
示している。一方において投入されたＦＥＴ２０に対す
るかつ他方においてしゃ断されたＦＥＴ２０に対する曲
線の両方の枝は、相違しており、かつそれぞれの枝に対
する時間に関する電流の積分は、同じではない。

【００２５】分路抵抗２４における電圧降下は、曲線ｂ
に比例している。これは、ＦＥＴ２０のしゃ断時間中に
０に低下し、かつそれ故にきわめて大きなリプルを有
し、このリプルは、特殊用途の場合、平滑化することが
できない。

【００２６】曲線ｃは、平滑化ローパスフィルタの入力
端子における電圧経過を示しており、したがってアナロ
グスイッチ３６の後の電圧経過を示している。０への低
下がもはや存在しないことは明らかであり、それ故に電
圧は、きわめて小さなリプルを有し、かつ容易に平滑化
することができる。ＦＥＴ２０がしゃ断されている時間
間隔内における曲線ｃは、まれな場合にしか、ＦＥＴが
しゃ断された際にインダクタンス２１を通る電流の平均
値に等しい平均値を持たない。しかし通常の場合、偏差
が存在し、かつこの誤りは、すでに前に述べたように抵
抗４０によって少なくとも近似的に修正され、又はデジ
タル的に行なわれる計算過程によって修正することもで
きる。

【００２７】曲線ｄは、ローパスフィルタ３７、Ｃ３の
出力端子における電圧の経過を示しており、この電圧
は、評価装置、すなわちマイクロコントローラ３８に供
給される。

【００２８】ＦＥＴ２０及び分路抵抗２４は、インダク
タンス２１とアースとの間に配置されており、このこと
は、図３とは相違しており、かつ“ローサイド配置”と
称する。

【００２９】アナログスイッチ３６は、タイプＨＣ４０
６６のものであり、演算増幅器３０は、タイプＬＭ２９
０２のものである。

【図面の簡単な説明】

【図１】本発明による装置の基本回路図である。

【図２】時間に関する信号経過の図である。

【図３】カレントミラーを有する周知の回路装置の基本
回路図である。

【符号の説明】

２０電子スイッチ２１インダクタンス２４分路抵抗３６アナログスイッチ３７抵抗３８評価装置４０抵抗Ｃ１コンデンサ

Claims

【特許請求の範囲】

【請求項１】インダクタンス（２１）の一方の端子
が、動作電圧源（ＵＢ）の一方の極に接続され、かつこ
のインダクタンスの他方の端子が、クロック制御される
電子スイッチ（２０）、例えば電界効果トランジスタ
（ＦＥＴ）を介して、交互に動作電圧源の他方の極（ア
ース）に接続可能であり、かつここから切離し可能であ
り、かつその際、インダクタンス（２１）に、フライホ
イールダイオード（２８）が並列に接続されており、そ
の際、電流を検出する装置が、電子スイッチ（２０）と
他方の極（アース）との間に挿入接続された分路抵抗
（２４）を有し、かつ電流によりここに形成される電圧
降下に比例した測定電圧が、評価装置（３８）に供給さ
れる、インダクタンス（２１）内に流れる平均電流を検
出する装置を有する回路装置において、測定電圧が、ロ
ーパスフィルタ（３７，Ｃ１）を介して評価回路（３
８）に供給され、このローパスフィルタが、時間に関す
る測定電圧の算術平均化を行ない、その際、それぞれ電
子スイッチ（２０）がしゃ断している時間間隔の間に、
ローパスフィルタ（３７，Ｃ１）への測定電圧の供給
が、測定電圧の供給を高オーム性で中断する相応して制
御される装置（３６）によって中断されることを特徴と
する、インダクタンス（２１）内に流れる平均電流を検
出する装置を有する回路装置。
【請求項２】ローパスフィルタ（３７，Ｃ１）の入力
端子と動作電圧源の他方の極（アース）との間に、ロー
パスフィルタ（３７，Ｃ１）に供給される測定電圧を減
少するために抵抗（４０）が挿入接続されていることを
特徴とする、請求項１記載の回路装置。
【請求項３】ローパスフィルタ（３７，Ｃ１）の後
に、測定電圧を計算機により修正する装置が接続されて
いることを特徴とする、請求項１又は２記載の回路装
置。
【請求項４】高オーム性で中断する装置が、アナログ
スイッチであることを特徴とする、請求項１ないし３の
１つに記載の回路装置。
【請求項５】オーム性負荷の一方の端子が、動作電圧
源（ＵＢ）の一方の極に接続され、かつこのオーム性負
荷の他方の端子が、クロック制御される電子スイッチ
（２０）、例えば電界効果トランジスタ（ＦＥＴ）を介
して、交互に動作電圧源の他方の極（アース）に接続可
能であり、かつここから切離し可能であり、かつその
際、インダクタンス（２１）に、フライホイールダイオ
ード（２８）が並列に接続されており、その際、電流を
検出する装置が、電子スイッチ（２０）と他方の極（ア
ース）との間に挿入接続された分路抵抗（２４）を有
し、かつ電流によりここに形成される電圧降下に比例し
た測定電圧が、評価装置（３８）に供給される、オーム
性負荷内に流れる平均電流を検出する装置を有する回路
装置において、測定電圧が、ローパスフィルタ（３７，
Ｃ１）を介して評価回路（３８）に供給され、このロー
パスフィルタが、時間に関する測定電圧の算術平均化を
行ない、その際、それぞれ電子スイッチ（２０）がしゃ
断している時間間隔の間に、ローパスフィルタ（３７，
Ｃ１）への測定電圧の供給が、測定電圧の供給を高オー
ム性で中断する相応して制御される装置（３６）によっ
て中断されることを特徴とする、オーム性負荷内に流れ
る平均電流を検出する装置を有する回路装置。