JPH10135781A - アクティブフィルタ - Google Patents
アクティブフィルタInfo
- Publication number
- JPH10135781A JPH10135781A JP8288666A JP28866696A JPH10135781A JP H10135781 A JPH10135781 A JP H10135781A JP 8288666 A JP8288666 A JP 8288666A JP 28866696 A JP28866696 A JP 28866696A JP H10135781 A JPH10135781 A JP H10135781A
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- conductance
- active filter
- equation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 コンダクタンスアンプを用いたアクティブフ
ィルタに関し、コンダクタンスアンプの出力オフセット
電圧の影響を抑制しつつも、高周波領域での特性を向上
させることができるアクティブフィルタを提供すること
を目的とする。 【解決手段】 入力電圧と出力電圧の差に応じた出力差
電圧を出力するコンダクタンスアンプ２と、コンダクタ
ンスアンプ２の出力電圧を増幅する出力アンプ３と、出
力アンプ３の入力と出力とを結合し、出力アンプ３とと
もにミラー回路を構成する結合容量Ｃ0 とを有する構成
としてなる。
ィルタに関し、コンダクタンスアンプの出力オフセット
電圧の影響を抑制しつつも、高周波領域での特性を向上
させることができるアクティブフィルタを提供すること
を目的とする。 【解決手段】 入力電圧と出力電圧の差に応じた出力差
電圧を出力するコンダクタンスアンプ２と、コンダクタ
ンスアンプ２の出力電圧を増幅する出力アンプ３と、出
力アンプ３の入力と出力とを結合し、出力アンプ３とと
もにミラー回路を構成する結合容量Ｃ0 とを有する構成
としてなる。
Description
【０００１】
【発明の属する技術分野】本発明はアクティブフィルタ
に係り、特に、コンダクタンスアンプを用いたアクティ
ブフィルタに関する。
に係り、特に、コンダクタンスアンプを用いたアクティ
ブフィルタに関する。
【０００２】
【従来の技術】図４に従来のコンダクタンスアンプを用
いたアクティブフィルタの一例の回路構成図を示す。図
４のアクティブフィルタ２０は１次のローパスフィルタ
（ＬＰＦ）を構成しており、コンダクタンスアンプ２
１、コンデンサＣ10、バッファアンプ２２から構成さ
れ、等価的にはコンダクタンスアンプ２１の出力とバッ
ファアンプ２２の入力との接続点ＡにはＤＣインピーダ
ンスＲ0 が付与され、バッファアンプ２２の出力には出
力インピーダンスＺ01が付与される。
いたアクティブフィルタの一例の回路構成図を示す。図
４のアクティブフィルタ２０は１次のローパスフィルタ
（ＬＰＦ）を構成しており、コンダクタンスアンプ２
１、コンデンサＣ10、バッファアンプ２２から構成さ
れ、等価的にはコンダクタンスアンプ２１の出力とバッ
ファアンプ２２の入力との接続点ＡにはＤＣインピーダ
ンスＲ0 が付与され、バッファアンプ２２の出力には出
力インピーダンスＺ01が付与される。
【０００３】ここで、図４に示すアクティブフィルタ２
０のオープンループでの伝達特性Ｔ1 （ｓ）を求める
と、
０のオープンループでの伝達特性Ｔ1 （ｓ）を求める
と、
【０００４】
【数１】
【０００５】となる。また、閉ループでの伝達特性Ｔ2
（ｓ）は、
（ｓ）は、
【０００６】
【数２】
【０００７】となる。ここで、アクティブフィルタ２０
のＤＣゲインは、ω＝０のときの伝達関数に相当してお
り、式（１）でｓ＝ｊωであるので、ｓ＝０を式（１）
に代入することのより求められ、 Ｔ1 （０）＝ｇm ×Ｒ0 ・・・（３） となり、コンダクタンスアンプ２１のコンダクタンスｇ
m に左右されることがわかる。
のＤＣゲインは、ω＝０のときの伝達関数に相当してお
り、式（１）でｓ＝ｊωであるので、ｓ＝０を式（１）
に代入することのより求められ、 Ｔ1 （０）＝ｇm ×Ｒ0 ・・・（３） となり、コンダクタンスアンプ２１のコンダクタンスｇ
m に左右されることがわかる。
【０００８】また、オープンループでの出力インピーダ
ンスＺ02は、
ンスＺ02は、
【０００９】
【数３】
【００１０】よって、ω→∽で、ｓ→∽となるので、式
（４）で（１／ｓＣ）は、「０」となり、出力インピー
ダンスＺ02は、 Ｚ02＝Ｚ01 ・・・（５） となり、高域での出力インピーダンスＺ01は、オープン
ループＤＣでの出力インピーダンスＺ01で決定されてい
た。
（４）で（１／ｓＣ）は、「０」となり、出力インピー
ダンスＺ02は、 Ｚ02＝Ｚ01 ・・・（５） となり、高域での出力インピーダンスＺ01は、オープン
ループＤＣでの出力インピーダンスＺ01で決定されてい
た。
【００１１】図４に示すアクティブフィルタ２０では、
オープンループゲインが大きくとれない。オープンルー
プゲインを大きく取る方法としては、バッファアンプ２
２のゲインを大きくればよい。図５に従来のコンダクタ
ンスアンプを用いたアクティブフィルタの回路構成図を
示す。
オープンループゲインが大きくとれない。オープンルー
プゲインを大きく取る方法としては、バッファアンプ２
２のゲインを大きくればよい。図５に従来のコンダクタ
ンスアンプを用いたアクティブフィルタの回路構成図を
示す。
【００１２】図５に示すようにバッファアンプ２２のゲ
インをＡ倍にすることによりオープンループゲインを大
きくすることができる。
インをＡ倍にすることによりオープンループゲインを大
きくすることができる。
【００１３】
【発明が解決しようとする課題】しかるに、従来のコン
ダクタンスアンプを用いたアクティブフィルタでは、オ
ープンループでの伝達関数が式（１）で決まり、このと
きのＤＣゲインは式（３）で決定されることになる。こ
のとき、出力オフセット電圧を小さくするために、コン
ダクタンスｇm を大きく取ろうとすると、コンダクタン
スｇm は（Ｉ／Ｖ）で決定され、コンダクタンスｇm を
大きく取るには電流Ｉを大きくする必要がある。
ダクタンスアンプを用いたアクティブフィルタでは、オ
ープンループでの伝達関数が式（１）で決まり、このと
きのＤＣゲインは式（３）で決定されることになる。こ
のとき、出力オフセット電圧を小さくするために、コン
ダクタンスｇm を大きく取ろうとすると、コンダクタン
スｇm は（Ｉ／Ｖ）で決定され、コンダクタンスｇm を
大きく取るには電流Ｉを大きくする必要がある。
【００１４】しかしながら、近年の電子装置の低消費電
力化のため、消費電流等の制限があり、電流Ｉを大きく
できない。このため、式（３）のＤＣゲインが小さくな
るなってしまう。ＤＣゲインが小さくなると、高域にお
ける周波数特性が劣化し、また、出力インピーダンスが
大となり、次段につながる回路の入力インピーダンスが
小の場合は影響を受け、フィルタの後段バッファとして
好ましくない。
力化のため、消費電流等の制限があり、電流Ｉを大きく
できない。このため、式（３）のＤＣゲインが小さくな
るなってしまう。ＤＣゲインが小さくなると、高域にお
ける周波数特性が劣化し、また、出力インピーダンスが
大となり、次段につながる回路の入力インピーダンスが
小の場合は影響を受け、フィルタの後段バッファとして
好ましくない。
【００１５】また、オープンループゲインを大きくする
ために図５に示すように出力アンプのゲインをＡ倍にす
ると、Ｓ／Ｎ比の劣化を生じてしまう等の問題点を有す
る。本発明は上記の点に鑑みてなされたもので、コンダ
クタンスアンプの出力オフセット電圧の影響を抑制しつ
つも、高周波領域での出力インピーダンス及び出力オフ
セット等の特性を向上させることができるアクティブフ
ィルタを提供することを目的とする。
ために図５に示すように出力アンプのゲインをＡ倍にす
ると、Ｓ／Ｎ比の劣化を生じてしまう等の問題点を有す
る。本発明は上記の点に鑑みてなされたもので、コンダ
クタンスアンプの出力オフセット電圧の影響を抑制しつ
つも、高周波領域での出力インピーダンス及び出力オフ
セット等の特性を向上させることができるアクティブフ
ィルタを提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明の請求項１は、入
力電圧と出力電圧との差に応じた出力差電圧を出力する
コンダクタンスアンプを有するアクティブフィルタにお
いて、前記コンダクタンスアンプの出力電圧を増幅する
増幅回路と、前記増幅回路の入力と出力との間に接続さ
れ、前記増幅回路とともにミラー回路を構成する結合容
量とを有することを特徴とする。
力電圧と出力電圧との差に応じた出力差電圧を出力する
コンダクタンスアンプを有するアクティブフィルタにお
いて、前記コンダクタンスアンプの出力電圧を増幅する
増幅回路と、前記増幅回路の入力と出力との間に接続さ
れ、前記増幅回路とともにミラー回路を構成する結合容
量とを有することを特徴とする。
【００１７】請求項２は、前記コンダクタンスアンプ、
前記増幅回路、前記結合容量からなるフィルタ回路をｎ
段接続することによりｎ次の特性を得ることを特徴とす
る。本発明によれば、コンダクタンスアンプの出力に入
出力間が結合容量により結合された増幅回路を接続する
ことにより、コンダクタンスアンプのコンダクタンスを
ｇm 、結合容量をＣ0 、ＤＣインピーダンスをＲ0 とす
ると、オープンループでの伝達関数Ｔo （ｓ）は、
前記増幅回路、前記結合容量からなるフィルタ回路をｎ
段接続することによりｎ次の特性を得ることを特徴とす
る。本発明によれば、コンダクタンスアンプの出力に入
出力間が結合容量により結合された増幅回路を接続する
ことにより、コンダクタンスアンプのコンダクタンスを
ｇm 、結合容量をＣ0 、ＤＣインピーダンスをＲ0 とす
ると、オープンループでの伝達関数Ｔo （ｓ）は、
【００１８】
【数４】
【００１９】となり、このときのＤＣゲインＴo （０）
は、 Ｔo （０）＝ＡＲ0 ｇm となるため、ゲインをＡ倍にでき、また、高域での出力
インピーダンスＺohは、オープンループでの出力インピ
ーダンスをＺooとすると、
は、 Ｔo （０）＝ＡＲ0 ｇm となるため、ゲインをＡ倍にでき、また、高域での出力
インピーダンスＺohは、オープンループでの出力インピ
ーダンスをＺooとすると、
【００２０】
【数５】
【００２１】となり、高域、すなわち、ω→∽となる
と、ｓ＝ｊωであるので、ｓ→∽となるので、式（７）
で（１／ｓＣ0 ）＝０となるため、式（７）は、
と、ｓ＝ｊωであるので、ｓ→∽となるので、式（７）
で（１／ｓＣ0 ）＝０となるため、式（７）は、
【００２２】
【数６】
【００２３】となり、高域での出力インピーダンスを約
１／Ａにでき、高域での特性を向上できる。
１／Ａにでき、高域での特性を向上できる。
【００２４】
【発明の実施の形態】図１に本発明の一実施例の回路構
成図を示す。本実施例のアクティブフィルタ１は、１次
のローパスフィルタを構成している。アクティブフィル
タ１は、主に、コンダクタンスアンプ２、増幅回路３、
コンデンサＣ0 から構成される。
成図を示す。本実施例のアクティブフィルタ１は、１次
のローパスフィルタを構成している。アクティブフィル
タ１は、主に、コンダクタンスアンプ２、増幅回路３、
コンデンサＣ0 から構成される。
【００２５】コンダクタンスアンプ２は、ＰＮＰトラン
ジスタＱ1 〜Ｑ4 及びＮＰＮトランジスタＱ5 、Ｑ6 、
ダイオードＤ1 、Ｄ2 、抵抗Ｒ1 、Ｒ2 、定電流源４〜
６から構成される。コンダクタンスアンプ２は、ＰＮＰ
トランジスタＱ1 のベースが非反転入力端子とされ、Ｐ
ＮＰトランジスタＱ2 のベースが反転入力端子とされて
いる。
ジスタＱ1 〜Ｑ4 及びＮＰＮトランジスタＱ5 、Ｑ6 、
ダイオードＤ1 、Ｄ2 、抵抗Ｒ1 、Ｒ2 、定電流源４〜
６から構成される。コンダクタンスアンプ２は、ＰＮＰ
トランジスタＱ1 のベースが非反転入力端子とされ、Ｐ
ＮＰトランジスタＱ2 のベースが反転入力端子とされて
いる。
【００２６】コンダクタンスアンプ２の非反転入力端子
は、入力端子Ｔinに接続され、信号源９からフィルタリ
ングすべき信号が供給される。また、反転入力端子は出
力端子Ｔout に接続され、出力信号が供給される。コン
ダクタンスアンプ２は、非反転入力端子に供給される入
力信号と反転入力端子に供給される出力信号との電位差
に応じた電流をＮＰＮトランジスタＱ6 のコレクタから
出力し、出力アンプ３に供給する。
は、入力端子Ｔinに接続され、信号源９からフィルタリ
ングすべき信号が供給される。また、反転入力端子は出
力端子Ｔout に接続され、出力信号が供給される。コン
ダクタンスアンプ２は、非反転入力端子に供給される入
力信号と反転入力端子に供給される出力信号との電位差
に応じた電流をＮＰＮトランジスタＱ6 のコレクタから
出力し、出力アンプ３に供給する。
【００２７】出力アンプ３は、ＰＮＰトランジスタＱ7
、ＮＰＮトランジスタＱ8 、定電流源７、８から構成
されており、Ａ倍の利得を有する増幅回路を構成してい
る。出力アンプ３は、ＰＮＰトランジスタＱ7 のベース
が入力とされ、ＮＰＮトランジスタＱ8 のエミッタが出
力とされている。入力となるＰＮＰトランジスタＱ7 の
ベースにはコンダクタンスアンプ２の出力信号が供給さ
れ、Ａ倍して出力となるＮＰＮトランジスタＱ8 のエミ
ッタから出力する。
、ＮＰＮトランジスタＱ8 、定電流源７、８から構成
されており、Ａ倍の利得を有する増幅回路を構成してい
る。出力アンプ３は、ＰＮＰトランジスタＱ7 のベース
が入力とされ、ＮＰＮトランジスタＱ8 のエミッタが出
力とされている。入力となるＰＮＰトランジスタＱ7 の
ベースにはコンダクタンスアンプ２の出力信号が供給さ
れ、Ａ倍して出力となるＮＰＮトランジスタＱ8 のエミ
ッタから出力する。
【００２８】出力となるＮＰＮトランジスタＱ8 のエミ
ッタは、出力端子Ｔout 及びコンダクタンスアンプ２の
反転入力端子となるＰＮＰトランジスタＱ2 のベースに
接続されると共に、結合容量であるコンデンサＣ0 を介
して入力となるＰＮＰトランジスタＱ7 のベースに接続
される。なお、出力アンプ３及びコンデンサＣ0 により
ミラー回路が構成される。
ッタは、出力端子Ｔout 及びコンダクタンスアンプ２の
反転入力端子となるＰＮＰトランジスタＱ2 のベースに
接続されると共に、結合容量であるコンデンサＣ0 を介
して入力となるＰＮＰトランジスタＱ7 のベースに接続
される。なお、出力アンプ３及びコンデンサＣ0 により
ミラー回路が構成される。
【００２９】図２に本発明の一実施例の等価回路図を示
す。図１と同一構成部分には同一符号を付し、その説明
は省略する。図１のアクティブフィルタ１を等価回路を
示すと、図２に示すように点ＰにＤＣインピーダンスＲ
0 が付与され、出力端子Ｔout にはオープンループでの
出力インピーダンスＺ01が付与される。
す。図１と同一構成部分には同一符号を付し、その説明
は省略する。図１のアクティブフィルタ１を等価回路を
示すと、図２に示すように点ＰにＤＣインピーダンスＲ
0 が付与され、出力端子Ｔout にはオープンループでの
出力インピーダンスＺ01が付与される。
【００３０】ここで、アクティブフィルタ１のオープン
ループでの伝達関数Ｔ3 （ｓ）を求めると、オープンル
ープでの伝達特性をＴ3 （ｓ）は、
ループでの伝達関数Ｔ3 （ｓ）を求めると、オープンル
ープでの伝達特性をＴ3 （ｓ）は、
【００３１】
【数７】
【００３２】で表せる。また、アクティブフィルタ１の
閉ループでの伝達関数Ｔ4 （ｓ）を求めると、閉ループ
での伝達特性をＴ4 （ｓ）は、
閉ループでの伝達関数Ｔ4 （ｓ）を求めると、閉ループ
での伝達特性をＴ4 （ｓ）は、
【００３３】
【数８】
【００３４】で表せる。ここで、オープンループでのＤ
Ｃゲインを求めると、ＤＣゲインは式（９）でｓ＝０で
求められるから、ＤＣゲインＴ3 （０）は、 Ｔ3 （０）＝ＡＲ0 ｇm ・・・（１１） となる。式（１１）は式（３）に示す従来のオープンル
ープでのＤＣゲインＴ1（０）に比べて、Ａ倍になる。
Ｃゲインを求めると、ＤＣゲインは式（９）でｓ＝０で
求められるから、ＤＣゲインＴ3 （０）は、 Ｔ3 （０）＝ＡＲ0 ｇm ・・・（１１） となる。式（１１）は式（３）に示す従来のオープンル
ープでのＤＣゲインＴ1（０）に比べて、Ａ倍になる。
【００３５】このため、コンダクタンスアンプ２のコン
ダクタンスｇm を大きくしなくても出力アンプ３のゲイ
ンＡを大きくすることによりＤＣゲインＴ3 （０）を大
きくできることになる。出力アンプ３のゲインＡを大き
くすれば、ＤＣゲインＴ3 （０）に対するコンダクタン
スｇm の影響が小さくなるため、コンダクタンスアンプ
２の出力オフセット電圧の影響を軽減できることにな
る。図５に示す従来回路に比して、Ｓ／Ｎ比を向上でき
る。
ダクタンスｇm を大きくしなくても出力アンプ３のゲイ
ンＡを大きくすることによりＤＣゲインＴ3 （０）を大
きくできることになる。出力アンプ３のゲインＡを大き
くすれば、ＤＣゲインＴ3 （０）に対するコンダクタン
スｇm の影響が小さくなるため、コンダクタンスアンプ
２の出力オフセット電圧の影響を軽減できることにな
る。図５に示す従来回路に比して、Ｓ／Ｎ比を向上でき
る。
【００３６】また、高域での出力インピーダンスＺ03
は、
は、
【００３７】
【数９】
【００３８】で表せる。ここで、ω→∽とすると、式
（９）でｓはｓ＝ｊωであるので、ｓ→∽となる。よっ
て、式（１２）で（１／ｓＣ0 ）の項が「０」になるの
で、式（１２）は、
（９）でｓはｓ＝ｊωであるので、ｓ→∽となる。よっ
て、式（１２）で（１／ｓＣ0 ）の項が「０」になるの
で、式（１２）は、
【００３９】
【数１０】
【００４０】となる。ここで、通常オープンループＤＣ
での出力インピーダンスＺ01は１００Ω程度であり、ま
た、点ＰでのＤＣインピーダンスＲ0 は３００ＫΩ程度
となるので、式（１３）で、オープンループでの出力イ
ンピーダンスＺ01に比べてＤＣインピーダンスＲ0 が十
分に大きいと見なせるので、式（１３）で分母の（Ｚ01
／Ｒ0 ）が０となり、したがって、式（１３）は、
での出力インピーダンスＺ01は１００Ω程度であり、ま
た、点ＰでのＤＣインピーダンスＲ0 は３００ＫΩ程度
となるので、式（１３）で、オープンループでの出力イ
ンピーダンスＺ01に比べてＤＣインピーダンスＲ0 が十
分に大きいと見なせるので、式（１３）で分母の（Ｚ01
／Ｒ0 ）が０となり、したがって、式（１３）は、
【００４１】
【数１１】
【００４２】で表せる。また、出力アンプ３のゲインＡ
が十分に大きいとすると、 （１＋Ａ）≒Ａ と見なせるため、式（１４）は、
が十分に大きいとすると、 （１＋Ａ）≒Ａ と見なせるため、式（１４）は、
【００４３】
【数１２】
【００４４】と表せる。したがって、高域での出力イン
ピーダンスＺ03は、ＤＣ時の出力インピーダンスＺ01の
約１／Ａ倍となり、出力アンプ３のゲインＡを大きくす
るれば、高域時の出力インピーダンスＺ03を低減でき
る。
ピーダンスＺ03は、ＤＣ時の出力インピーダンスＺ01の
約１／Ａ倍となり、出力アンプ３のゲインＡを大きくす
るれば、高域時の出力インピーダンスＺ03を低減でき
る。
【００４５】したがって、高域での特性を向上できる。
なお、本実施例では、１次のローパスフィルタについて
考えたが、これに限ることなく、ｎ次のローパスフィル
タを構成することもできる。図３に本発明の他の実施例
のブロック構成図を示す。
なお、本実施例では、１次のローパスフィルタについて
考えたが、これに限ることなく、ｎ次のローパスフィル
タを構成することもできる。図３に本発明の他の実施例
のブロック構成図を示す。
【００４６】本実施例のアクティブフィルタは、図１の
１次のローパスフィルタをｎ段縦続に接続することによ
りｎ次のローパスフィルタを構成したものである。本実
施例のアクティブフィルタ１０は、図１に示す１次のロ
ーパスフィルタと同一の構成のｎ個のフィルタ回路１１
−１〜１１−ｎを入出力が直列に接続した構成としてな
る。
１次のローパスフィルタをｎ段縦続に接続することによ
りｎ次のローパスフィルタを構成したものである。本実
施例のアクティブフィルタ１０は、図１に示す１次のロ
ーパスフィルタと同一の構成のｎ個のフィルタ回路１１
−１〜１１−ｎを入出力が直列に接続した構成としてな
る。
【００４７】本実施例によれば、各フィルタ回路１１−
１〜１１−ｎでコンダクタンスアンプ２の出力オフセッ
ト電圧の影響を軽減できるので、出力オフセット電圧の
影響を最小限にできる。また、各フィルタ回路１１−１
〜１１−ｎで高域の出力インピーダンスを小さくできる
ため、高域の特性を向上できる。
１〜１１−ｎでコンダクタンスアンプ２の出力オフセッ
ト電圧の影響を軽減できるので、出力オフセット電圧の
影響を最小限にできる。また、各フィルタ回路１１−１
〜１１−ｎで高域の出力インピーダンスを小さくできる
ため、高域の特性を向上できる。
【００４８】
【発明の効果】上述の如く、本発明によれば、コンダク
タンスアンプの出力に入出力間が結合容量により結合さ
れた増幅回路を接続することにより、コンダクタンスア
ンプのｇm を大きくすることなく、オープンループＤＣ
ゲインを大きくでき、したがって、コンダクタンスアン
プのオフセット電圧を増幅することがなくなり、コンダ
クタンスアンプのオフセット電圧の影響を低減でき、Ｓ
／Ｎ比を向上でき、また、高域での出力インピーダンス
を小さくできるため、高域での周波数特性を向上できる
等の特長を有する。
タンスアンプの出力に入出力間が結合容量により結合さ
れた増幅回路を接続することにより、コンダクタンスア
ンプのｇm を大きくすることなく、オープンループＤＣ
ゲインを大きくでき、したがって、コンダクタンスアン
プのオフセット電圧を増幅することがなくなり、コンダ
クタンスアンプのオフセット電圧の影響を低減でき、Ｓ
／Ｎ比を向上でき、また、高域での出力インピーダンス
を小さくできるため、高域での周波数特性を向上できる
等の特長を有する。
【図１】本発明の一実施例の回路構成図である。
【図２】本発明の一実施例の等価回路図である。
【図３】本発明の他の実施例のブロック構成図である。
【図４】従来のコンダクタンスアンプを用いたアクティ
ブフィルタの一例の等価回路図である。
ブフィルタの一例の等価回路図である。
【図５】従来のコンダクタンスアンプを用いたアクティ
ブフィルタの他の一例の等価回路図である。
ブフィルタの他の一例の等価回路図である。
１ アクティブフィルタ ２ コンダクタンスアンプ ３ 出力アンプ ４〜８ 定電流源 Ｑ1 〜Ｑ4 、Ｑ7 ＰＮＰトランジスタ Ｑ5 、Ｑ6 、Ｑ8 ＮＰＮトランジスタ
Claims (2)
- 【請求項１】 入力電圧と出力電圧の差に応じた出力を
出力するコンダクタンスアンプを有するアクティブフィ
ルタにおいて、 前記コンダクタンスアンプの出力電圧を増幅する増幅回
路と、 前記増幅回路の入力と出力とを結合し、前記増幅回路と
ともにミラー回路を構成する結合容量とを有することを
特徴とするアクティブフィルタ。 - 【請求項２】 前記コンダクタンスアンプ、前記増幅回
路、前記結合容量からなるフィルタ回路をｎ段接続する
ことによりｎ次の特性を得ることを特徴とする請求項１
記載のアクティブフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28866696A JP3591162B2 (ja) | 1996-10-30 | 1996-10-30 | アクティブフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28866696A JP3591162B2 (ja) | 1996-10-30 | 1996-10-30 | アクティブフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135781A true JPH10135781A (ja) | 1998-05-22 |
| JP3591162B2 JP3591162B2 (ja) | 2004-11-17 |
Family
ID=17733113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28866696A Expired - Fee Related JP3591162B2 (ja) | 1996-10-30 | 1996-10-30 | アクティブフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3591162B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333340B1 (ko) * | 1999-09-30 | 2002-04-18 | 윤상원 | 피이드백 회로가 있는 능동 인버터를 이용한 고주파용 여파기 회로 |
-
1996
- 1996-10-30 JP JP28866696A patent/JP3591162B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333340B1 (ko) * | 1999-09-30 | 2002-04-18 | 윤상원 | 피이드백 회로가 있는 능동 인버터를 이용한 고주파용 여파기 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3591162B2 (ja) | 2004-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| JP2007181032A (ja) | トランスコンダクタ、積分器及びフィルタ回路 | |
| JPH0143485B2 (ja) | ||
| JP3399329B2 (ja) | 演算増幅器 | |
| US5357188A (en) | Current mirror circuit operable with a low power supply voltage | |
| JP3097563B2 (ja) | 利得可変増幅器 | |
| JPH10135781A (ja) | アクティブフィルタ | |
| JPH0237723B2 (ja) | ||
| JPS645370Y2 (ja) | ||
| JP3833530B2 (ja) | 差動増幅器 | |
| JPS59207712A (ja) | 増幅器 | |
| JPH04233813A (ja) | 広帯域増幅器 | |
| JPH11271367A (ja) | 電界強度検出回路 | |
| JPH073929B2 (ja) | Ａｍ検波回路 | |
| JPH05191157A (ja) | 平衡入力型音声増幅回路 | |
| JPH0746060A (ja) | 演算増幅器 | |
| JPS6330012A (ja) | 差動増幅回路 | |
| JPH03255711A (ja) | 中間周波増幅回路 | |
| JP2003152474A (ja) | 平衡回路 | |
| JPH11195961A (ja) | 対称信号を非対称信号に変換するデバイス | |
| JP2876701B2 (ja) | 演算増幅回路 | |
| JPS649766B2 (ja) | ||
| JPH05335850A (ja) | Ｂｔｌアンプ | |
| JPH0681127U (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040816 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |