JPH10135802A - パルス幅変調方式駆動装置 - Google Patents

パルス幅変調方式駆動装置

Info

Publication number
JPH10135802A
JPH10135802A JP8287854A JP28785496A JPH10135802A JP H10135802 A JPH10135802 A JP H10135802A JP 8287854 A JP8287854 A JP 8287854A JP 28785496 A JP28785496 A JP 28785496A JP H10135802 A JPH10135802 A JP H10135802A
Authority
JP
Japan
Prior art keywords
circuit
output
pulse width
comparator
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8287854A
Other languages
English (en)
Other versions
JP3803437B2 (ja
Inventor
Hiroshi Yasuda
博 安田
Shuji Tamaoka
修二 玉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP28785496A priority Critical patent/JP3803437B2/ja
Publication of JPH10135802A publication Critical patent/JPH10135802A/ja
Application granted granted Critical
Publication of JP3803437B2 publication Critical patent/JP3803437B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 パルス幅変調方式駆動装置において周波数特
性を平坦または任意に設定でき、電源電圧に依存しない
手段を提供する。 【解決手段】 入力端子1は抵抗器R1,R2、コンデ
ンサCの直列回路からなるラグリードフィルタで接地さ
れ、抵抗器R1とR2の接続点から絶対値回路2の入力
に接続され、絶対値回路2の出力と電源電圧にほぼ比例
する波高値の三角波を発生する三角波発生回路3の出力
とが入力値を比較する比較器4に入力され、比較器4の
比較出力と方向切換回路5の制御により駆動回路6は負
荷7を駆動する。駆動回路6の正負の出力は電流出力差
動増幅器8に入力され、その差動出力は抵抗器R2とコ
ンデンサCとの接続点に負帰還するように接続し、ラグ
リードフィルタの数値により回路の周波数特性を平坦ま
たは所定の特性となるよう構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パルス幅変調方式
(以下PWMと略称する)を用いて、電力損失が少なく
負荷を高効率に駆動するパルス幅変調方式駆動装置に関
するものである。
【0002】
【従来の技術】近年、パルス幅変調方式駆動装置は光デ
ィスクプレーヤ等における消費電力を少なくする手段の
一つとして、たとえば光ピックアップのアクチュエータ
のフォーカスコイルやトラッキングコイルの駆動、トラ
バースモータの駆動、スピンドルモータの駆動等に多く
用いられている。以下図面を参照しながら、上述した従
来のパルス幅変調方式駆動装置の一例について説明す
る。
【0003】図4は従来のパルス幅変調方式駆動装置の
第1の例のブロック図である。図4において、入力端子
1は加算回路13の一方の入力端子に接続され、加算回
路13の出力は絶対値回路2を介して、この出力と三角
波発生回路3との値を比較する比較器4に入力され、比
較器4の比較出力によって駆動回路6により負荷7を駆
動する。絶対値回路の出力によって方向切換回路5を介
して駆動回路6の駆動方向を切り換えるように接続され
ている。駆動回路6の正負の出力は差動増幅器11に入
力され、その差動出力は低域通過フィルタ12によって
広域をカットされて加算回路13の他方の入力に負帰還
されている。
【0004】図6は上記パルス幅変調方式駆動装置の動
作波形図である。図6において、説明を簡単にするため
に入力端子1から加算回路13を介して波形(a)のよ
うに時間と共に電圧が上昇するようなスイープ波形が絶
対値回路2に入力したと仮定して説明する。図(b)の
波形b1は絶対値回路2の出力波形、波形b2は三角波
発生回路3の出力波形、図(c)は比較器6の出力波
形、図(d)は駆動回路6の一端の出力波形、図(e)
は駆動回路6の他端の出力波形である。
【0005】図4において、入力端子1に入力された信
号は、絶対値回路2を通して絶対値となり比較器4で三
角波発生回路3の出力と比較され、駆動回路6で負荷7
をパルス幅変調(PWM)駆動される。このとき、方向
切換回路5によって駆動回路6の駆動方向が制御され、
図6の(d),(e)のような波形となる。駆動回路6
の出力は負のゲインをもつ差動増幅器11に入力され、
低域通過フィルタ12で広域がカットされてなめらかな
波形に変換され、加算回路13で入力信号に対して負帰
還がかけられる。負帰還をかける理由は、PWMドライ
ブ時における非線形性を緩和するためと、駆動回路6の
電源電圧によって伝達ゲインが変わらないようにするた
めである。
【0006】
【発明が解決しようとする課題】上記のような図4のブ
ロック図のパルス幅変調方式駆動装置は、加算回路13
の入力から駆動回路6の出力までのゲインをA、差動増
幅器のゲインを-B、低域通過フィルタ12の伝達関数を
ωc/(S+ωc) 、 (ωcは角周波数、Sはラプラス変換
の積分)とすると、全体のゲイン G(S) は、 G(S)=A*(S+ωc)/(S+ωc+A*B*ωc) となり、図7(a)の周波数特性となり、高域の周波数
が持ち上がるという問題点を有していた。また、それを
回避するために、図5に示す回路が考えられる。図5は
従来のパルス幅変調方式駆動装置の第2の例のブロック
図で、図4と異なるのは、なめらかな波形に変換するた
めの低域通過フィルタ12aが加算回路13の後ろに設
けられていることである。
【0007】図5の回路の場合全体のゲインG(S)
は、 G(S)=A*ωc/(S+ωc+A*B*ωc) となり、図7(b)のように高域の周波数が落ちて位相
が遅れるという問題点を有していた。また、駆動回路6
のゲインは電源電圧にほぼ比例するので、電源電圧によ
って周波数特性が変化するという問題点も有していた。
【0008】本発明は、上記従来の問題点を改善するも
ので、高域が持ち上がったり、落ちたりしないパルス幅
変調方式駆動装置を提供すること、または自由に高域の
周波数が設定できるパルス幅変調方式駆動装置を提供す
ることと、電源電圧によって周波数特性が変化しないパ
ルス幅変調方式駆動装置を提供するを目的としてなされ
たものである。
【0009】
【課題を解決するための手段】上記課題を解決するため
に本発明のパルス幅変調方式駆動装置は、請求項1にお
いては、抵抗器およびコンデンサの直列回路よりなりそ
の抵抗器側の一端に入力信号が印加されコンデンサ側の
他端は接地され、前記抵抗器側の一端または抵抗値の中
間から出力が取り出されるラグリードフィルタと、三角
波発生回路と、前記ラグリードフィルタの出力を前記三
角波発生回路の出力と比較してパルス幅に変換する比較
器と、前記比較器の出力のパルス幅に応じて負荷を駆動
する駆動回路と、前記駆動回路の出力を前記ラグリード
フィルタの抵抗器とコンデンサの接続点に帰還するよう
に構成した帰還回路とを備えた構成となっている。
【0010】このような構成において、ラグリードフィ
ルタの抵抗器およびコンデンサの値を調整することによ
って装置の周波数特性を平坦にまたは任意に設定するこ
とができる。また、請求項2においては、電源電圧にほ
ぼ比例する波高値の三角波を発生する三角波発生回路
と、入力信号を三角波発生回路の出力と比較してパルス
幅に変換する比較器と、比較器の出力のパルス幅に応じ
て負荷を駆動する駆動回路と、駆動回路の出力を入力側
に帰還するための帰還回路とを備えた構成となってい
る。
【0011】この構成において、三角波発生回路は電源
電圧にほぼ比例する波高値の三角波を発生することによ
り、駆動回路の伝達ゲインが電源電圧に依存しないよう
に作用し、装置の周波数特性を電源電圧に依存しないパ
ルス幅変調方式駆動装置を提供できる。また、請求項3
においては、請求項1または2の構成に、さらに、比較
器への入力信号の正負状態を検出するとともに入力信号
の絶対値を前記比較器へ出力する絶対値回路と、絶対値
回路の検出した入力信号の正負に基づいて駆動回路の負
荷への駆動方向を切り換える方向切換回路とを加えた構
成となっている。
【0012】この構成によって正負両方向の入力信号が
入力しても絶対値回路で絶対値を出力して比較器で比較
出力を得た後、方向切換回路で入力信号極性に基づいて
駆動回路の駆動方向を切り換えるので、正負両方向の入
力信号も容易に処理することができる。
【0013】
【発明の実施の形態】以下本発明パルス幅変調方式駆動
装置の実施の形態について、図1〜図3、図6および図
7を参照しながら詳細に説明する。 (実施の形態1)図1は本発明の実施の形態1における
パルス幅変調方式駆動装置のブロック図である。図1に
おいて、入力端子1はそれぞれ所定値の抵抗器R1,R
2、コンデンサCの直列回路で接地され、抵抗器R1と
R2との接続点から絶対値回路2の入力に接続されてい
る。ここで、抵抗器R1,R2、コンデンサCは、ラグ
リードフィルタを構成しており、このラグリードフィル
タは遅れ進みフィルタのことで、図7(c)に示すよう
に、周波数の低域を持ち上げて高域をフラット状態に戻
すような周波数特性を有しているものである。また、絶
対値回路2は、入力信号の正負態を検出するとともに、
入力信号の絶対値を出力するものである。3は三角波発
生回路であり、電源電圧にほぼ比例する波高値の三角波
を発生するものである。
【0014】4は比較器であり、絶対値回路2による入
力信号の絶対値出力と、三角波発生回路3の出力とが入
力され、その比較結果を出力する。比較器4の比較出力
に対応して駆動回路6を動作させ、正負の出力状態に応
じて負荷7を駆動するものである。絶対値回路2の出力
に接続した方向切換回路5は、駆動回路6の駆動方向を
切り換えるように接続される。また、駆動回路6の正負
の出力は、たとえば光ピックアップのアクチュエータの
フォーカスコイルやトラッキングコイルなどの負荷7に
接続されるとともに、電流出力差動増幅器8に入力さ
れ、その差動出力は抵抗器R2とコンデンサCとの接続
点に接続されている。ここで、電流出力差動増幅器8
は、駆動回路6の出力を入力側に帰還させる帰還回路を
構成しているものである。
【0015】以上のように構成されたパルス幅変調方式
駆動装置について、以下その動作を説明する。入力端子
1に入力された信号は、抵抗器R1,R2およびコンデ
ンサCで構成されたラグリードフィルタと絶対値回路2
を通して比較器4で三角波発生回路3の出力と比較さ
れ、駆動回路6で負荷7をPWM駆動される。このと
き、方向切換回路5によって駆動回路6の駆動方向が制
御され、図6の(d)、(e)に示すような波形とな
る。駆動回路6の出力は負のゲインをもつ電流出力差動
増幅器8に入力され、その出力電流はコンデンサCでな
めらかな波形に変換され、抵抗器R2を通して入力信号
に対して負帰還がかけられる。ここで、図1のブロック
図のパルス幅変調方式駆動装置は、絶対値回路2の入力
から駆動回路6の出力までのゲインを K、電流出力差動
増幅器8の電圧−電流変換ゲインを -Yとすると、全体
のゲイン G(S) は、 G(S)=K*(1+S*C*R2)/(1+R1*K*Y+S*C*(R1+R2)) となり、また、 R2=(R1+R2)/(1+R1*K*Y) の条件を満たすとき、すなわち、 R2=1/(K*Y) のときは、 G(S)=K*R2/(R1+R2) となり、周波数特性は平坦である。
【0016】ここで、図3(a)に三角波発生回路3の
回路図の一例を示す。外部クロック入力端子21がコン
デンサC21、抵抗器R21の直列回路を介して接地さ
れ、コンデンサC21と抵抗器R21の接続点からトラ
ンジスタQ21のベースに接続され、トランジスタQ2
1のエミッタは接地されている。コレクタには抵抗器R
22を介して電源である電池23の電圧が印加され、更
に当該コレクタはコンデンサC22で接地されるととも
に出力端子22に接続されている。
【0017】外部クロック入力端子21には、図3
(b)で示される外部クロック信号が入力され、コンデ
ンサC21と抵抗器R21とで微分され図3(c)で示
される波形になり、外部クロックの立ち上がりでトラン
ジスタQ21がONして出力端子22のレベルは0にな
り、その後、抵抗器R22とコンデサC22の時定数で
ゆっくりと立ち上がる図3(d)で示されるような鋸歯
状の三角波が出力端子22に発生する。このとき、抵抗
器R22には電池23の電圧に比例した電流が流れるた
め、三角波の波高値は電池23の電圧に比例する。
【0018】また波形図の図6において、波形(b1)
は絶対値回路2の出力波形、(b2)は三角波発生回路
3の出力波形、波形(d)は駆動回路6の一端の出力波
形、波形(e)は駆動回路6の他端の出力波形であり、
三角波(b2)の波高は電池23の電圧に比例するた
め、駆動回路6の一端の出力波形(d)のパルス幅は電
池23の電圧にほぼ反比例するので、駆動面積が同じと
なり、駆動回路6のゲインは電池23の電圧にほとんど
依存しない。
【0019】(実施の形態2)図2は本発明の実施の形
態2におけるパルス幅変調方式駆動装置のブロック図で
ある。図2において、図1のブロック図の抵抗器R1に
代えてV−I変換回路9を接続し、その出力を所定の値
の抵抗器RとコンデンサCとの直列回路で接地し、V−
I変換回路9の出力は絶対値回路2の入力に接続し、ま
た抵抗器RとコンデンサCの接続点には電流出力差動増
幅器8の出力を接続したもので、それ以外は図1と同じ
接続である。
【0020】以上のように構成されたパルス幅変調方式
駆動装置について、以下その動作を説明する。入力端子
1に入力された信号は、V−I変換回路9で電圧から電
流に変換され、抵抗器R、コンデンサCで構成されたラ
グリードフィルタと絶対値回路2を通して比較器4で三
角波発生回路3の出力と比較され、駆動回路6で負荷7
をPWM駆動する。ここで、ラグリードフィルタの周波
数特性は図7(d)で示されるような周波数特性を有す
る。このとき、方向切換回路5によって駆動回路6の駆
動方向が制御され、図6の(d),(e)のような波形
となる。駆動回路6の出力は負のゲインをもつ電流出力
差動増幅器8に入力され、その出力電流はコンデンサC
でなめらかな波形に変換され、抵抗器Rを通して入力信
号に対して負帰還がかけられる。ここで、図2のブロッ
ク図のパルス幅変調方式駆動装置は、V−I変換回路9
電圧−電流変換ゲインを Y1、絶対値回路2の入力から
駆動回路6の出力までのゲインを K、電流出力差動増幅
器8の電圧−電流変換ゲインを-Y2 とすると、全体のゲ
イン G(S) は、 G(S)=K*Y1*R*(1+S*C*R)/(K*Y2*R+S*C*R) となり、 また R=1/(K*Y2) のときは、 G(S)=K*Y1*R となり、周波数特性は平坦となる。
【0021】以上のように本発明の実施の形態1、2の
パルス幅変調方式駆動装置によれば平坦な周波数特性が
得られ、電源電圧に依存しない。なお入力信号を正の値
の範囲に限定すれば絶対値回路2および方向切換回路5
は不要である。
【0022】
【発明の効果】以上のように本発明は、抵抗器およびコ
ンデンサの直列回路よりなりその抵抗器側の一端に入力
信号が印加されコンデンサ側の他端は接地され、前記抵
抗器側の一端または抵抗値の中間から出力が取り出され
るラグリードフィルタと、三角波発生回路と、前記ラグ
リードフィルタの出力を前記三角波発生回路の出力と比
較してパルス幅に変換する比較器と、前記比較器の出力
のパルス幅に応じて負荷を駆動する駆動回路と、前記駆
動回路の出力を前記ラグリードフィルタの抵抗器とコン
デンサの接続点に帰還するように構成した帰還回路とを
備えているものであり、前記ラグリードフィルタの抵抗
器およびコンデンサの値を調整することによって装置の
周波数特性を平坦にまたは任意に設定することができ
る。
【0023】また、電源電圧にほぼ比例する波高値の三
角波を発生する三角波発生回路と、入力信号を三角波発
生回路の出力と比較してパルス幅に変換する比較器と、
比較器の出力のパルス幅に応じて負荷を駆動する駆動回
路と、駆動回路の出力を入力側に帰還するための帰還回
路とを備え、三角波発生回路は電源電圧にほぼ比例する
波高値の三角波を発生することにより、駆動回路の伝達
ゲインが電源電圧に依存しないように作用し、装置の周
波数特性を電源電圧に依存しないパルス幅変調方式駆動
装置を提供できるものである。
【図面の簡単な説明】
【図1】本発明の実施の形態1のパルス幅変調方式駆動
装置のブロック図
【図2】同じく実施の形態2のパルス幅変調方式駆動装
置のブロック図
【図3】三角波発生回路3の回路図およびその各部波形
【図4】従来のパルス幅変調方式駆動装置の第1の例の
ブロック図
【図5】従来のパルス幅変調方式駆動装置の第2の例の
ブロック図
【図6】PWM動作の波形図
【図7】周波数特性の説明図
【符号の説明】 1 入力端子 2 絶対値回路 3 三角波発生回路 4 比較器 5 方向切換回路 6 駆動回路 7 負荷 8 電流出力差動増幅器 9 V−I変換回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 抵抗器およびコンデンサの直列回路より
    なりその抵抗器側の一端に入力信号が印加されコンデン
    サ側の他端は接地され、前記抵抗器側の一端または抵抗
    値の中間から出力が取り出されるラグリードフィルタ
    と、 三角波発生回路と、 前記ラグリードフィルタの出力を前記三角波発生回路の
    出力と比較してパルス幅に変換する比較器と、 前記比較器の出力のパルス幅に応じて負荷を駆動する駆
    動回路と、 前記駆動回路の出力を前記ラグリードフィルタの抵抗器
    とコンデンサの接続点に帰還するように構成した帰還回
    路とを備えたことを特徴とするパルス幅変調方式駆動装
    置。
  2. 【請求項2】 電源電圧にほぼ比例する波高値の三角波
    を発生する三角波発生回路と、 入力信号を前記三角波発生回路の出力と比較してパルス
    幅に変換する比較器と、 前記比較器の出力のパルス幅に応じて負荷を駆動する駆
    動回路と、 前記駆動回路の出力を入力側に帰還するための帰還回路
    とを備えたことを特徴とするパルス幅変調方式駆動装
    置。
  3. 【請求項3】 比較器への入力信号の正負態を検出する
    とともに入力信号の絶対値を前記比較器へ出力する絶対
    値回路と、 前記絶対値回路の検出した入力信号の正負に基づいて駆
    動回路の負荷への駆動方向を切り換える方向切換回路と
    を備えた請求項1または2記載のパルス幅変調方式駆動
    装置。
JP28785496A 1996-10-30 1996-10-30 パルス幅変調方式駆動装置 Expired - Fee Related JP3803437B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28785496A JP3803437B2 (ja) 1996-10-30 1996-10-30 パルス幅変調方式駆動装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28785496A JP3803437B2 (ja) 1996-10-30 1996-10-30 パルス幅変調方式駆動装置

Publications (2)

Publication Number Publication Date
JPH10135802A true JPH10135802A (ja) 1998-05-22
JP3803437B2 JP3803437B2 (ja) 2006-08-02

Family

ID=17722639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28785496A Expired - Fee Related JP3803437B2 (ja) 1996-10-30 1996-10-30 パルス幅変調方式駆動装置

Country Status (1)

Country Link
JP (1) JP3803437B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104713536A (zh) * 2013-12-13 2015-06-17 上海博泰悦臻网络技术服务有限公司 信号检测电路及车载设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4833812B2 (ja) 2006-11-30 2011-12-07 パナソニック株式会社 Pwm駆動装置及びその出力オフセット補正方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104713536A (zh) * 2013-12-13 2015-06-17 上海博泰悦臻网络技术服务有限公司 信号检测电路及车载设备

Also Published As

Publication number Publication date
JP3803437B2 (ja) 2006-08-02

Similar Documents

Publication Publication Date Title
JP3506913B2 (ja) スイッチングレギュレータ
KR100968557B1 (ko) 승압/강압형 스위칭 레귤레이터 및 그 동작 제어방법
US4016501A (en) Switching amplifier system
JP2946091B2 (ja) スイッチング・レギュレーター
JP2008167091A (ja) 三角波発生回路およびpwm変調回路
EP1187303A2 (en) PWM Control circuit for DC-DC converter
US20060043952A1 (en) Spring modulation with fast load-transient response for a voltage regulator
EP0662747B1 (en) A DC/DC converter for outputting multiple signals
US20060071697A1 (en) Pwm generator
KR100377133B1 (ko) 피더블유엠 입력 모터 구동 회로
JPH10135802A (ja) パルス幅変調方式駆動装置
US4594541A (en) Switching regulator using dual slope sawtooth generator
JP3413281B2 (ja) 電力増幅回路
JPH04236171A (ja) インバータの出力電圧波形歪み抑制法
JP3411752B2 (ja) Dcチョッパ回路によるモータ制御時の電流制限構造
JP3180919B2 (ja) ステップモータの定電流駆動回路
JPH0479784A (ja) Pwm増幅器の電流制限回路
JPS6232716B2 (ja)
JP3424245B2 (ja) 電圧型pwmインバータ
JP2839558B2 (ja) Pwm駆動回路
JPS6119169B2 (ja)
US6765449B2 (en) Pulse width modulation circuit
JP3360419B2 (ja) 増幅回路
JPS61185084A (ja) サ−ボモ−タの制御回路
JPH04252312A (ja) 電圧コンバータ回路

Legal Events

Date Code Title Description
A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040402

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060508

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees