JPH1013763A - 画像処理装置および画像処理方法 - Google Patents

Abstract

(57)【要約】 【課題】 少ない記憶容量のフレームメモリを用いて、
画像を、そのライン数を変えずに、縦方向に拡大するこ
とができるようにする。 【解決手段】 リングバッファ構成のフレームメモリ１
１は、５／４（＝１＋（１−３／４））フレーム分の記
憶容量を有しており、そこには、画像信号が順次書き込
まれていく。一方、アドレスラッチ回路１８では、その
画像信号が書き込まれた書き込みアドレスが記憶され
る。そして、フレームメモリ１１に、１フレーム前に書
き込まれた、１フレームの画像信号のうちの、上部３／
４フレームの画像信号が、アドレスラッチ回路１８に記
憶された書き込みアドレスに基づいて読み出され、ライ
ンディレイ１３、演算器１４、およびスイッチ１５にお
いて、ライン（水平走査線）と垂直な方向（縦方向）
に、４／３倍される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像処理装置およ
び画像処理方法に関する。特に、例えばアスペクト比が
４：３のＮＴＳＣ（National Television System Commi
ttee）方式の画像信号を、アスペクト比が１６：９の画
像信号に変換する場合などの、画像信号のアスペクト比
を変換する場合などに用いて好適な画像処理装置および
画像処理方法に関する。

【０００２】

【従来の技術】近年におけるオーディオビジュアル指向
の高まりから、より臨場感のある画像（映像）が望まれ
るようになり、最近では、従来より横長の、いわゆるワ
イドディスプレイを用いたテレビジョン受像機が実用化
されている。このようなテレビジョン受像機（以下、ワ
イドテレビジョン受像機という）では、表示画面のアス
ペクト比が１６：９となっており、例えばアスペクト比
が４：３のＮＴＳＣ方式の画像信号（テレビジョン信
号）が、アスペクト比が１６：９の画像信号に変換され
て表示されるようになされている。ワイドテレビジョン
受像機によれば、アスペクト比が現行の４：３の表示画
面を有するテレビジョン受像機に比べて視野角を広くと
ることができ、迫力のある画像を得ることができる。

【０００３】なお、ワイドテレビジョン受像機のアスペ
クト比は、いわゆるハイビジョン（ＨＤＴＶ（High Def
inition Television））に対応して、１６：９とされて
いる。

【０００４】図１４は、従来のワイドテレビジョン受像
機の一例の構成を示している。ＵＨＦ（Ultra High Fre
quency）／ＶＨＦ（Very High Freqency）用のアンテナ
１またはパラボラアンテナ（ＢＳ（Broadcast Sattelit
e）アンテナ）２では、放送局から送信されてくるＮＴ
ＳＣ方式の画像信号（テレビジョン信号）が受信され、
その受信信号は、ＵＶ（UHF/VHF）／ＢＳチューナ３に
供給される。ＵＶ／ＢＳチューナ３では、所定のチャン
ネルが選局（検波）され、ＮＴＳＣデコーダ４に出力さ
れる。ＮＴＳＣデコーダ４では、ＵＶ／ＢＳチューナ３
の出力、即ち、所定のチャンネルのＮＴＳＣ方式の画像
信号に対し、必要な処理が施され、これにより、例えば
ＲＧＢ信号とされる。このＲＧＢ信号は、ライン倍速変
換回路５に出力される。

【０００５】ここで、ワイドテレビジョン受像機におい
ては、偏向系の整合性を重視してＮＴＳＣ方式の画像信
号を倍速変換処理し、元の周波数の２倍の周波数の水平
走査信号で表示することが行われる。また、ＬＣＤ（液
晶ディスプレイ）やプラズマトロンなどの固体表示装置
を使用したワイドテレビジョン受像機においても、固体
撮像装置の表示装置のライン数（画素数）と、画像信号
の水平走査線数との整合性を考慮して、ＮＴＳＣ方式の
画像信号を、倍速変換処理し、元の周波数の２倍の周波
数の水平走査信号で表示するようになされている。

【０００６】図１４のワイドテレビジョン受像機におい
ても同様に、ＮＴＳＣ方式の画像信号に対し、倍速変換
処理が施されるようになされている。即ち、ライン倍速
変換回路５は、ＮＴＳＣデコーダ４からのＲＧＢ信号に
対し、倍速変換処理の１つである、例えば同一ライン
（水平走査線）を２回連続して読み出すライン倍速変換
処理を施して出力する。従って、ライン倍速変換回路５
からは、２５２．５ラインでなる１フィールドの画像信
号が、５２５ラインでなる１フレームの画像信号に変換
されて出力される。ここで、ライン倍速変換回路５が出
力するＲＧＢ信号を、以下、適宜、倍速ＲＧＢ信号また
は倍速画像信号という。

【０００７】ライン倍速変換回路５から出力された倍速
ＲＧＢ信号は、アスペクト比変換回路１０６に供給され
る。アスペクト比変換回路１０６では、ライン倍速変換
回路５からの倍速画像信号（倍速ＲＧＢ信号）を構成す
るライン数を変えずに、即ち、１フレームのライン数が
５２５本のままで、そのアスペクト比が４：３から１
６：９に変換される。そして、このアスペクト比が１
６：９の倍速画像信号は、同じくアスペクト比が１６：
９の、例えばＣＲＴ（Cathode Ray Tube）や、ＬＣＤ、
プラズマトロンなどでなる表示装置７に供給されて表示
される。

【０００８】図１５は、図１４のアスペクト比変換回路
１０６の構成例を示している。同図に示すように、アス
ペクト比変換回路１０６は、画像を、縦方向（水平走査
線と垂直な方向）または横方向（水平走査線と平行な方
向）にそれぞれ拡大する縦方向拡大回路１０８または横
方向拡大回路９から構成される。

【０００９】ここで、アスペクト比が４：３の画像信号
を、アスペクト比が１６：９の画像信号に変換する方法
としては、例えば図１６（Ａ）に示すように、その横方
向だけを、４／３倍に拡大する方法がある。しかしなが
ら、このように横方向だけを拡大したのでは、画像信号
の真円率を保つことができない。

【００１０】そこで、アスペクト比変換回路１０６で
は、例えば図１６（Ｂ）に示すようにして画像信号のア
スペクト比が変換されるようになされている。即ち、ま
ず、縦方向拡大回路１０８において、倍速画像信号の縦
方向が、４／３倍に拡大される。但し、この拡大は、１
フレームの倍速画像信号のうち、３／４フレームの画像
信号を対象に行う。従って、この拡大により得られる画
像信号のアスペクト比は、４：３のまま変わらないが、
その画像は、縦方向に４／３倍されたものとなる。次
に、横方向拡大回路９において、上述のように縦方向を
拡大した倍速画像信号の横方向が、４／３倍に拡大され
る。これにより、真円率を保たれた、アスペクト比が１
６：９（＝４×４／３：３）の画像信号が得られる。

【００１１】次に、図１７を参照して、図１５の縦方向
拡大回路１０８の処理について説明する。縦方向拡大回
路１０８では、入力された倍速映像信号を構成する、連
続する３つのライン（図１７では、第１乃至第３ライ
ン）に、１ラインが補間され、これにより、３ラインが
４ラインに変換されるようになされている。即ち、第１
乃至第３ラインそれぞれにおいて、垂直方向に隣接する
画素の画像信号Ａ，Ｂ，Ｃのうち、画像信号Ａが、その
まま、第１ラインを構成する画素の画像信号Ａ’として
出力される。また、画像信号ＡとＢとの平均値（（Ａ＋
Ｂ）／２）が計算され、これが、第２ラインを構成する
画素の画像信号Ｂ’として出力される。さらに、画像信
号ＢとＣとの平均値（（Ｂ＋Ｃ）／２）が計算され、こ
れが、第３ラインを構成する画素の画像信号Ｃ’として
出力される。そして、画像信号Ｃが、そのまま、第４ラ
インを構成する画素の画像信号Ｄ’として出力される。

【００１２】縦方向拡大回路１０８では、以上の処理
が、１フレームの倍速画像信号のうちの、上部３／４フ
レームに対して行われ、これにより、ライン数を変えず
に、画像が、縦方向に４／３倍される。

【００１３】図１８は、図１５の縦方向拡大回路１０８
の構成例を示している。なお、各部における信号波形
を、図１９および図２０に示す。

【００１４】この縦方向拡大回路１０８には、ライン倍
速変換回路５から、例えば図１９（Ａ）に示すような画
像信号（倍速画像信号）が供給される他、図示せぬ回路
から、図１９（Ｂ）乃至図１９（Ｆ）にそれぞれ示すよ
うな、ライトイネーブル信号ＷＥ（Write Enable）、ク
ロックＣＫ（ClocK）、水平同期信号ＨＰ（HorizonalPu
lus）、垂直同期信号ＶＰ（Virtical Pulus）、または
フレームパルスＦＰ（Flame Pulse）も供給されるよう
になされている（クロックＣＫ、水平同期信号ＨＰ、垂
直同期信号ＶＰについては、それぞれ図２０（Ｃ）乃至
図２０（Ｅ）にも示してある）。

【００１５】ここで、ライトイネーブル信号ＷＥ（図１
９（Ｂ））は、クロックＣＫ（図１９（Ｃ））と周期が
同一で、位相が幾分ずれたパルスとされている。クロッ
クＣＫ（図１９（Ｃ））は、各画素に対応する画像信号
（図１９（Ａ））のタイミングで与えられるようになさ
れている。なお、クロックＣＫは、例えばデューティ比
が５０％のパルス（Ｈレベルの期間とＬレベルの期間と
が等しいパルス）とされている。水平同期信号ＨＰ（図
１９（Ｄ））および垂直同期信号ＶＰ（図１９（Ｅ））
は、画像信号（図１９（Ａ））から抽出されるようにな
されている。フレームパルスＦＰ（図１９（Ｆ））は、
例えば奇数フレームまたは偶数フレームで、それぞれＨ
レベルまたはＬレベルとなるようになされている。

【００１６】なお、水平同期信号ＨＰまたは垂直同期信
号ＶＰは、ラインまたはフレームの先頭のタイミング
で、例えばＬレベルになるようになされている。

【００１７】画像信号（倍速画像信号）（図１９
（Ａ））は、フレームメモリ１１１および２１１の入力
端子ｉｎに供給されるようになされている。ライトイネ
ーブル信号ＷＥ（図１９（Ｂ））は、ＯＲゲート５１ま
たは５２それぞれの一方の入力端子に供給されるように
なされている。クロックＣＫ（図１９（Ｃ））は、書き
込みアドレスカウンタ２４、読み出しアドレスカウンタ
１２１、またはラインディレイ１３それぞれのクロック
端子ｃｋに供給されるようになされている。水平同期信
号ＨＰ（図１９（Ｄ））は、読み出し制御回路１７また
はアドレスラッチ回路２２それぞれのクロック端子ｃｋ
に供給されるようになされている。垂直同期信号ＶＰ
（図１９（Ｅ））は、書き込みアドレスカウンタ２４、
読み出し制御回路１７、または読み出しアドレスカウン
タ１２１それぞれのリセット端子ｒｓｔに供給されるよ
うになされている。フレームパルスＦＰ（図１９
（Ｆ））は、ＮＯＴゲート５３を介して、ＯＲゲート５
１の他方の入力端子並びにスイッチ１２３の制御端子ｃ
ｎｔに供給されるとともに、ＯＲゲート５２の他方の入
力端子、並びにスイッチ５４または２２３それぞれの制
御端子ｃｎｔに供給されるようになされている。

【００１８】従って、ＯＲゲート５１では、ライトイネ
ーブル信号ＷＥと、フレームパルスＦＰを反転したもの
との論理和が計算されて出力される。ＯＲゲート５１の
出力は、フレームメモリ１１１のライトイネーブル端子
ｗｅに供給される。フレームメモリ１１１は、そのライ
トイネーブル端子ｗｅにＬレベルが印加されているとき
に、その入力端子ｉｎに供給される信号を記憶するよう
になされており、従って、フレームメモリ１１１では、
入力端子ｉｎに入力されている画像信号は、フレームパ
ルスＦＰがＨレベルのときに、ライトイネーブル信号Ｗ
ＥがＬレベルになるタイミングで記憶される。即ち、フ
レームメモリ１１１では、奇数フレームの画像信号が記
憶される。

【００１９】また、ＯＲゲート５２では、ライトイネー
ブル信号ＷＥと、フレームパルスＦＰとの論理和が計算
されて出力される。ＯＲゲート５２の出力は、フレーム
メモリ２１１のライトイネーブル端子ｗｅに供給され
る。フレームメモリ２１１も、フレームメモリ１１１と
同様に、そのライトイネーブル端子ｗｅにＬレベルが印
加されているときに、その入力端子ｉｎに供給される信
号を記憶するようになされており、従って、フレームメ
モリ２１１では、入力端子ｉｎに入力されている画像信
号は、フレームパルスＦＰがＬレベルのときに、ライト
イネーブル信号ＷＥがＬレベルになるタイミングで記憶
される。即ち、フレームメモリ２１１では、偶数フレー
ムの画像信号が記憶される。

【００２０】一方、書き込みアドレスカウンタ２４は、
そのリセット端子ｒｓｔに垂直同期信号ＶＰが供給され
るタイミング（例えば、ＶＰがＬレベルになるタイミン
グ）、即ち、フレームの先頭のタイミングで、例えば０
にリセットされ、そのクロック端子ｃｋに供給されるク
ロックＣＫをカウントするようになされている。そし
て、このカウント値を、フレームメモリ１１１および２
１１の書き込みアドレスとして、スイッチ１２３および
２２３の端子ａに供給するようになされている。

【００２１】読み出しアドレスカウンタ１２１も、書き
込みアドレスカウンタ２４と同様に、そのリセット端子
ｒｓｔに垂直同期信号ＶＰが供給されるタイミングで、
例えば０にリセットされ、そのクロック端子ｃｋに供給
されるクロックＣＫをカウントするようになされてい
る。そして、このカウント値を、フレームメモリ１１１
および２１１の読み出しアドレスとして、スイッチ１２
３および２２３の端子ｂに供給するようになされてい
る。さらに、読み出しアドレスカウンタ１２１が出力す
る読み出しアドレスは、アドレスラッチ回路２２にも供
給されるようになされている。

【００２２】スイッチ１２３および２２３は、その制御
端子ｃｎｔに印加されるレベルが、例えばＨまたはＬレ
ベルのとき、それぞれ端子ｂまたはａを選択するように
なされている。従って、フレームパルスＦＰがＨレベル
のとき、スイッチ１２３または２２３は、端子ａまたは
ｂをそれぞれ選択し、また、フレームパルスＦＰがＬレ
ベルのとき、スイッチ１２３または２２３は、端子ｂま
たはａをそれぞれ選択するようになされている。スイッ
チ１２３または２２３の出力は、フレームメモリ１１１
または２１１のアドレス端子ａｄにそれぞれ供給される
ようになされている。

【００２３】従って、フレームメモリ１１１のアドレス
端子ａｄには、奇数フレームまたは偶数フレームのタイ
ミングで、書き込みアドレスまたは読み出しアドレスが
それぞれ供給される。また、フレームメモリ２１１のア
ドレス端子ａｄには、フレームメモリ１１１における場
合と逆のタイミングで、即ち、偶数フレームまたは奇数
フレームのタイミングで、書き込みアドレスまたは読み
出しアドレスがそれぞれ供給される。

【００２４】従って、フレームメモリ１１１では、フレ
ームパルスＦＰがＨレベルのときに、書き込みアドレス
カウンタ２４よりスイッチ１２３を介して供給される書
き込みアドレスに、奇数フレームの画像信号が記憶さ
れ、また、フレームパルスＦＰがＬレベルのときに、読
み出しアドレスカウンタ１２１よりスイッチ１２３を介
して供給される読み出しアドレスから、奇数フレームの
画像信号が読み出される。一方、フレームメモリ２１１
では、フレームパルスＦＰがＬレベルのときに、書き込
みアドレスカウンタ２４よりスイッチ１２３を介して供
給される書き込みアドレスに、偶数フレームの画像信号
が記憶され、また、フレームパルスＦＰがＨレベルのと
きに、読み出しアドレスカウンタ１２１よりスイッチ１
２３を介して供給される読み出しアドレスから、偶数フ
レームの画像信号が読み出される。

【００２５】即ち、縦方向拡大回路１０８に奇数フレー
ムが供給されるタイミングでは、フレームメモリ１１１
には、その奇数フレームの画像信号が記憶される一方、
フレームメモリ２１１からは、その１フレーム前の偶数
フレームの画像信号が読み出される。また、縦方向拡大
回路１０８に偶数フレームが供給されるタイミングで
は、フレームメモリ２１１には、その偶数フレームの画
像信号が記憶される一方、フレームメモリ１１１から
は、その１フレーム前の奇数フレームの画像信号が読み
出される。

【００２６】ところで、アドレスラッチ回路２２は、そ
のクロック端子ｃｋに供給されている水平同期信号ＨＰ
の、例えば立ち上がりエッジのタイミングで、読み出し
アドレスカウンタ１２１が出力する読み出しアドレスを
ラッチするようになされている。従って、アドレスラッ
チ回路２２では、フレームメモリ１１１および２１１に
おいて、各ラインの先頭の画素の画像信号が記憶された
アドレスがラッチされる。そして、アドレスラッチ回路
２２でラッチされた読み出しアドレスは、読み出しアド
レスカウンタ１２１のアドレス入力端子ｄａ２に供給さ
れるようになされている。

【００２７】また、読み出し制御回路１７は、そのリセ
ット端子ｒｓｔに垂直同期信号ＶＰが供給されるタイミ
ングで、例えば０にリセットされ、そのクロック端子ｃ
ｋに供給される水平同期信号ＨＰをカウントするように
なされている。そして、読み出し制御回路１７は、この
カウント値に基づいて、例えば図２０（Ｇ）に示すよう
な４ラインごとにＬレベルが現れるロード信号ＬＤ２
と、例えば図２０（Ｈ）に示すような２ラインごとにＨ
レベルとＬレベルになることを繰り返す選択信号を生成
するようになされている。

【００２８】なお、図２０では、ロード信号ＬＤ２は、
垂直同期信号ＶＰ（図２０（Ｅ））のタイミングから、
即ち、各フレームの先頭から、４，８，・・・ライン目
の先頭（第４ライン、第８ライン、・・・の先頭）のタ
イミングにおいてＬレベルになるようになされている。
また、選択信号は、各フレームの第１ラインまでがＨレ
ベル、第２および第３ラインがＬレベル、第４および第
５ラインがＨレベル、第６および第７ラインがＬレベ
ル、・・・となるようになされている。

【００２９】読み出し制御回路１７において生成された
ロード信号ＬＤ２または選択信号は、その出力端子ｏ１
またはｏ２から、読み出しアドレスカウンタ１２１の入
力端子ｉ２またはスイッチ１５の制御端子ｃｎｔにそれ
ぞれ供給されるようになされている。

【００３０】読み出しアドレスカウンタ１２１は、読み
出し制御回路１７からロード信号ＬＤ２が供給されるタ
イミング（ＬＤ２がＬレベルになるタイミングで）、ア
ドレスラッチ回路２２から供給されるアドレス（読み出
しアドレス）をロードし、クロックＣＫのカウント値
を、アドレスラッチ回路２２から供給されるアドレスに
更新するようになされている。

【００３１】従って、読み出しアドレスカウンタ１２１
は、垂直同期信号ＶＰ（図２０（Ｅ））のタイミング
で、カウント値をリセットした後、第１ラインから第３
ラインまでは、クロックＣＫ（図２０（Ｃ））をカウン
トしていき、ロード信号ＬＤ２（図２０（Ｇ））がＬレ
ベルになる、第４ラインの先頭を読み出すタイミングに
おいて、そのカウント値を、アドレスラッチ回路２２が
出力するアドレスに更新する。このとき、アドレスラッ
チ回路２２は、読み出しアドレスカウンタ１２１が１ラ
イン前に出力した読み出しアドレス、即ち、第３ライン
の先頭の読み出しアドレスをラッチしており、従って、
読み出しアドレス１２１は、第１乃至第３ラインを読み
出すための読み出しアドレスを出力した後、本来なら
ば、第４ラインの先頭の読み出しアドレスを出力すると
ころを、再度、第３ラインの先頭の読み出しアドレスを
出力する。

【００３２】その後、読み出しアドレスカウンタ１２１
は、次にロード信号ＬＤ２がＬレベルになるまで、即
ち、第３ラインから４ライン後までは、クロックＣＫ
（図２０（Ｃ））をカウントしていき、これにより、第
３乃至６ラインを読み出すための読み出しアドレスを出
力する。そして、読み出しアドレスカウンタ１２１は、
ロード信号ＬＤ２（図２０（Ｇ））が再びＬレベルにな
る、第７ラインの先頭を読み出すタイミングにおいて、
そのカウント値を、アドレスラッチ回路２２が出力する
アドレスに更新する。このとき、アドレスラッチ回路２
２は、読み出しアドレスカウンタ１２１が１ライン前に
出力した読み出しアドレス、即ち、第６ラインの先頭の
読み出しアドレスをラッチしており、従って、読み出し
アドレス１２１は、第３乃至第６ラインを読み出すため
の読み出しアドレスを出力した後、本来ならば、第７ラ
インの先頭の読み出しアドレスを出力するところを、再
度、第６ラインの先頭の読み出しアドレスを出力する。

【００３３】読み出しアドレスカウンタ１２１では、以
下、同様にして、読み出しアドレスが発生される。従っ
て、フレームメモリ１１１および２１１からの画像信号
の読み出し時においては、図２０（Ｉ）に示すように、
第１ライン、第２ライン、第３ライン、第３ライン、第
４ライン、第５ライン、第６ライン、第６ライン、第７
ライン、・・・というように、３ラインが順次読み出さ
れた後、そのうちの最後に読み出されたラインが再度読
み出されることが繰り返される（以下、適宜、再度読み
出されたラインを、重複ラインという）。

【００３４】ここで、書き込みアドレスカウンタ２４
は、上述したように、垂直同期信号ＶＰのタイミングで
リセットされながら、クロックＣＫをカウントし、その
カウント値を、書き込みアドレスとして出力する。従っ
て、フレームメモリ１１１および２１１には、１フレー
ムの画像信号を構成する第１乃至第５２５ラインが、順
次記憶される。これに対し、読み出しアドレスカウンタ
１２１は、やはり垂直同期信号ＶＰのタイミングでリセ
ットされながら、クロックＣＫをカウントし、そのカウ
ント値を、読み出しアドレスとして出力するが、このカ
ウント値は、上述したように、４ラインに１回の割合で
更新される。このため、フレームメモリ１１１および２
１１から順次読み出された４ラインのうち、最後のライ
ンと、最後から２番目のラインは同一ラインであり、そ
の結果、フレームメモリ１１１および２１１からは、そ
こに記憶された１フレームの画像信号のうち、上部３／
４フレームの画像信号しか読み出されない。

【００３５】即ち、フレームメモリ１１１および２１１
からは、データ量としては、１フレーム分の画像信号が
読み出されるが、そのうちの１／４フレーム分は重複ラ
インであり、実質的には、第１ラインから第５２５×３
／４ラインまでの３／４フレーム分のラインしか読み出
されない。

【００３６】フレームメモリ１１１または２１１から読
み出された画像信号は、その出力端子ｏｕｔから、スイ
ッチ５４の端子ａまたはｂに、それぞれ供給されるよう
になされている。スイッチ５４は、その制御端子ｃｎｔ
に供給されるフレームパルスＦＰ（図１９（Ｆ））がＨ
またはＬレベルのとき、その端子ｂまたはａを選択する
ようになされており、その出力は、ラインディレイ１３
の入力端子ｉｎ、演算器１４、およびスイッチ１５の端
子ｂに供給されるようになされている。

【００３７】従って、フレームパルスＦＰがＬレベルで
ある場合、即ち、フレームメモリ１１１から、そこに記
憶された奇数フレームの画像信号が読み出される場合に
おいては、その画像信号は、スイッチ５４を介して、ラ
インディレイ１３、演算器１４、およびスイッチ１５に
供給される。また、フレームパルスＦＰがＨレベルであ
る場合、即ち、フレームメモリ２１１から、そこに記憶
された偶数フレームの画像信号が読み出される場合にお
いては、その画像信号は、スイッチ５４を介して、ライ
ンディレイ１３、演算器１４、およびスイッチ１５に供
給される。

【００３８】ラインディレイ１３は、スイッチ５４を介
して供給される画像信号を、そのクロック端子ｃｋに供
給されるクロックＣＫにしたがって、１ラインに相当す
る時間だけ遅延し、その出力端子ｏｕｔから出力するよ
うになされている。ラインディレイ１３の出力は、演算
器１４に供給されるようになされており、演算器１４で
は、ラインディレイ１３の出力と、スイッチ５４を介し
て供給される画像信号との加算平均値が求められるよう
になされている。従って、演算器１４からは、あるライ
ンと、そのラインの１ライン前のラインとの画像信号の
加算平均値が出力される。この加算平均値は、スイッチ
１５の端子ａに出力されるようになされている。

【００３９】スイッチ１５は、読み出し制御回路１７か
ら、その制御端子ｃｎｔに供給される選択信号（図２０
（Ｈ））がＨまたはＬレベルのとき、端子ｂまたはａを
それぞれ選択して出力するようになされている。従っ
て、フレームメモリ１１１または２１１から、第１ライ
ン（図２０（Ｉ））が読み出される場合においては、選
択信号はＨレベルであるから、スイッチ１５は端子ｂを
選択し、その結果、スイッチ１５からは、フレームメモ
リ１１１または２１１から読み出された第１ラインが出
力される。

【００４０】また、フレームメモリ１１１または２１１
から、第２ライン（図２０（Ｉ））が読み出される場合
においては、選択信号はＬレベルであるから、スイッチ
１５は端子ａを選択し、その結果、スイッチ１５から
は、演算器１４において計算された第２ラインと、その
１ライン前の第１ラインとの加算平均値が出力される。
さらに、フレームメモリ１１１または２１１から、最初
に第３ライン（図２０（Ｉ））が読み出される場合にお
いては、選択信号はＬレベルであるから、スイッチ１５
は、やはり端子ａを選択し、その結果、スイッチ１５か
らは、演算器１４において計算された第３ラインと、そ
の１ライン前の第２ラインとの加算平均値が出力され
る。また、フレームメモリ１１１または２１１から、次
の第３ライン（重複ライン）（図２０（Ｉ））が読み出
される場合においては、選択信号はＨレベルであるか
ら、スイッチ１５は、端子ｂを選択し、その結果、スイ
ッチ１５からは、フレームメモリ１１１または２１１か
ら読み出された第３ラインが出力される。

【００４１】そして、フレームメモリ１１１または２１
１から、第４ライン（図２０（Ｉ））が読み出される場
合においては、選択信号はＨレベルであるから、スイッ
チ１５は端子ｂを選択し、その結果、スイッチ１５から
は、フレームメモリ１１１または２１１から読み出され
た第４ラインが出力され、以下、同様の処理が繰り返さ
れる。

【００４２】これにより、スイッチ１５からは、図１７
で説明したようにして、ライン数は５２５ラインのまま
で、縦方向に、４／３倍（ほぼ４／３倍）に拡大された
画像（以下、適宜、縦方向拡大画像という）が出力され
る。

【００４３】

【発明が解決しようとする課題】ところで、従来におい
ては、アスペクト比変換回路１０６において、上述した
ような縦方向拡大画像を得るためには、奇数フレームと
偶数フレームをそれぞれ記憶するフレームメモリ１１１
と２１１が必要であった。フレームメモリ１１１と２１
１は、それぞれ１フレームの画像信号を記憶するため、
その記憶容量としては、合計で、少なくとも２フレーム
分が要求されるが、このように大きな記憶容量のメモリ
は高価であり、従って、装置全体（ワイドテレビジョン
受像機）も、高コスト化する課題があった。

【００４４】本発明は、このような状況に鑑みてなされ
たものであり、より少ない記憶容量のメモリを用いて縦
方向拡大画像を得ることができるようにすることによ
り、低価格で装置を提供することができるようにするも
のである。

【００４５】

【課題を解決するための手段】請求項１に記載の画像処
理装置は、画像に対応する画像信号を記憶する画像信号
記憶手段と、画像信号記憶手段に画像信号を書き込む書
き込み手段と、画像信号記憶手段に画像信号が書き込ま
れた書き込みアドレスを記憶するアドレス記憶手段と、
画像信号記憶手段に１フレーム前に書き込まれた、１フ
レームの画像信号のうちの、ｍ／ｎフレームの画像信号
を、アドレス記憶手段に記憶された書き込みアドレスに
基づいて読み出す読み出し手段と、画像信号記憶手段か
ら読み出されたｍ／ｎフレームの画像信号に対応する画
像を、水平走査線と垂直な方向に、ｎ／ｍ倍に拡大する
垂直方向拡大手段とを備えることを特徴とする。

【００４６】請求項１１に記載の画像処理方法は、画像
信号記憶手段に画像信号を書き込むとともに、その画像
信号が書き込まれた書き込みアドレスを記憶し、画像信
号記憶手段に１フレーム前に書き込まれた、１フレーム
の画像信号のうちの、ｍ／ｎフレームの画像信号を、記
憶された書き込みアドレスに基づいて読み出し、画像信
号記憶手段から読み出されたｍ／ｎフレームの画像信号
に対応する画像を、水平走査線と垂直な方向に、ｎ／ｍ
倍に拡大することを特徴とする。

【００４７】請求項１に記載の画像処理装置において
は、画像信号記憶手段は、画像に対応する画像信号を記
憶するようになされており、書き込み手段は、画像信号
記憶手段に画像信号を書き込むようになされている。ア
ドレス記憶手段は、画像信号記憶手段に画像信号が書き
込まれた書き込みアドレスを記憶し、読み出し手段は、
画像信号記憶手段に１フレーム前に書き込まれた、１フ
レームの画像信号のうちの、ｍ／ｎフレームの画像信号
を、アドレス記憶手段に記憶された書き込みアドレスに
基づいて読み出すようになされている。垂直方向拡大手
段は、画像信号記憶手段から読み出されたｍ／ｎフレー
ムの画像信号に対応する画像を、水平走査線と垂直な方
向に、ｎ／ｍ倍に拡大するようになされている。

【００４８】請求項１１に記載の画像処理方法において
は、画像信号記憶手段に画像信号を書き込むとともに、
その画像信号が書き込まれた書き込みアドレスを記憶
し、画像信号記憶手段に１フレーム前に書き込まれた、
１フレームの画像信号のうちの、ｍ／ｎフレームの画像
信号を、記憶された書き込みアドレスに基づいて読み出
し、画像信号記憶手段から読み出されたｍ／ｎフレーム
の画像信号に対応する画像を、水平走査線と垂直な方向
に、ｎ／ｍ倍に拡大するようになされている。

【００４９】

【発明の実施の形態】以下に、本発明の実施例を説明す
るが、その前に、特許請求の範囲に記載の発明の各手段
と以下の実施例との対応関係を明らかにするために、各
手段の後の括弧内に、対応する実施例（但し、一例）を
付加して、本発明の特徴を記述すると、次のようにな
る。

【００５０】即ち、請求項１に記載の画像処理装置は、
画像を、その水平走査線と垂直な方向に、ｎ／ｍ（但
し、ｎ＞ｍ＞０）倍に拡大する処理を行う画像処理装置
であって、画像に対応する画像信号を記憶する画像信号
記憶手段（例えば、図３に示すフレームメモリ１１な
ど）と、画像信号記憶手段に画像信号を書き込む書き込
み手段（例えば、図３に示す書き込みアドレスカウンタ
２４など）と、画像信号記憶手段に画像信号が書き込ま
れた書き込みアドレスを記憶するアドレス記憶手段（例
えば、図３に示すアドレスラッチ回路１８など）と、画
像信号記憶手段に１フレーム前に書き込まれた、１フレ
ームの画像信号のうちの、ｍ／ｎフレームの画像信号
を、アドレス記憶手段に記憶された書き込みアドレスに
基づいて読み出す読み出し手段（例えば、図３に示す読
み出し制御回路１７、読み出しアドレスカウンタ２１、
およびアドレスラッチ回路２２など）と、画像信号記憶
手段から読み出されたｍ／ｎフレームの画像信号に対応
する画像を、水平走査線と垂直な方向に、ｎ／ｍ倍に拡
大する垂直方向拡大手段（例えば、図３に示すラインデ
ィレイ１３、演算器１４、およびスイッチ１５など）と
を備えることを特徴とする。

【００５１】請求項２に記載の画像処理装置は、画像
を、水平走査線と平行な方向に、ｎ／ｍ倍に拡大する水
平方向拡大手段（例えば、図２に示す横方向拡大回路９
など）をさらに備えることを特徴とする。

【００５２】請求項５に記載の画像処理装置は、画像信
号を倍速処理する倍速処理手段（例えば、図１に示すラ
イン倍速変換回路５など）をさらに備えることを特徴と
する。

【００５３】請求項６に記載の画像処理装置は、垂直方
向拡大手段および水平方向拡大手段によって画像を拡大
したものを表示する表示手段（例えば、図１に示す表示
装置７など）をさらに備えることを特徴とする。

【００５４】請求項９に記載の画像処理装置は、画像信
号記憶手段から読み出すｍ／ｎフレームの画像信号の範
囲を設定する設定手段（例えば、図３に示すアドレス設
定スイッチ２０など）をさらに備えることを特徴とす
る。

【００５５】請求項１１に記載の画像処理方法は、画像
を、その水平走査線と垂直な方向に、ｎ／ｍ（但し、ｎ
＞ｍ＞０）倍に拡大する処理を行う画像処理装置の画像
処理方法であって、画像処理装置が、画像に対応する画
像信号を記憶する画像信号記憶手段（例えば、図３に示
すフレームメモリ１１など）を有し、画像信号記憶手段
に画像信号を書き込むとともに、その画像信号が書き込
まれた書き込みアドレスを記憶し、画像信号記憶手段に
１フレーム前に書き込まれた、１フレームの画像信号の
うちの、ｍ／ｎフレームの画像信号を、記憶された書き
込みアドレスに基づいて読み出し、画像信号記憶手段か
ら読み出されたｍ／ｎフレームの画像信号に対応する画
像を、水平走査線と垂直な方向に、ｎ／ｍ倍に拡大する
ことを特徴とする。

【００５６】なお、勿論この記載は、各手段を上記した
ものに限定することを意味するものではない。

【００５７】図１は、本発明を適用したワイドテレビジ
ョン受像機の一実施例の構成を示している。なお、図
中、図１４における場合と対応する部分については、同
一の符号を付してある。即ち、このワイドテレビジョン
受像機は、アスペクト比変換回路１０６に代えてアスペ
クト比変換回路６が設けられている他は、図１４のワイ
ドテレビジョン受像機と同様に構成されている。

【００５８】図２は、図１のアスペクト比変換回路６の
構成例を示している。なお、図中、図１５における場合
と対応する部分については、同一の符号を付してある。
即ち、このアスペクト比変換回路６は、縦方向拡大回路
１０８に代えて、縦方向拡大回路８が設けられている他
は、図１５のアスペクト比変換回路１０６と同様に構成
されている。

【００５９】図３は、図２の縦方向拡大回路８の構成例
を示している。なお、図中、図１８における場合と対応
する部分については、同一の符号を付してあり、以下で
は、その説明は、適宜省略する。

【００６０】また、この縦方向拡大回路８には、前述し
たＮＴＳＣ方式の画像信号（倍速画像信号）の他、図１
８における場合と同様に、ライトイネーブル信号ＷＥ、
クロックＣＫ、水平同期信号ＨＰ、および垂直同期信号
ＶＰも、図示せぬ回路から供給されるようになされてい
る。なお、画像信号、クロックＣＫ、水平同期信号Ｈ
Ｐ、または垂直同期信号ＶＰは、図４（Ａ）、図４
（Ｃ）乃至図４（Ｅ）に示すように、図１９（Ａ）、図
１９（Ｃ）乃至図１９（Ｅ）に示したものとそれぞれ同
様であるが、ライトイネーブル信号ＷＥは、図１９
（Ｂ）に示したものとは異なるものとなっている。即
ち、縦方向拡大回路８に供給されるライトイネーブル信
号ＷＥは、図４（Ｂ）に示すように、クロックＣＫ（図
４（Ｃ））の位相を反転したパルスであって、そのＨレ
ベルの期間が、Ｌレベルの期間よりも長いものとなって
いる。

【００６１】フレームメモリ１１は、少なくとも５／４
（＝２−３／４）フレーム分の画像信号を記憶可能なメ
モリ（ここでは、例えば５／４フレーム分の画像信号を
記憶可能なメモリとする）で、その入力端子ｉｎまたは
ライトイネーブル端子ｗｅには、画像信号（図４
（Ａ））またはライトイネーブル信号ＷＥ（図４
（Ｂ））がそれぞれ供給されるようになされている。ま
た、そのアドレス端子ａｄには、書き込みアドレスカウ
ンタ２４が出力する書き込みアドレス、または読み出し
アドレスカウンタ２１が出力する読み出しアドレスが、
スイッチ２３を介して供給されるようになされている。
さらに、フレームメモリ１１の出力端子ｏｕｔは、デー
タラッチ回路１２に接続されている。

【００６２】フレームメモリ１１は、ライトイネーブル
端子ｗｅに供給されるライトイネーブル信号がＬレベル
のとき、その入力端子ｉｎに供給される画像信号を、そ
のアドレス端子ａｄに供給されるアドレス（書き込みア
ドレス）に記憶し、また、ライトイネーブル端子ｗｅに
供給されるライトイネーブル信号がＨレベルのとき、そ
のアドレス端子ａｄに供給されるアドレス（読み出しア
ドレス）に記憶された画像信号を、その出力端子ｏｕｔ
から出力するようになされている。

【００６３】なお、フレームメモリ１１は、その最終ア
ドレスの次が、先頭アドレスとなるようなリングアドレ
ス構造とされている。即ち、フレームメモリ１１は、リ
ングバッファで構成されており、書き込みアドレスまた
は読み出しアドレスとしてＸが与えられた場合、その最
終アドレスをＹとすると、アドレス（Ｘ ｍｏｄ Ｙ）
に対して、画像信号の書き込みまたは読み出しが行われ
るようになされている。ここで、本実施例では、図５に
示すように、５／４フレーム分の画像信号を記憶可能な
フレームメモリ１１の先頭アドレスをａ０とし、そこか
ら、時計回りに１／４，２／４，３／４，４／４，５／
４フレーム分先のアドレスを、それぞれａ１，ａ２，ａ
３，ａ４，ａ５とする。なお、フレームメモリ１１は、
リングバッファであるから、その先頭アドレスａ０から
５／４フレーム分先のアドレスａ５は、先頭アドレスａ
０に等しい。また、本実施例では、先頭アドレスａ０
は、例えば０とする。

【００６４】フレームメモリ１１から出力される画像信
号は、データラッチ回路１２に供給されるようになされ
ている。データラッチ回路１２には、フレームメモリ１
１からの画像信号の他、そのクロック端子ｃｋに、クロ
ックＣＫが供給されるようになされている。データラッ
チ回路１２は、クロックＣＫの、例えば立ち上がりエッ
ジのタイミングで、フレームメモリ１１から供給される
画像信号をラッチするようになされている。データラッ
チ回路１２でラッチされた画像信号は、ラインディレイ
１３の入力端子ｉｎ、演算器１４、およびスイッチ１５
の端子ｂに供給されるようになされている。

【００６５】カウンタ制御回路１６のクロック端子ｃｋ
には、垂直同期信号ＶＰが供給されるようになされてお
り、カウンタ制御回路１６は、垂直同期信号ＶＰと同期
したタイミングのロード信号ＬＤ１を、その出力端子ｏ
２から出力するようになされている。このロード信号Ｌ
Ｄ１は、読み出しアドレスカウンタ２１の入力端子ｉ１
に供給されるようになされている。また、カウンタ制御
回路１６は、そのクロック端子ｃｋに供給される垂直同
期信号ＶＰをカウントし、例えば５フレームごとに（垂
直同期信号ＶＰを５回カウントするごとに）、その出力
端子ｏ１から、リセット信号を出力するようにもなされ
ている。このリセット信号は、書き込みアドレスカウン
タ２４のリセット端子ｒｓｔに供給されるようになされ
ている。

【００６６】従って、図１８における場合には、書き込
みアドレスカウンタ２４は、各フレームの先頭でリセッ
トされるようになされていたが、図３における場合に
は、書き込みアドレスカウンタ２４は、５フレームに１
回の割合でリセットされるようになされている。

【００６７】アドレスラッチ回路１８には、書き込みア
ドレスカウンタ２４が出力する書き込みアドレスが供給
されるようになされており、さらに、そのクロック端子
ｃｋには、垂直同期信号ＶＰが供給されるようになされ
ている。そして、アドレスラッチ回路１８は、書き込み
アドレスカウンタ２４からの書き込みアドレスを、垂直
同期信号ＶＰのタイミング（例えば、その立ち上がりエ
ッジのタイミングなどで）でラッチ（記憶）するように
なされている。従って、アドレスラッチ回路１８では、
各フレームの先頭の書き込みアドレスが、１フレームの
期間ラッチされる。アドレスラッチ回路１８でラッチさ
れた書き込みアドレスは、演算器１９に供給されるよう
になされている。

【００６８】演算器１９には、アドレスラッチ回路１８
でラッチされた書き込みアドレスの他、アドレス設定ス
イッチ２０を操作することで設定されたアドレスも供給
されるようになされている。そして、演算器１９は、ア
ドレスラッチ回路１８からの書き込みアドレスと、アド
レス設定スイッチ２０からのアドレスとを加算し、その
加算値を、読み出しアドレスカウンタ２１のアドレス入
力端子ｄａ１に供給するようになされている。アドレス
設定スイッチ２０については後述する。

【００６９】読み出しアドレスカウンタ２１は、その入
力端子ｉ２、クロック端子ｃｋ、またはアドレス入力端
子ｄａ２に供給される信号にしたがって、図１８の読み
出しアドレスカウンタ１２１と同様の処理を行う他、読
み出しアドレスとしてのカウント値を、カウンタ制御回
路１６からロード信号ＬＤ１が供給されるタイミング
で、演算器１９から供給されるアドレスに設定（更新）
するようになされている。

【００７０】ここで、演算器１９から供給されるアドレ
スは、上述したように、アドレスラッチ回路１８で１フ
レームの期間ラッチされたフレームの先頭の書き込みア
ドレスと、アドレス設定スイッチ２０を操作することに
より設定されたアドレス（以下、適宜、設定アドレスと
いう）との加算値である。いま、説明を簡単にするため
に、設定アドレスを０とすると、演算器１９から供給さ
れるアドレスは、アドレスラッチ回路１８で１フレーム
の期間ラッチされたフレームの先頭の書き込みアドレ
ス、即ち、フレームメモリ１１への書き込みが１フレー
ム前に行われたフレームの先頭アドレスということにな
る。

【００７１】従って、読み出しアドレスカウンタ２１の
カウント値には、カウンタ制御回路１６からロード信号
ＬＤ１が供給されるタイミング、即ち、各フレームの先
頭のタイミングで、フレームメモリ１１への書き込みが
１フレーム前に行われたフレームの先頭アドレスがセッ
ト（設定）される。

【００７２】スイッチ２３の端子ａまたはｂには、書き
込みアドレスカウンタ２４または読み出しアドレスカウ
ンタ２１から、書き込みアドレスまたは読み出しアドレ
スが、それぞれ供給されるようになされており、その制
御端子ｃｎｔには、クロックＣＫが供給されるようにな
されている。そして、スイッチ２３は、クロックＣＫが
ＨまたはＬレベルのとき、端子ａまたはｂを選択し、フ
レームメモリ１１のアドレス端子ａｄに供給するように
なされている。

【００７３】従って、フレームメモリ１１には、クロッ
クＣＫがＨまたはＬレベルのとき、書き込みアドレスま
たは読み出しアドレスがそれぞれ供給されるようになさ
れている。

【００７４】クロックＣＫ（図４（Ｃ））がＨレベルの
場合、図４（Ｂ）に示したように、ライトイネーブル信
号ＷＥはＬレベルであるから、フレームメモリ１１で
は、入力端子ｉｎに供給される画像信号が、アドレス端
子ａｄにスイッチ２６を介して書き込みアドレスカウン
タ２４から供給される書き込みアドレスに記憶される
（書き込まれる）。また、クロックＣＫ（図４（Ｃ））
がＬレベルの場合、図４（Ｂ）に示したように、ライト
イネーブル信号ＷＥはＨレベルであるから、フレームメ
モリ１１では、アドレス端子ａｄにスイッチ２６を介し
て読み出しアドレスカウンタ２１から供給される読み出
しアドレスより、画像信号が読み出される。

【００７５】なお、図４に示した場合においては、クロ
ックＣＫ（図４（Ｃ））がＨレベルであって、ライトイ
ネーブル信号ＷＥ（図４（Ｂ））もＨレベルとなる期間
があり、従って、フレームメモリ１１に、書き込みアド
レスが供給されているときに、画像信号の読み出しが行
われることがあるが、即ち、書き込みアドレスから画像
信号の読み出しが行われることがあるが、フレームメモ
リ１１の後段のデータラッチ回路１２では、上述したよ
うに、クロックＣＫの立ち上がりエッジのタイミングで
のみ、画像信号がラッチされるので、即ち、読み出しア
ドレスから読み出された画像信号のみがラッチされるの
で、書き込みアドレスから読み出された画像信号が、そ
の後段のラインディレイ１３に出力されることはない。

【００７６】次に、図６および図７を参照して、その動
作について説明する。なお、図６は、各信号のタイミン
グチャートを、図７は、横軸または縦軸を、それぞれ時
間またはフレームメモリ１１のアドレスとして、書き込
みアドレスおよび読み出しアドレスの変化を示してい
る。

【００７７】クロックＣＫ（図４（Ｃ））がＨレベルの
場合、スイッチ２３は端子ａを選択し、これにより、フ
レームメモリ１１のアドレス端子ａｄには、書き込みア
ドレスカウンタ２４よりスイッチ２３を介して書き込み
アドレスが供給される。そして、この場合、ライトイネ
ーブル信号ＷＥ（図４（Ｂ））がＬレベルとなると、フ
レームメモリ１１では、入力端子ｉｎに供給される画像
信号が、アドレス端子ａｄに供給される書き込みアドレ
スに記憶される。

【００７８】一方、クロックＣＫ（図４（Ｃ））がＬレ
ベルの場合、スイッチ２３は端子ｂを選択し、これによ
り、フレームメモリ１１のアドレス端子ａｄには、読み
出しアドレスカウンタ２１よりスイッチ２３を介して読
み出しアドレスが供給される。さらに、この場合、ライ
トイネーブル信号ＷＥ（図４（Ｂ））はＨレベルである
から、フレームメモリ１１では、アドレス端子ａｄに供
給される読み出しアドレスより、画像信号が読み出され
る。

【００７９】従って、フレームメモリ１１においては、
１画素単位で、画像信号の書き込みと読み出しとが交互
に行われる。

【００８０】書き込みアドレスカウンタ２４は、カウン
タ制御回路１６から供給されるリセット信号により、ａ
０（本実施例では、上述したようにａ０＝０）にリセッ
トされ、クロックＣＫをカウントすることにより、その
カウント値を書き込みアドレスとして出力している。

【００８１】ここで、カウンタ制御回路１６は、上述し
たように、垂直同期信号ＶＰをカウントすることによ
り、５フレームごとに、リセット信号を出力する。即
ち、例えば、いま、時刻ｔ₁において第１フレームが、
時刻ｔ₂において第２フレームが、・・・、時刻ｔ_iにお
いて第ｉフレームが、・・・供給されるとすると、カウ
ンタ制御回路１６は、例えば図６（Ｊ）に示すように、
時刻ｔ₁，ｔ₆，・・・，ｔ_{1+ 5j}，・・・においてＬレベ
ルとなるリセット信号を出力する（但し、ｊ＝０，１，
２，・・・）。

【００８２】従って、書き込みアドレスカウンタ２４
は、時刻ｔ₁，ｔ₆，・・・，ｔ_1+5j，・・・においてリ
セットされるとき以外は、クロックＣＫをカウントする
ことにより、順次増加する書き込みアドレスを出力す
る。

【００８３】即ち、書き込みアドレスカウンタ２４が出
力する書き込みアドレスは、図７に太線で示すように、
時刻ｔ₁においてａ０にリセットされ、その後、クロッ
クＣＫにしたがって増加していく。書き込みアドレスカ
ウンタ２４は、この書き込みアドレスを、フレームメモ
リ１１に与えることで、第１フレームの画像信号を書き
込む。この第１フレームの書き込みが終了したとき、書
き込みアドレスは、アドレスａ０から１フレーム先のア
ドレスであるアドレスａ４となる。

【００８４】そして、時刻ｔ₂においては、書き込みア
ドレスはリセットされないから、そのまま増加し続け、
従って、第２フレームの画像信号は、第１フレームの画
像信号に続けて、フレームメモリ１１のアドレスａ４か
ら書き込まれる。この場合、第２フレームの画像信号の
うち、１／４フレーム分の書き込みが終了すると、書き
込みアドレスは、フレームメモリ１１の最終アドレスで
あるアドレスａ５に到達するが、フレームメモリ１１は
リングバッファとして構成されているため、第２フレー
ムの画像信号の残りの３／４フレーム分は、アドレスａ
０乃至ａ３に書き込まれる。

【００８５】以下、同様にして、第３乃至第５フレーム
の画像信号も、フレームメモリ１１に書き込まれる。

【００８６】そして、第５フレームの画像信号の書き込
みが終了し、第６フレームの画像信号の書き込みを開始
する時刻ｔ₆となると、カウンタ制御回路１６からリセ
ット信号が出力され（リセット信号がＬレベルとな
り）、書き込みアドレスは、アドレスａ０にリセットさ
れる。従って、第６フレームの画像信号の書き込みは、
アドレスａ０から開始される。

【００８７】その後は、上述の第１フレーム乃至第５フ
レームの画像信号における場合と同様にして、画像信号
がフレームメモリ１１に書き込まれていく。ここで、各
フレームの先頭が書き込まれるフレームメモリ１１のア
ドレスを、図６（Ｌ）に示す。

【００８８】なお、本実施例では、フレームメモリ１１
の記憶容量が５／４フレーム分となっているため、画像
信号の書き込みが正常に行われた場合には、時刻ｔ₆，
ｔ₁₁，ｔ₁₆，・・・において、書き込みアドレスは、リ
セットしなくても、ａ０となる。従って、画像信号が途
切れることなく供給され、その書き込みが正常に行われ
る限りは、書き込みアドレスのリセットの必要はない
が、現実には、受信チャンネルの変更などによって、フ
レームメモリ１１に対する画像信号の供給が途切れる場
合があり、また、何らかの原因で、画像信号の書き込み
が正常に行われないこともあるので、書き込みアドレス
のリセットは行うのが望ましい。

【００８９】書き込みアドレスカウンタ２４が出力する
書き込みアドレスは、フレームメモリ１１の他、上述し
たように、アドレスラッチ回路１８にも供給されてお
り、このアドレスラッチ回路１８では、垂直同期信号Ｖ
Ｐの立ち上がりエッジのタイミングで、書き込みアドレ
スがラッチされる。即ち、アドレスラッチ回路１８で
は、各フレームの先頭の書き込みアドレスが記憶され
る。

【００９０】アドレスラッチ回路１８において記憶され
たフレームの先頭の書き込みアドレスは、演算器１９に
おいて、アドレス設定スイッチ２０が出力するアドレス
と加算され、読み出しアドレスカウンタ２１に出力され
る。

【００９１】なお、ここでは、上述したように、アドレ
ス設定スイッチ２０が出力するアドレスを０とし、従っ
て、演算器１９から読み出しアドレスカウンタ２１に対
しては、アドレスラッチ回路１８で記憶されたフレーム
の先頭の書き込みアドレスが供給されるものとする。

【００９２】読み出しアドレスカウンタ２１では、アド
レスラッチ回路１８から、演算器１９を介して供給され
る書き込みアドレスが、カウンタ制御回路１６からロー
ド信号ＬＤ１が供給されるタイミングで、読み出しアド
レスとして設定される。

【００９３】即ち、カウンタ制御回路１６は、例えば図
６（Ｋ）に示すように、各フレームの先頭のタイミング
である時刻ｔ₁，ｔ₂，ｔ₃，・・においてＬレベルとな
るロード信号ＬＤ１を出力しており、読み出しアドレス
カウンタ２１は、このロード信号ＬＤ１がＬレベルとな
ると、演算器１９を介してアドレスラッチ回路１８から
供給される書き込みアドレスを、読み出しアドレスとし
て設定する。

【００９４】従って、この場合、読み出しアドレスは、
１フレーム前のフレームの先頭が書き込まれた書き込み
アドレスに設定される。

【００９５】以下、読み出しアドレスカウンタ２１は、
図１８の読み出しアドレスカウンタ１２１と同様に、ア
ドレスラッチ回路２２が出力するアドレスと、読み出し
制御回路１７から供給されるロード信号ＬＤ２とに対応
して、フレームメモリ１１から３ラインを順次読み出し
た後、そのうちの最後に読み出したラインを再度読み出
すような読み出しアドレスを出力していく。

【００９６】即ち、読み出しアドレスカウンタ２１が出
力する読み出しアドレスは、図７に細線で示すように、
時刻ｔ₂において、１フレーム前に書き込みが行われた
アドレスａ０に設定され、その後、クロックＣＫにした
がって増加していく。但し、読み出しアドレスは、上述
したように、３ラインを順次読み出した後、そのうちの
最後に読み出したラインを再度読み出すように増加して
いくので、画像信号の、いわば実質的な読み出しレート
は、その書き込みレートの３／４となる。

【００９７】従って、第２フレームの画像信号の書き込
みが行われている間、即ち、時刻ｔ₂乃至ｔ₃の間には、
読み出しアドレスカウンタ２１が出力する読み出しアド
レスは、アドレスａ０から、その３／４フレーム先のア
ドレスであるアドレスａ３まで変化する。

【００９８】一方、第２フレームの書き込みは、上述し
たように、時刻ｔ₂乃至時刻ｔ₃の間において、書き込み
アドレスカウンタ２４が出力する書き込みアドレスにし
たがって、フレームメモリ１１のアドレスａ４からａ５
（＝ａ０）、そして、ａ０からａ３に対して行われる。

【００９９】従って、書き込みアドレスが、読み出しア
ドレスを追い越すことはなく、これにより、時刻ｔ₂乃
至ｔ₃の間にフレームメモリ１１のアドレスａ０乃至ａ
４に書き込まれた第１フレームの画像信号のうちの、上
部３／４フレームの画像信号が読み出される。

【０１００】そして、時刻ｔ₃（第３フレームの先頭が
供給されるタイミング）となると、読み出しアドレスカ
ウンタ２１の読み出しアドレスは、演算器１９を介して
アドレスラッチ回路１８から供給される、１フレーム前
のフレーム、即ち、第２フレームの先頭が書き込まれた
アドレスａ４に設定される。

【０１０１】時刻ｔ₃乃至ｔ₄の間においても、読み出し
アドレスは、３ラインを順次読み出した後、そのうちの
最後に読み出したラインを再度読み出すように増加して
いくので、これにより、フレームメモリ１１からは、ア
ドレスａ４から３／４フレーム先のアドレスまでに記憶
された第２フレームの画像信号のうちの、上部３／４フ
レームの画像信号が読み出される。

【０１０２】即ち、この場合、フレームメモリ１１のア
ドレスａ４乃至ａ５（＝ａ０）、ａ０乃至ａ２に書き込
まれた、第２フレームの画像信号のうちの上部３／４フ
レームの画像信号（アドレスａ４乃至ａ５，ａ０乃至ａ
２に書き込まれた画像信号）が読み出される。

【０１０３】一方、時刻ｔ₃乃至ｔ₄の間においては、書
き込みアドレスカウンタ２４が出力する書き込みアドレ
スにしたがって、フレームメモリ１１のアドレスａ３乃
至ａ５、ａ０乃至ａ２に、第３フレームの画像信号が書
き込まれるが、この場合も、図７に示すように、書き込
みアドレスが読み出しアドレスを追い越すことはない。

【０１０４】以下、同様にして、フレームメモリ１１に
記憶された画像信号が読み出されていく。ここで、各フ
レームの先頭のタイミングにおいて、フレームメモリ１
１からの読み出しが開始されるアドレスを、図６（Ｍ）
に示す。

【０１０５】なお、図７（後述する図９および図１３に
おいても同様）においては、第１フレームの書き込みが
行われる時刻ｔ₁乃至ｔ₂の間における読み出しアドレス
を図示していないが、これは、この間に、フレームメモ
リ１１に対して読み出しアドレスが与えられないことを
意味するものでない。即ち、この間においても、読み出
しアドレスカウンタ２１からフレームメモリ１１に対し
ては、読み出しアドレスは与えられるが、このときに
は、まだ、読み出すべき画像信号がフレームメモリ１１
に記憶されていないため、書き込みアドレスの図示を省
略してある。

【０１０６】フレームメモリ１１より読み出された画像
信号は、データラッチ回路１２に供給され、そこで、ク
ロックＣＫの立ち上がりエッジのタイミングでラッチさ
れる。そして、この画像信号は、ラインディレイ１３、
演算器１４、およびスイッチ１５に供給され、以下、図
１８における場合と同様にして、その縦方向（ラインと
垂直な方向）が４／３倍され、これにより、縦方向拡大
画像とされて出力される。

【０１０７】以上のように、リングバッファで構成され
るフレームメモリ１１に対し、連続した書き込みアドレ
スを供給して、画像信号を書き込むとともに、各フレー
ムの先頭の書き込みアドレスを記憶する一方、その書き
込みアドレスから、１フレーム前に書き込まれた、１フ
レームの画像信号のうちの、３／４フレームの画像信号
を読み出すようにしたので、あるフレームの画像信号の
書き込みと、その１フレーム前の画像信号の読み出しと
を同時に開始するときに、読み出しアドレスが、書き込
みアドレスより、少なくとも１／４（１−３／４）フレ
ーム分だけ先行していれば、書き込みアドレスが読み出
しアドレスを追い越すことはなく、画像信号の書き込み
と読み出しとを、正常に行うことができる。

【０１０８】従って、フレームメモリ１１は、少なくと
も５／４（＝１＋１／４）フレームの画像信号を記憶す
ることのできる記憶容量を有すれば足り、従来のよう
に、２フレーム分の記憶容量がなくても、縦方向拡大画
像を得ることができる。そして、その結果、装置を安価
に構成することができる。

【０１０９】ところで、上述の場合においては、アドレ
ス設定スイッチ２０が出力するアドレスを０とし、これ
により、アドレスラッチ回路１８でラッチされた各フレ
ームの先頭の書き込みアドレスが、読み出しアドレスカ
ウンタ２１に設定されるようにしたため、各フレームの
読み出しは、その先頭から開始され、その結果、フレー
ムメモリ１１からは、図８（Ａ）に示すように、各フレ
ームの上部３／４フレームの画像信号が読み出される。

【０１１０】そして、この上部３／４フレームの画像信
号が、ラインディレイ１３、演算器１４、およびスイッ
チ１５において、縦方向に４／３倍されるため、その結
果得られる縦方向拡大画像は、図８（Ｂ）に示すよう
に、元の画像（図８（Ａ））の下部１／４フレームが欠
けたものとなる。

【０１１１】従って、この場合、例えば、元の画像が、
例えば洋画などに対応するもので、その下部に、字幕ス
ーパが表示されているものなどであるときには、その字
幕スーパが欠けてしまうことになる（表示されないこと
になる）。

【０１１２】そこで、図３の縦方向拡大回路８では、ア
ドレス設定スイッチ２０を操作することにより、元の画
像を縦方向に拡大する３／４フレームの範囲を設定する
ことができるようになされている。

【０１１３】即ち、アドレス設定スイッチ２０を操作す
ることにより、所定のアドレスを設定すると、演算器１
９から読み出しアドレスカウンタ２１に対しては、その
所定のアドレスと、アドレスラッチ回路１８が出力する
アドレスとの加算値が供給される。従って、読み出しア
ドレスカウンタ２１は、各フレームの読み出しを開始す
る読み出しアドレスとして、演算器１９からの加算値を
出力することになり、これにより、フレームメモリ１１
からの各フレームの画像信号の読み出しは、その書き込
みが開始されたアドレスよりも、所定のアドレスだけ先
のアドレスから開始される。

【０１１４】具体的には、例えば、アドレス設定スイッ
チ２０を操作することにより、アドレスａ１が設定され
た場合、図７と同様の図９に示すように、第１フレーム
の画像信号の読み出しは、その書き込みが開始されたア
ドレスａ０よりａ１だけ進んだアドレスａ１（アドレス
ａ０より１／４フレーム分先のアドレスａ１）から開始
される。以下、同様に、各フレームの読み出しは、その
フレームの書き込みが開始されたアドレスよりも１／４
フレーム分先のアドレスから開始され、その結果、フレ
ームメモリ１１から読み出される画像信号は、図１０
（Ａ）に示すように、各フレームの下部３／４フレーム
の画像信号となる。

【０１１５】従って、この場合、ラインディレイ１３、
演算器１４、およびスイッチ１５において、１フレーム
のうちの下部３／４フレームの画像信号が、縦方向に４
／３倍されるため、その結果得られる縦方向拡大画像
は、図１０（Ｂ）に示すように、元の画像（図１０
（Ａ））の下部１／４フレームの部分も拡大されたもの
となる。

【０１１６】図８または図１０には、アドレス設定スイ
ッチ２０が出力するアドレスを、０または１／４フレー
ム先のアドレスとし、１フレームの上部または下部３／
４フレームの部分の画像を拡大する場合をそれぞれ示し
たが、アドレス設定スイッチ２０が出力するアドレス
は、０乃至１／４フレーム先のアドレスの範囲で、自由
に設定することができるようになされており、これによ
り、元の画像を縦方向に拡大する３／４フレームの範囲
は、任意に設定することができるようになされている。

【０１１７】次に、以上においては、画像を、縦方向
に、４／３倍に拡大する場合について説明したが、その
他、画像を、縦方向に、任意の倍数であるｎ／ｍ倍（但
し、ｎ＞ｍ＞０）に拡大する場合にも、上述の処理を適
用することにより、その拡大を、２フレーム未満の記憶
容量を有するフレームメモリによって行うことが可能で
ある。

【０１１８】即ち、上述した場合と同様にして、画像
を、縦方向にｎ／ｍ倍する場合、画像信号が、リングバ
ッファ構成のフレームメモリに連続して書き込まれる一
方、そのようなフレームメモリへの１フレームの画像信
号の書き込みが行われる期間に、図１１に示すように、
その１フレーム前の画像信号のｍ／ｎフレームの読み出
しが行われ、これが、縦方向に、ｎ／ｍ倍される。

【０１１９】従って、例えば、いま、図１２に示すよう
なリングバッファ構成のフレームメモリに対し、あるフ
レームの画像信号の書き込みを、アドレスＤ０から開始
し、その書き込みが、１フレーム先のアドレスＤ１で終
了したとすると、その次のフレームの画像信号の書き込
みは、アドレスＤ１から開始される。なお、図１２にお
いては、画像信号の書き込みおよび読み出しは、時計回
りに行われていくものとする。

【０１２０】この書き込みが開始されるのと同時に、そ
の１フレーム前に、フレームメモリに記憶されたフレー
ムの画像信号の読み出しが開始される。即ち、いまの場
合、アドレスＤ０から読み出しが開始される。画像を、
縦方向にｎ／ｍ倍する場合、上述したように、ｍ／ｎフ
レームの画像信号を読み出せば良いから、アドレスＤ０
から開始された画像信号の読み出しは、そこからｍ／ｎ
フレーム先のアドレスＤ２で終了する。

【０１２１】従って、画像信号の読み出しが終了したア
ドレスＤ０乃至Ｄ２の間のｍ／ｎフレーム分の記憶領域
には、新たに画像信号、即ち、アドレスＤ１から書き込
みが開始されたフレームの画像信号を書き込むことがで
きる。

【０１２２】その結果、アドレスＤ１から書き込みが開
始された１フレームの画像信号は、さらに１−ｍ／ｎフ
レーム分の記憶領域があれば、アドレスＤ０乃至Ｄ２の
間に記憶された画像信号を読み出す前に、そこに上書き
することなく書き込むことができる。

【０１２３】従って、フレームメモリの記憶容量は、少
なくとも２−ｍ／ｎ（＝１＋（１−ｍ／ｎ））フレーム
分だけあれば足りることとなる（図３においては、画像
を４／３倍するため、フレームメモリ１１の記憶容量を
５／４（＝２−３／４）フレーム分とした）。

【０１２４】いま、図３のフレームメモリ１１の記憶容
量を、２−ｍ／ｎフレーム分として、画像を、縦方向に
ｎ／ｍ倍する場合、書き込みアドレスおよび読み出しア
ドレスの変化は、図１３に示すようになる。なお、図１
３において、アドレスａ６，ａ７，ａ８は、アドレスａ
０よりｍ／ｎフレーム、１フレーム、２−ｍ／ｎフレー
ム分だけそれぞれ先のアドレスである。

【０１２５】即ち、この場合、書き込みアドレス（図１
３において太線で示す）は、図７で説明した場合と同様
に、フレームメモリ１１の先頭アドレスａ０から最終ア
ドレスａ８に向かって変化していき、最終アドレスａ８
（＝ａ０）となると、再び、先頭アドレスａ０に戻り、
以下、同様に変化していく。

【０１２６】一方、読み出しアドレス（図１３において
細線で示す）は、１フレーム前に書き込まれたフレーム
の先頭のアドレスから、書き込みアドレスのｍ／ｎ倍の
速度で変化していき、１フレームの書き込みが行われる
間に、ｍ／ｎフレーム先のアドレスに到達する。

【０１２７】従って、この場合も、書き込みアドレスが
読み出しアドレスを追い越すことはなく、画像信号の書
き込みと読み出しとを、正常に行うことができる。

【０１２８】以上、本発明をテレビジョン受像機に適用
した場合について説明したが、本発明は、この他、例え
ばＶＴＲ（ビデオカメラ）その他の画像を処理する装置
において、画像を縦方向に拡大する場合に適用可能であ
る。

【０１２９】なお、本発明は、表示装置が、ＣＲＴなど
ではなく、例えばＬＣＤやプラズマトロンなどの固体表
示装置でなる場合に特に有効である。即ち、電子ビーム
を走査することにより画像を表示するＣＲＴでは、図１
７で説明したような方法以外に、例えば、その電子ビー
ムを垂直偏向するための信号を制御することなどによっ
て、ラインの間隔を大きくし（従って、表示されるライ
ン数は少なくなる）、これにより画像を縦方向に拡大す
ることが可能である。しかしながら、固体表示装置で
は、ライン数は一定である必要があるから（ラインは、
縦方向に配置された画素の数だけ必要であるから）、元
の画像とライン数を変えずに、縦方向拡大画像を生成す
る必要がある。従って、固体表示装置を用いる場合にお
いては、図１７で説明したような方法などで縦方向拡大
画像を得る必要があり、従って、この場合、少ない記憶
容量のメモリで、縦方向の拡大が可能な本発明は、特に
有効である。

【０１３０】また、本実施例では、表示装置７を、他の
ブロックと一体化して、１つの装置（テレビジョン受像
機）とするようにしたが、表示装置７と、他のブロック
とは別個独立に構成することが可能である。

【０１３１】さらに、本実施例では、フレームメモリ１
１をリングバッファで構成するようにしたが、フレーム
メモリ１１は、必ずしもリングバッファで構成する必要
はない。但し、その場合、書き込みアドレスカウンタ２
４および読み出しアドレスカウンタ２１の制御が複雑に
なるので、フレームメモリ１１はリングバッファで構成
するのが望ましい。

【０１３２】また、本実施例では、ＮＴＳＣ方式の画像
信号を拡大するようにしたが、本発明は、この他、例え
ばＰＡＬ方式や、ＳＥＣＡＭ方式その他の方式の画像信
号を拡大する場合にも適用可能である。

【０１３３】さらに、本実施例においては、画像信号の
アスペクト比を、４：３から１６：９に変換する場合に
ついて説明したが、本発明は、その他の任意のアスペク
ト比の変換に適用可能である。

【０１３４】また、本実施例では、アスペクト比変換回
路６において、画像を、縦方向に拡大してから、横方向
に拡大することにより、そのアスペクト比を変換するよ
うにしたが、このアスペクト比変換回路６における画像
のアスペクト比の変換は、その画像を、横方向に拡大
し、その後、縦方向に拡大することによっても行うこと
が可能である。

【０１３５】

【発明の効果】請求項１に記載の画像処理装置および請
求項１１に記載の画像処理方法によれば、画像信号記憶
手段に画像信号が書き込まれるともに、その画像信号が
書き込まれた書き込みアドレスが記憶される。そして、
画像信号記憶手段に１フレーム前に書き込まれた、１フ
レームの画像信号のうちの、ｍ／ｎフレームの画像信号
が、記憶された書き込みアドレスに基づいて読み出さ
れ、画像信号記憶手段から読み出されたｍ／ｎフレーム
の画像信号に対応する画像が、水平走査線と垂直な方向
に、ｎ／ｍ倍に拡大される。従って、従来より少ない記
憶容量の画像信号記憶手段を用いて、画像を縦方向に拡
大することが可能となる。

【図面の簡単な説明】

【図１】本発明を適用したテレビジョン受像機の一実施
例の構成を示すブロック図である。

【図２】図１のアスペクト比変換回路６の構成例を示す
ブロック図である。

【図３】図２の縦方向拡大回路８の構成例を示すブロッ
ク図である。

【図４】図３の縦方向拡大回路８の動作を説明するため
のタイミングチャートである。

【図５】フレームメモリ１１の構成を説明するための図
である。

【図６】図３の縦方向拡大回路８の動作を説明するため
のタイミングチャートである。

【図７】書き込みアドレスおよび読み出しアドレスの変
化を示す図である。

【図８】縦方向拡大画像を示す図である。

【図９】書き込みアドレスおよび読み出しアドレスの変
化を示す図である。

【図１０】縦方向拡大画像を示す図である。

【図１１】画像を、縦方向にｎ／ｍ倍する場合の処理を
説明するための図である。

【図１２】画像を、縦方向にｎ／ｍ倍する場合に、フレ
ームメモリに必要とされる記憶容量を説明するための図
である。

【図１３】書き込みアドレスおよび読み出しアドレスの
変化を示す図である。

【図１４】従来のテレビジョン受像機の一例の構成を示
すブロック図である。

【図１５】図１４のアスペクト比変換回路１０６の構成
例を示すブロック図である。

【図１６】画像のアスペクト比を、４：３から１６：９
に変換する方法を説明するための図である。

【図１７】画像を、縦方向に４／３倍する方法を説明す
るための図である。

【図１８】図１５の縦方向拡大回路１０８の構成例を示
すブロック図である。

【図１９】図１８の縦方向拡大回路１０８の動作を説明
するためのタイミングチャートである。

【図２０】図１８の縦方向拡大回路１０８の動作を説明
するためのタイミングチャートである。

【符号の説明】

３ ＵＶ／ＢＳチューナ， ４ ＮＴＳＣデコーダ，
５ ライン倍速変換回路， ６ アスペクト比変換回
路， ７ 表示装置， ８ 縦方向拡大回路，９ 横方
向拡大回路， １１ フレームメモリ， １２ データ
ラッチ回路，１３ ラインディレイ， １４ 演算器，
１５ スイッチ， １６ カウンタ制御回路， １７
読み出し制御回路， １８ アドレスラッチ回路，
１９演算器， ２０ アドレス設定スイッチ， ２１
読み出しアドレスカウンタ，２２ アドレスラッチ回
路， ２３ スイッチ， ２４ 書き込みアドレスカウ
ンタ

Claims (12)

【特許請求の範囲】
1. 【請求項１】 画像を、その水平走査線と垂直な方向
   に、ｎ／ｍ（但し、ｎ＞ｍ＞０）倍に拡大する処理を行
   う画像処理装置であって、 前記画像に対応する画像信号を記憶する画像信号記憶手
   段と、 前記画像信号記憶手段に前記画像信号を書き込む書き込
   み手段と、 前記画像信号記憶手段に前記画像信号が書き込まれた書
   き込みアドレスを記憶するアドレス記憶手段と、 前記画像信号記憶手段に１フレーム前に書き込まれた、
   １フレームの画像信号のうちの、ｍ／ｎフレームの画像
   信号を、前記アドレス記憶手段に記憶された前記書き込
   みアドレスに基づいて読み出す読み出し手段と、 前記画像信号記憶手段から読み出されたｍ／ｎフレーム
   の画像信号に対応する画像を、前記水平走査線と垂直な
   方向に、ｎ／ｍ倍に拡大する垂直方向拡大手段とを備え
   ることを特徴とする画像処理装置。
2. 【請求項２】 前記画像を、前記水平走査線と平行な方
   向に、ｎ／ｍ倍に拡大する水平方向拡大手段をさらに備
   えることを特徴とする請求項１に記載の画像処理装置。
3. 【請求項３】 前記ｍまたはｎは、それぞれ３または４
   であることを特徴とする請求項２に記載の画像処理装
   置。
4. 【請求項４】 前記画像は、アスペクト比が４：３の画
   像であり、前記垂直方向拡大手段および水平方向拡大手
   段によって拡大されることにより、アスペクト比が１
   ６：９の画像に変換されることを特徴とする請求項３に
   記載の画像処理装置。
5. 【請求項５】 前記画像信号を倍速処理する倍速処理手
   段をさらに備えることを特徴とする請求項１に記載の画
   像処理装置。
6. 【請求項６】 前記垂直方向拡大手段および水平方向拡
   大手段によって前記画像を拡大したものを表示する表示
   手段をさらに備えることを特徴とする請求項２に記載の
   画像処理装置。
7. 【請求項７】 前記表示手段は、固体表示装置でなるこ
   とを特徴とする請求項６に記載の画像処理装置。
8. 【請求項８】 前記画像信号記憶手段は、リングバッフ
   ァでなることを特徴とする請求項１に記載の画像処理装
   置。
9. 【請求項９】 前記画像信号記憶手段から読み出すｍ／
   ｎフレームの画像信号の範囲を設定する設定手段をさら
   に備えることを特徴とする請求項１に記載の画像処理装
   置。
10. 【請求項１０】 前記画像信号記憶手段は、前記画像信
    号を、２−ｍ／ｎフレーム以上２フレーム未満だけ記憶
    する記憶容量を有することを特徴とする請求項１に記載
    の画像処理装置。
11. 【請求項１１】 画像を、その水平走査線と垂直な方向
    に、ｎ／ｍ（但し、ｎ＞ｍ＞０）倍に拡大する処理を行
    う画像処理装置の画像処理方法であって、 前記画像処理装置は、前記画像に対応する画像信号を記
    憶する画像信号記憶手段を有し、 前記画像信号記憶手段に前記画像信号を書き込むととも
    に、その画像信号が書き込まれた書き込みアドレスを記
    憶し、 前記画像信号記憶手段に１フレーム前に書き込まれた、
    １フレームの画像信号のうちの、ｍ／ｎフレームの画像
    信号を、記憶された前記書き込みアドレスに基づいて読
    み出し、 前記画像信号記憶手段から読み出されたｍ／ｎフレーム
    の画像信号に対応する画像を、前記水平走査線と垂直な
    方向に、ｎ／ｍ倍に拡大することを特徴とする画像処理
    方法。
12. 【請求項１２】 前記画像信号記憶手段は、前記画像信
    号を、２−ｍ／ｎフレーム以上２フレーム未満だけ記憶
    する記憶容量を有することを特徴とする請求項１１に記
    載の画像処理方法。