JPH10142100A - 光モジュールの試験機 - Google Patents

Abstract

(57)【要約】 【課題】 試験毎の位相調整を必要とせず、被試験光モ
ジュールの種別等に応じた試験を効率良く実施可能な光
モジュールの試験機を提供すること。 【解決手段】 試験信号データに所定のデータ変換処理
を行って試験信号を生成する第１の論理回路４１と、結
果信号に同期したモニタクロックを発生するタイミング
抽出回路５１と、結果信号に所定のデータ変換処理を行
って結果信号データを生成するとともに前記モニタクロ
ックに従ってモニタメモリ制御信号を生成し、これをモ
ニタメモリ３２に入力して結果信号データを書込む第２
の論理回路４２とを設けることにより、結果信号そのも
のからクロックを発生し、試験毎の位相調整を不要と
し、被試験光モジュールに応じた試験を実施可能とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光通信等に使用さ
れる、光の入出力端子を有する光モジュールの試験機に
関するものである。

【０００２】

【従来の技術】図１は従来のこの種の光モジュールの試
験機の一例を示すもので、図中、１は被試験光モジュー
ル、２は試験機である。以下、試験機の構成とこれを用
いた試験について説明する。

【０００３】試験機２は、光モジュール試験用の試験信
号（試験パターンデータ）を格納するパターンメモリ２
０と、試験結果を表す結果信号（結果パターンデータ）
を格納するモニタメモリ２１と、パターンメモリ２０か
らの電気信号を光信号に変換するＥ／Ｏ変換器２２と、
Ｅ／Ｏ変換器２２からの光信号を被試験光モジュール１
に送出するとともに被試験光モジュール１から到来する
光信号を受信する光信号送受信機能を持つ光結合器２３
と、光結合器２３からの光信号を電気信号に変換するＯ
／Ｅ変換器２４と、クロック発生器２５と、クロック発
生器２５からの内部クロックを受けてパターンメモリ用
のパターンメモリ制御信号を発生する第１のアドレス発
生器２６と、被試験光モジュール１からの同期クロック
を外部クロック端子を通じて受信するクロック受信回路
２７と、クロック受信回路２７からの外部クロックを受
けてモニタメモリ用のモニタメモリ制御信号を発生する
第２のアドレス発生器２８と、これらの各回路を制御す
るコントローラ２９とからなっている。

【０００４】前記試験機による試験は、実行前に予めコ
ントローラ２９からパターンメモリ２０に試験パターン
データを格納しておくことから始まる。試験開始ととも
に、第１のアドレス発生器２６はクロック発生器２５か
らの内部クロックを受けて、パターンメモリ２０に対す
るアドレス信号や読出し信号等のパターンメモリ制御信
号を発生し、パターンメモリ２０に送出する。パターン
メモリ２０は該パターンメモリ制御信号に応じて内容を
読出し、試験信号を発生する。試験信号はＥ／Ｏ変換器
２２で試験信号光に変換され、光結合器２３を介して被
試験光モジュール１に送出される。

【０００５】一方、試験信号光に対する被試験光モジュ
ール１の応動結果（試験結果）を表す結果信号光は、光
結合器２３を通してＯ／Ｅ変換器２４に導かれ、結果信
号に変換された後、モニタメモリ２１に順次格納され
る。

【０００６】なお、この時のモニタメモリ２１のアドレ
ス信号や書込み信号等のモニタメモリ制御信号は、被試
験光モジュール１の同期クロック端子から出力される同
期クロックに対し、遅延調整器３により、結果信号光と
の遅延を調整して得た外部クロックをクロック受信回路
２７で受信し、これに基づいて第２のアドレス発生器２
８で発生していた。

【０００７】

【発明が解決しようとする課題】このように、前述した
従来の試験機では、被試験光モジュールに対する結果信
号（結果パターンデータ）をモニタメモリに格納する場
合、結果信号の取り込みに際し、その都度、クロックの
位相調整を行わなければならないという煩わしい操作を
必要としていた。

【０００８】一般に、通信用データ信号（試験信号や結
果信号）は長大であるため、データ中に多くのジッタが
混入する。そのため、データに対する同期クロックのタ
イミング設定範囲が狭くなり、位相調整が非常に難しく
なる。さらにそのジッタ量は試験信号の内容に大きく依
存するため、実際には試験毎に細かい位相調整を実施し
なければならず、試験を効率良く実施できないという問
題があった。

【０００９】また、光通信方式の中には、被試験光モジ
ュールが出力する一連の応動結果（結果信号）中の特定
部分のデータ（キーデータ）が、被試験光モジュールに
送出する試験信号発生用のデータ変換処理部における制
御データの一部と一致する場合がある。

【００１０】このような場合、試験実行中に得られたキ
ーデータに応じて試験信号の内容が変更されることにな
るので、試験前に予め試験パターンデータを作成してお
く従来の試験機では、この種の試験信号が発生できない
という問題があった。

【００１１】本発明の目的は、試験信号や結果信号が長
大であっても試験毎の位相調整を必要とせず、効率良く
試験を実施可能な光モジュールの試験機を提供すること
にある。

【００１２】また、本発明の他の目的は、被試験光モジ
ュールの種別等に応じた、任意の試験信号を生成して試
験を実施可能な光モジュールの試験機を提供することに
ある。

【００１３】

【課題を解決するための手段】前記課題を解決するた
め、本発明では、光モジュール試験用の試験信号を光信
号に変換して被試験光モジュールに送出し、この際、被
試験光モジュールから到来する光信号を電気信号に変換
して試験結果を表す結果信号とし、これに基づいて被試
験光モジュールの動作解析・評価を行う光モジュールの
試験機において、試験信号に関する試験信号データを格
納するパターンメモリと、結果信号に関する結果信号デ
ータを格納するモニタメモリと、内部クロックに従って
パターンメモリ制御信号を生成し、これをパターンメモ
リに入力して試験信号データを読出し、該試験信号デー
タに所定のデータ変換処理を行って試験信号を生成する
第１の論理回路と、結果信号に同期したモニタクロック
を発生するとともに、結果信号を該モニタクロックで位
相調整して出力するタイミング抽出回路と、前記結果信
号に所定のデータ変換処理を行って結果信号データを生
成するとともに、前記モニタクロックに従ってモニタメ
モリ制御信号を生成し、これをモニタメモリに入力して
結果信号データを書込む第２の論理回路とを設けた。

【００１４】前記構成によれば、タイミング抽出回路で
結果信号そのものからクロックを発生し、これに従うモ
ニタメモリ制御信号を第２の論理回路で生成して結果信
号データをモニタメモリに書込むため、試験信号や結果
信号が長大であっても試験毎の位相調整が不要となる。
また、パターンメモリ内の試験信号データに所定のデー
タ変換処理を行って試験信号を生成する第１の論理回路
及び結果信号に所定のデータ変換処理を行って結果信号
データを生成する第２の論理回路を設けたことにより、
被試験光モジュールの種別等に応じた試験信号を生成
し、試験を実施することができる。

【００１５】また、この際、試験信号データをそれぞれ
任意のビット数を有する試験パターンデータ及び該試験
パターンデータの内容を表す制御コードを単位とするフ
レーム構成とし、制御コードをデータ変換処理の内容を
制御する制御データに変換する制御コードデコーダと、
試験パターンデータに制御データに従うデータ変換処理
を行って試験信号を生成するデータ変換回路とを備えた
第１の論理回路を用いるとともに、結果信号をそれぞれ
任意のビット数を有する結果パターンデータ及び該結果
パターンデータの内容を表す制御コードからなる結果信
号データに変換するデータ変換回路を備えた第２の論理
回路を用いれば、試験信号データのフレーム毎に異なる
データ変換を行うことができる。

【００１６】さらにまた、結果信号中から予め定められ
たキーデータを抽出する機能を第２の論理回路に設ける
とともに、該キーデータをデータ変換処理の内容を制御
する制御データの一部とする機能を第１の論理回路に設
ければ、試験実行中に得られたキーデータに応じて試験
信号の内容を変更できる。

【００１７】

【発明の実施の形態】図２は本発明の光モジュールの試
験機の実施の形態の一例を示すもので、図中、従来例と
同一構成部分は同一符号をもって表す。即ち、１は被試
験光モジュール、４は試験機、２２はＥ／Ｏ変換器、２
３は光結合器、２４はＯ／Ｅ変換器、２５はクロック発
生器、３０はメモリ部、４０は論理部、５１はタイミン
グ抽出回路、５２はコントローラである。

【００１８】メモリ部３０は、任意のアドレスに対する
データの書込みや読出しが可能なパターンメモリ３１及
びモニタメモリ３２からなり、パターンメモリ３１は試
験信号に関する試験信号データ（ここでは試験パターン
データ）を格納し、モニタメモリ３２は結果信号に関す
る結果信号データ（ここでは結果パターンデータ）を格
納する。

【００１９】論理部４０は、第１の論理回路４１及び第
２の論理回路４２からなり、第１の論理回路４１はクロ
ック発生器２５からの内部（パターン）クロックに従っ
てパターンメモリへのアドレス信号や読出し／書込み信
号等のパターンメモリ制御信号を生成し、これをパター
ンメモリ３１に入力して試験信号データを読出し、該デ
ータに所定のデータ変換処理を行って試験信号を生成す
る。また、第２の論理回路４２は後述する如くして位相
調整された結果信号に所定のデータ変換処理を行って結
果信号データを生成するとともに、後述するモニタクロ
ックに従ってモニタメモリへのアドレス信号や読出し／
書込み信号等のモニタメモリ制御信号を生成し、これを
モニタメモリ３２に入力して結果信号データを書込む。

【００２０】タイミング抽出回路５１は、位相比較器、
ローパスフィルタ及び電圧制御発振器によって構成され
る一般的なＰＬＬ回路よりなり、Ｏ／Ｅ変換器２４から
の結果信号に同期したモニタクロックを発生するととも
に、結果信号を該モニタクロックで位相調整して第２の
論理回路４２に出力する。

【００２１】コントローラ５２は、試験信号データ（試
験パターンデータ）の作成、試験機の動作制御、モニタ
メモリの内容表示等のソフトウェア機能を持ち、各回路
を制御する。

【００２２】パターンメモリ３１には、試験実行前にコ
ントローラ５２により試験パターンデータを書込んでお
く。試験実行開始とともに論理部４０からのアドレス信
号や読出し／書込み信号等のパターンメモリ制御信号を
受けて、パターンメモリ３１は読出し動作を開始し、試
験パターンデータを論理部４０に送出する。

【００２３】メモリ部３０と論理部４０との接続関係の
詳細を図３に示す。図３の例では、パターンメモリ３１
と第１の論理回路４１とは、１６ビット幅のデータ信号
線と、パターンメモリ３１の全てのアドレスへの読出し
／書込みが可能なビット数を有するアドレス信号線及び
パターンメモリ３１の読出し／書込み（Ｒ／Ｗ）信号線
等からなるパターンメモリ制御信号線とで接続されてい
る。試験実行中、パターンメモリ３１の読出し／書込み
（Ｒ／Ｗ）信号は読出し動作モードに設定される。

【００２４】また、モニタメモリ３２と第２の論理回路
４２とは、１６ビット幅のデータ信号線と、モニタメモ
リ３２の全てのアドレスへの読出し／書込みが可能なビ
ット数を有するアドレス信号線及びモニタメモリ３２の
読出し／書込み（Ｒ／Ｗ）信号線等からなるモニタメモ
リ制御信号線とで接続されている。試験実行中、モニタ
メモリ３２の読出し／書込み（Ｒ／Ｗ）信号は書込み動
作モードに設定される。

【００２５】なお、パターンメモリ制御信号及びモニタ
メモリ制御信号は、それぞれ第１の論理回路４１及び第
２の論理回路４２内蔵の読出し／書込み（Ｒ／Ｗ）制御
回路411 及び421 で作成される。

【００２６】図４は第１及び第２の論理回路におけるデ
ータ変換処理部の一例を示すものである。図４の例で
は、第１の論理回路４１はマルチプレクサ412 及び選択
信号発生器413 を備え、クロック発生器２５からの内部
クロックに従って１６ビット構成の並列データ（試験パ
ターンデータ）を順次１ビット構成の直列データ（試験
信号）に変換する。また、第２の論理回路４２はデマル
チプレクサ422 及び選択信号発生器423 を備え、タイミ
ング抽出回路５１からのモニタクロックに従って１ビッ
ト構成の直列データ（結果信号）を１６ビット構成の並
列データ（結果パターンデータ）に変換する。

【００２７】前記構成において、論理部４０で作成され
た試験信号は、Ｅ／Ｏ変換回路２２で試験信号光に変換
され、光結合器２３を通して被試験光モジュール１のデ
ータ入出力端子に送出される。一方、被試験光モジュー
ル１のデータ入出力端子から試験機４に到来する前記試
験信号光に対する試験結果を示す結果信号光は光結合器
２３を通じてＯ／Ｅ変換器２４に送られ、結果信号に変
換される。

【００２８】前記結果信号はタイミング抽出回路５１に
入力され、ここでモニタクロックが抽出されるととも
に、該モニタクロックによりリタイミングされた結果信
号を論理部４０の第２の論理回路４２に送出する。

【００２９】第２の論理回路４２では、図４で説明した
ように、タイミング抽出回路５１からのモニタクロック
に従って１ビット構成の直列データ（結果信号）を１６
ビット構成の並列データ（結果パターンデータ）に変換
する。

【００３０】変換処理後の１６ビット構成の結果パター
ンデータは、図３で説明したように、モニタメモリ３２
に送出され、任意のアドレスから順次格納される。

【００３１】一連のモニタメモリ３２への格納動作終了
後は、モニタメモリ３２の格納内容をコントローラ５２
の表示機能を用いて調べることにより、被試験光モジュ
ール１の動作解析・評価を行う。

【００３２】図５はフレーム構成を持つ通信用データ信
号（試験信号や結果信号）の一例を示すものである。こ
のような信号は、図示するように、複数のシステム制御
データやユーザデータの小フレームの集合で構成されて
いる。各小フレームはそれぞれ規定のバイト数を持ち、
決められた順番に配置されている。また一般に、小フレ
ームの一部に対しては、規定の論理演算式に基づいた秘
話やスクランブル等のデータ変換処理が施される。さら
に、従来技術の説明で述べたように、光通信方式の中に
は一連の被試験光モジュールの結果信号中の特定データ
を、前記論理演算式でのキーデータとして使用するもの
がある。

【００３３】この種の試験信号の発生では、データ変換
処理を実時間で実行しなければならないので、試験パタ
ーンデータを試験実行前のソフトウェア処理で作成して
おくような方法がとれない。本発明では、実時間でデー
タ変換処理を行う第１及び第２の論理回路を備えている
ので、広範囲な通信用光モジュールの試験に対応でき
る。

【００３４】フレーム構成を持つ通信用データ信号の特
定の小フレーム毎に異なったデータ変換処理を施す場合
に適した、メモリ部３０と論理部４０との接続関係の詳
細を図６に、また、第１及び第２の論理回路におけるデ
ータ変換処理部を図７に示す。以下、図６，７を用いて
本発明の実施の形態の他の例を具体的に説明する。

【００３５】パターンメモリ３１からの１６ビット（２
バイト）構成の試験信号データを上下１バイトずつに分
け、例えば上位バイトを試験パターンデータ用に割当
て、下位バイトを該試験パターンデータの内容を表す制
御コード用に割当てる。なお、この下位バイトの制御コ
ードは試験パターンデータの作成時に同時に生成してお
く。

【００３６】第１の論理回路４１はデータ変換回路414
、制御コードデコーダ415 、制御コードテーブル416
及びクロック発生器417 を備え、試験信号データの上位
バイト（試験パターンデータ）はデータ変換回路414 に
入力され、下位バイト（制御コード）は制御コードデコ
ーダ415 に入力される。また、第２の論理回路４２はデ
ータ変換回路424 、制御コードテーブル425 及びクロッ
ク発生器426 を備え、結果信号はデータ変換回路424 に
入力される。制御コードテーブル416 及び425 は制御コ
ード及びその種類と制御データとの対応関係を記述した
もので、その一例を図８に示す（なお、制御コードテー
ブル416 及び425 は共用可することもできる。）。

【００３７】制御コードデコーダ415 に入力された下位
バイトの制御コードは、制御コードテーブル416 の内容
と照合され、該制御コードテーブル416 内の一致する制
御コードに対応した制御データが読出される。この制御
データがデータ変換回路414での試験パターンデータに
対するデータ変換処理を決定する。

【００３８】なお、この時、第１の論理回路４１では、
必要に応じて、被試験光モジュール１の試験結果の一部
の情報（キーデータ）をデータ変換処理用の制御データ
の一部として使用する。そのデータ変換処理の内容は、
例えば秘話処理であったり、スクランブル処理であった
りする。

【００３９】一方、被試験光モジュール１に対する試験
結果を表す結果信号も試験信号と同様に小フレームの集
合で構成されている。また、フレーム内の特定の部分の
みにデータ変換処理が施されることも同様である。従っ
て、ここでも図６，７に示した構成が試験の効率化に効
果的である。

【００４０】即ち、タイミング抽出回路５１からの結果
信号は第２の論理回路４２のデータ変換回路424 に入力
される。入力された結果信号は規定のルールに基づいて
入力順に小フレーム化され、各小フレーム毎の制御デー
タが制御コードテーブル425の内容と照合され、該制御
コードテーブル425 内の一致する制御データに対応した
制御コードが読出される。

【００４１】その後、各小フレーム毎の変換処理後のデ
ータ（結果パターンデータ）が上位バイトに設定され、
制御コードテーブル425 から読み出された制御コードが
下位バイトに設定され、それらが一体化されて結果信号
データとしてモニタメモリ３２の同一アドレスに書き込
まれる。

【００４２】なお、モニタメモリ内の下位バイトの制御
コードは、コントローラ５２での試験結果の動作解析・
評価時における、試験データの検索用情報として使用す
ることができるので、長大な試験データを効率良く解析
できる。

【００４３】なお、図６，７のような構成にすると、制
御コードの格納領域をパターンメモリやモニタメモリ内
に確保しなければならないので、等価的に試験パターン
データや結果パターンデータの格納容量が減少する。そ
こで、フレーム構成を取らない試験信号の発生時には、
図４の場合のように全てをパターンデータ領域として使
用し、フレーム構成を必要とする場合には図６のように
構成する切換機能を論理部に設けておけば、格納容量が
減少する問題も解消できる。

【００４４】また、これまでの説明では、１つの端子で
光入力及び光出力を賄う被試験光モジュールを想定した
が、光入力及び光出力を別々の端子で行うものでも良
く、この場合はＥ／Ｏ変換器から試験信号光を直接送出
し、結果信号光をＯ／Ｅ変換器で直接受信する構成とな
り、光結合器が不要となるが、このような構成も本発明
に含まれる。

【００４５】

【発明の効果】以上説明したように、本発明によれば、
タイミング抽出回路で結果信号そのものからクロックを
発生し、これに従うモニタメモリ制御信号を第２の論理
回路で生成して結果信号データをモニタメモリに書込む
ため、試験信号や結果信号が長大であっても試験毎の位
相調整が不要となり、効率良く試験を実施でき、また、
パターンメモリ内の試験信号データに所定のデータ変換
処理を行って試験信号を生成する第１の論理回路及び結
果信号に所定のデータ変換処理を行って結果信号データ
を生成する第２の論理回路を設けたことにより、被試験
光モジュールの種別等に応じた試験信号を生成して試験
を実施することができ、広範囲な被試験光モジュールに
対する動作解析・評価を行うことができる。

【００４６】また、試験信号データを試験パターンデー
タ及び該試験パターンデータの内容を表す制御コードを
単位とするフレーム構成とし、制御コードを制御データ
に変換する制御コードデコーダと、試験パターンデータ
に制御データに従うデータ変換処理を行って試験信号を
生成するデータ変換回路とを備えた第１の論理回路を用
いるとともに、結果信号を結果パターンデータ及び該結
果パターンデータの内容を表す制御コードからなる結果
信号データに変換するデータ変換回路を備えた第２の論
理回路を用いることにより、試験信号データのフレーム
毎に異なるデータ変換を行うことができ、被試験モジュ
ールの種別等に応じた、詳細な試験信号を生成でき、正
確かつ詳細な被試験光モジュールの動作解析・評価を行
うことができる。

【００４７】さらにまた、結果信号中から予め定められ
たキーデータを抽出する機能を第２の論理回路に設ける
とともに、該キーデータをデータ変換処理の内容を制御
する制御データの一部とする機能を第１の論理回路に設
けることにより、試験実行中に得られたキーデータに応
じて試験信号の内容を変更でき、より広範囲な被試験光
モジュールに対する動作解析・評価を行うことができ
る。

【図面の簡単な説明】

【図１】従来の光モジュールの試験機の一例を示す構成
図

【図２】本発明の光モジュールの試験機の実施の形態の
一例を示す構成図

【図３】メモリ部と論理部との接続関係の詳細図

【図４】第１及び第２の論理回路におけるデータ変換処
理部の一例を示す図

【図５】フレーム構成を持つ通信用データ信号の一例を
示す図

【図６】メモリ部と論理部との他の接続関係の詳細図

【図７】第１及び第２の論理回路におけるデータ変換処
理部の他の例を示す図

【図８】制御コード及びその種類と制御データとの対応
関係を記述した制御コードテーブルの一例を示す図

【符号の説明】

１…被試験光モジュール、４…試験機、２２…Ｅ／Ｏ変
換器、２３…光結合器、２４…Ｏ／Ｅ変換器、２５…ク
ロック発生器、３０…メモリ部、３１…パターンメモ
リ、３２…モニタメモリ、４０…論理部、４１…第１の
論理回路、４２…第２の論理回路、５１…タイミング抽
出回路、５２…コントローラ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 光モジュール試験用の試験信号を光信号
   に変換して被試験光モジュールに送出し、この際、被試
   験光モジュールから到来する光信号を電気信号に変換し
   て試験結果を表す結果信号とし、これに基づいて被試験
   光モジュールの動作解析・評価を行う光モジュールの試
   験機において、 試験信号に関する試験信号データを格納するパターンメ
   モリと、 結果信号に関する結果信号データを格納するモニタメモ
   リと、 内部クロックに従ってパターンメモリ制御信号を生成
   し、これをパターンメモリに入力して試験信号データを
   読出し、該試験信号データに所定のデータ変換処理を行
   って試験信号を生成する第１の論理回路と、 結果信号に同期したモニタクロックを発生するととも
   に、結果信号を該モニタクロックで位相調整して出力す
   るタイミング抽出回路と、 前記結果信号に所定のデータ変換処理を行って結果信号
   データを生成するとともに、前記モニタクロックに従っ
   てモニタメモリ制御信号を生成し、これをモニタメモリ
   に入力して結果信号データを書込む第２の論理回路とを
   設けたことを特徴とする光モジュールの試験機。
2. 【請求項２】 試験信号データをそれぞれ任意のビット
   数を有する試験パターンデータ及び該試験パターンデー
   タの内容を表す制御コードを単位とするフレーム構成と
   し、制御コードをデータ変換処理の内容を制御する制御
   データに変換する制御コードデコーダと、試験パターン
   データに制御データに従うデータ変換処理を行って試験
   信号を生成するデータ変換回路とを備えた第１の論理回
   路を用いるとともに、結果信号をそれぞれ任意のビット
   数を有する結果パターンデータ及び該結果パターンデー
   タの内容を表す制御コードからなる結果信号データに変
   換するデータ変換回路を備えた第２の論理回路を用いた
   ことを特徴とする請求項１記載の光モジュールの試験
   機。
3. 【請求項３】 結果信号中から予め定められたキーデー
   タを抽出する機能を第２の論理回路に設けるとともに、
   該キーデータをデータ変換処理の内容を制御する制御デ
   ータの一部とする機能を第１の論理回路に設けたことを
   特徴とする請求項１または２記載の光モジュールの試験
   機。