JPH10143434A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】 【課題】分割されたアレイ毎にセキュリティ手段を設
け、保持されたデータの機密性を高めることを目的とす
る。 【解決手段】複数のメモリセルから構成され且つ所定数
のブロックに分割されたメモリセル３と、メモリセルの
各ブロックに対してセキュリティ動作を行うかどうかの
データを蓄積した、各ブロック個々に対応する所定数個
以上のセキュリティ手段１を有する。またメモリセル３
及びセキュリティ手段１のデータの読み出し、書き込み
及び消去を制御するコマンドデコーダ５と、各ブロック
を選択して、セキュリティ手段１のデータを制御する所
定数個のブロック選択回路１５とを有する。メモリセル
３の各ブロックに対応した、セキュリティ手段１を有す
るため、非公開にしたいデータの読み出し、書き出し及
び書き換えを防ぐことが出来る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ブロック分割され
たメモリセルに対する制御を行うセキュリティ手段を有
する半導体集積回路に関する。

【０００２】

【従来の技術】メモリ及びメモリ混載マイコンとして、
セキュリティ手段を有したものが開発されている。セキ
ュリティとは、メモリに対する読み出し、書き込み、消
去等のコマンドを未許可にしてデータの漏洩、書き換え
を防ぐものである。また、セキュリティ手段とは、セキ
ュリティを行う手段を示す。

【０００３】従来は、電気的に書き込み及び消去が可能
なＦＬＡＳＨメモリセルを使用することにより、ＯＮ−
ＢＯＡＤ上でメモリアレイのセキュリティを制御してい
た。また、ＥＰＲＯＭメモリ、ＥＰＲＯＭ混載マイコン
であっても同様に、ＥＰＲＯＭメモリセルをセキュリテ
ィ手段として使用し、紫外線消去後のセルに書き込むか
否かでメモリアレイのセキュリティ制御を行っていた。

【０００４】ＦＬＡＳＨメモリ及びＦＬＡＳＨ混載マイ
コンには、メモリアレイが１個のものと、複数に分割さ
れたアレイのものがある。前者は一括消去のみとなるが
付随する回路が少なく全体的な面積は小さく済む。後者
は分割されたアレイ毎に消去が可能で、ユーザの書き換
えを低減することができるという利点を有する。しかし
前者とは逆に付随する回路が全体的に面積が大きくなっ
てしまうという特徴を有する。

【０００５】以下に従来の半導体集積回路を図を参酌し
て説明する。図３は従来のセキュリティ手段を有する半
導体集積回路のブロック図である。まず、この半導体集
積回路はデータ及びプログラムを記憶する複数のブロッ
クに分割されたＦＬＡＳＨメモリアレイ１０３と、メモ
リアレイ１０３の各ブロックのメモリアレイ１１のデー
タのセキュリティに関するデータを蓄積したセキュリテ
ィセル１０１と、セキュリティセル１０１及びメモリセ
ル１０３への命令を蓄積したコマンドデコーダ１０５
と、セキュリティセル１０１からメモリアレイ１０３へ
の命令のアドレスが有効かどうか判断するブロック選択
回路１１５を有する。

【０００６】メモリアレイ１０３は、複数のメモリセル
から構成され且つ所定数のブロックに分割されたＦＬＡ
ＳＨメモリアレイであり、本実施例ではそれぞれ容量が
異なる４個のブロックに分割されている。また、例えば
ブロックＮＯ．１とブロックＮＯ．２は書き換え頻度の
高いデータ領域、ブロックＮＯ．３とブロックＮＯ．４
は書き換え頻度の少ないプログラム領域としている。

【０００７】セキュリティセル１０１はＭＯＳ型半導体
装置から構成され、メモリアレイ１０３の各ブロックを
統括して制御を行い、メモリアレイ１０３の各ブロック
のデータの書き換え、消去、読み出し等の命令の許可、
未許可のデータを蓄積している。

【０００８】コマンドデコーダ１０５は、セキュリティ
セル１０１及びメモリセル１０３への命令を蓄積してい
て、デコーダの各領域にはセキュリティセル１０１及び
メモリセル１０３のどの領域を消去、書き換え及び読み
出しをするかが記載されている。またコマンドデコーダ
１０５には、メモリセル１０３を活性させる制御信号を
受信するＣＥ端子、コマンドデコーダ１０５にメモリセ
ル１０３へ書き込み動作、消去動作を可能にする制御信
号を受信するＷＥ端子を有する。これらの端子からコマ
ンドデコーダ１０５を制御してメモリセル１０３の書き
換え、消去可を行う。また本明細書ではこの状態をセキ
ュリティがＵＮＬＯＣＫになったと定義し、書き換え、
消去が不可の状態をセキュリティがＬＯＣＫになったと
定義する。 またブロック選択回路１１５は読み出し回
路１１１とアドレスデコーダ１１３のデータ（メモリセ
ルの領域及びこの領域がＬＯＣＫかＵＮＬＯＣＫかの情
報）をもとに書き換え、消去する回路を選択する回路で
ある。ブロック選択回路１１５は例えば一端子が読み出
し回路１１１、他の端子がアドレスデコーダ１１３に接
続されたＡＮＤ回路から構成される。

【０００９】従来の半導体集積回路の動作を以下に説明
する。外部または図示せぬＣＰＵからの信号（ＣＥ／Ｗ
Ｅ等の信号）によりコマンドデコーダ１０５にメモリセ
ルのどのブロックを書き換え、消去するかの命令がされ
る。コマンドデコーダの命令によりセキュリティセルが
書き換えられる。ここでセキュリティセル１０１はメモ
リセル１０３を一括してＬＯＣＫするかＵＮＬＯＣＫす
るかの情報が蓄積される。次にこのセキュリティに関す
る情報は読み出し回路１１１により読み出され、ブロッ
ク選択回路１１５に伝えられる。これらの情報に基づい
てブロックで作業を行う。ここで例えばブロックＮＯ．
３のデータを消去する場合を、図４に示すフローチャー
トを参照して説明する。まずコマンドデコーダ１０５に
ブロックＮＯ．３のデータを消去するコマンドを出す。
次に消去コマンドを受信して、セキュリティセルの書き
換え（メモリセルのセキュリティＵＮＬＯＣＫ）をセキ
ュリティセル１０１に対して行う。つまりセキュリティ
セルがＬＯＣＫかＵＮＬＯＣＫの確認を行う。

【００１０】ここでメモリセルのセキュリティがＬＯＣ
Ｋの状態なら、消去命令は間違い命令として処理され、
命令は終了する。またメモリセルのセキュリティがＵＮ
ＬＯＣＫの状態なら、指定された領域のブロックＮＯ．
３の消去を行い、確認し命令は終了する。

【００１１】本例ではブロックＮＯ．３に対しての消去
を行ったが、各ブロックに一括してコマンドされるた
め、他のブロックに対しても同一コマンドに対して書き
換え可( セキュリティＵＮＬＯＣＫ) の状態にある。こ
のため、誤ったコマンドを送った際に対象外のブロック
にあるデータの機密性が薄れてしまい、セキュリティ手
段のメリットが半減してしまう。また、他のブロックに
対しても同一コマンドに対して書き換え可能( セキュリ
ティＵＮＬＯＣＫ) の状態にあるため、ユーザーが誤動
作をした場合、他のブロックのデータを書き換え、消去
等をしてしまう場合があり、データプログラム等を破壊
してしまう可能性が生じる。

【００１２】以上に示したような問題は、セキュリティ
セルからメモリアレイに対する命令系統が１経路しかな
いために生じ、ブロック全体にセキュリティをＬＯＣＫ
またはＵＮＬＯＣＫの状態にしてしまうために生じる。

【００１３】

【発明が解決しようとする課題】従来のＦＬＡＳＨメモ
リまたはＦＬＡＳＨメモリ混載型マイコンはＢＯＡＤ上
で書き換えが可能なため、データのセキュリティに関し
て注意が必要となっている。従来例に示したように、書
き換え可( セキュリティＵＮＬＯＣＫ) にして、書き換
えを行う場合、他のブロックのセキュリティも書き換え
可( セキュリティＵＮＬＯＣＫ) の状態になっている。
このため、誤ったコマンドを送った際に対象外のブロッ
クであるデータの機密性が薄れてしまい、セキュリティ
手段のメリットが半減してしまう。また、ユーザーが誤
動作をした場合、他のブロックのデータを書き換え、消
去してしまうばかりか、他のブロックのデータを破壊し
てしまう可能性が生じる。これはセキュリティセルがメ
モリアレイに対して１つしかなく、セキュリティに関す
る命令系統が１つになってしまうからである。

【００１４】本発明は、メモリアレイが複数に分割され
たＦＬＡＳＨメモリ及びＦＬＡＳＨ混載マイコンにおい
て、分割されたアレイ毎にセキュリティ手段を設け、保
持されたデータの機密性を高めることを目的とする。

【００１５】

【課題を解決するための手段】以上の課題を解決するた
めに本発明の半導体集積回路は、複数のメモリセルから
構成され且つ所定数のブロックに分割されたメモリアレ
イと、メモリアレイの各ブロックに対してセキュリティ
動作をするかどうかのデータを蓄積した、各ブロック個
々に対応する所定数個以上のセキュリティ手段を有す
る。またメモリセル及びセキュリティ手段のデータの読
み出し、書き込み及び消去を制御するコマンドデコーダ
と、各ブロックを選択して、セキュリティ手段のデータ
を制御する所定数個のブロック選択回路とを有すること
を特徴とする。メモリアレイの各ブロックに対応した、
セキュリティセルを有するため、非公開にしたいデータ
の読み出し、書き出し及び書き換えを防ぐことが出来
る。

【００１６】

【発明の実施の形態】本発明に示す実施例を図面を参酌
して以下に示す。図１は本実施例に示すセキュリティ手
段を有する半導体集積回路であり、メモリアレイの分割
されたブロックそれぞれに対応したセキュリティセルを
有することを特徴とする。

【００１７】まず、この半導体集積回路はデータを記憶
する複数のブロックに分割されたＦＬＡＳＨメモリセル
３( 本実施例ではＮＯ．１〜ＮＯ．４) と、メモリセル
３の各ブロックのデータの書き換えを許可、未許可のデ
ータを蓄積したセキュリティセル１と、セキュリティセ
ル１及びメモリセル３への命令を蓄積したコマンドデコ
ーダ５と、セキュリティセル１からメモリセル３への命
令のアドレスが有効かどうか判断し且つ個々のブロック
に対応した複数のブロック選択回路１５を有する。

【００１８】コマンドデコーダ５は、セキュリティセル
１及びメモリセル３への命令を蓄積していて、デコーダ
の各領域にはセキュリティセル１及びメモリセル３のど
の領域を消去、書き換え及び読み出しをするかが記載さ
れており、読み出し回路２１を介して命令が実行され
る。

【００１９】メモリセル３は、複数のメモリセルから構
成され且つ所定数のブロックに分割されたＦＬＡＳＨメ
モリアレイであり、本実施例ではそれぞれ容量が異なる
４個のブロックに分割されている。セキュリティセルＮ
Ｏ．０は他のセキュリティセルの状態に関らず、すべて
のブロックに対して一括してセキュリティをＵＮＬＯＣ
Ｋにすることが出来る。また、例えばブロック１とブロ
ック２は書き換え頻度の高いデータ領域、ブロック３と
ブロック４は書き換え頻度の少ないプログラム領域とし
ている。各ブロックの消去電位切り替え回路１７とプロ
グラム電位切り替え回路１９と接続している。またコマ
ンドデコーダ５とメモリセル３は読み出し回路２１と接
続されている。

【００２０】セキュリティセル１はＭＯＳ型半導体装置
から構成され、メモリセル３の各ブロックに対応したセ
キュリティセル( 本実施例ではセキュリティセルＮＯ．
１〜ＮＯ．４) とすべてのメモリセルを一括して制御す
るセキュリティセルＮＯ．０から構成される。セキュリ
ティセル１のデータの書き換え電位切り替え用回路７
と、データの消去電位切り替え用回路９を介してコマン
ドデコーダ５と接続している。また、セキュリティセル
１のデータを読み出すための読み出し回路１１を介して
ブロック選択回路１５と接続されている。

【００２１】ブロック選択回路１５はコマンドデコーダ
５の命令する領域のアドレスが有効かどうかセキュリテ
ィセル１を見て判断する回路であり、ＡＮＤ回路とＯＲ
回路から構成され、分割されたブロックと同数の回路か
ら構成されている。例えばブロックＮＯ．１に対応する
ブロック選択回路のＡＮＤ回路部分の入力端子には、セ
キュリティＮＯ．１とセキュリティＮＯ．０が接続され
ている。またＯＲ回路部分の一入力端子にはアドレスデ
コーダ１３が接続され、他の入力端子にはＡＮＤ回路の
出力端子が接続している。

【００２２】またこの半導体集積回路は外部素子と接続
する複数の端子を有する。コマンドデコーダ５にメモリ
セル３を活性させる信号を受信するＣＥ端子、コマンド
デコーダ５にメモリセル３へ書き込み動作を可能にする
信号を受信するＷＥ端子を有する。また、読み出し回路
２１からの信号を受信する出力制御信号受信端子ＯＥ
と、読み出し回路２１に接続する例えば１６ビットのデ
ータ端子ＤＴ、アドレスデコーダ１３に接続する例えば
２４ビットのアドレス端子ＡＤを有する。本実施例に示
す半導体集積回路の動作を以下に示す。まずコマンドデ
コーダ５に対してＣＥ／ＷＥ等の信号を送信し、メモリ
セル３のどのブロックに作業（例えば書き換え、消去
等）するか命令を送信する。次にコマンドデコーダ５は
命令に従い書き換え用電位切り替え回路７（信号ＰＲＧ
ＳＣ−Ｄにより制御）または消去用電位切り替え回路９
（信号ＥＲＳＳＣ−Ｄにより制御）によりセキュリティ
セル１の制御を行う。次に読み出し回路１１によりセキ
ュリティセル１の情報（ＬＯＣＫかＵＮＬＯＣＫの情
報）を読み出す。例えばブロックＮＯ．３の書き換えを
行う場合、読み出し回路１１からの出力信号ＳＣＯＵＴ
３の値が０となりＵＮＬＯＣＫの状態になる。セキュリ
ティセルＮＯ．０は、一括ＵＮＬＯＣＫするときに用
い、信号ＳＣＯＵＴ０の値は０となる。その他個別ブロ
ックにたいしてセキュリティ制御する場合は、信号ＳＣ
ＯＵＴの値は１であり、信号ＳＣＯＵＴ１〜４の値を有
効にしている。読み出し回路１１からの信号ＳＣＯＵＴ
０と信号ＳＣＯＵＴ３はブロック選択回路１５の回路Ｎ
Ｏ．３の両入力端子に接続され、ブロック選択回路１５
出力は０となる。

【００２３】コマンドデコーダ５から、書き換え用電位
切り替え回路１９の回路ＮＯ．３に対して信号が送信さ
れると、アドレスデコーダ１３からブロック選択回路１
５にＮＯ．３に対して信号ＢＳＥＬ３が送信され（ブロ
ックＮＯ．３を指定しているため信号値は０を出力す
る）、ブロック選択回路１５のＮＯ．３のＯＲ回路部分
の入力端子に接続される。ブロック選択回路１５のＯＲ
回路部分のアドレスデコーダからの入力端子に０が入力
され、ＡＮＤ回路側入力端子に０が入力されるため、ブ
ロック選択回路１５のＮＯ．３の出力は０となり、ブロ
ックＮＯ．３のセキュリティはＵＮＬＯＣＫの状態にな
る。このため、ブロックＮＯ．３に対して書き換えの命
令（アドレスデコーダ１３からの信号ＢＳ３により制
御）が実行され、ブロックＮＯ．３に対して書き換えが
行われる。

【００２４】ここで他のブロックに対する動作について
説明する。ブロックＮＯ．２は書き込み禁止の状態にな
っている。まずコマンドデコーダ５からの命令によりセ
キュリティセルはブロックＮＯ．２に対して書き換え禁
止（ＬＯＣＫ）の状態にされるため、読み出し回路１１
から読み出した出力信号（ＳＣＯＵＴ２）は１となる。
同様にセキュリティＮＯ．０からの出力信号（ＳＣ０）
となるため、読み出し回路１１からの出力信号（ＳＣＯ
ＵＴ０）１となる。また、アドレスデコーダ１３からの
出力は、ブロックＮＯ．１の指定番地であるため出力信
号（信号ＢＳＥＬ２）は０となり、ブロック選択回路１
５のＮＯ．３のＯＲ回路に入力される。このため、ブロ
ック選択回路１５のＮＯ．３のＯＲ回路の出力は１とな
り、ブロックＮＯ．３は書き換え禁止（ＬＯＣＫ）の状
態になり、書き換え及び消去か不可能になる。またセキ
ュリティセル１のＮＯ．０を書き換え許可（ＵＮＬＯＣ
Ｋ）の状態にしておけば、全ブロックに対してＵＮＬＯ
ＣＫの状態になるため書き換え及び消去が可能になる。

【００２５】図２はコマンドデコーダの動作タイミング
について示した図であり、アドレスとデータ入力のタイ
ミングを示したクロック図（ａ）と各領域に入力するデ
ータを示した図（ｂ）である。本発明の半導体集積回路
の１サイクルの動作は、コマンドデコーダの第１の命令
を収納したデータ領域を指定し、アドレスを指定して命
令を実行させる。アドレスはデータを取り組む領域つま
りセル（メモリセル、セキュリティセル）の命令を実行
させる領域を、ＣＥはコマンドデコーダを制御するＣＥ
信号波形を、ＯＥは出力されるメモリセルから出力され
る信号を、ＷＥはコマンドデコーダを制御するＷＥ信号
の波形を、データはコマンドデコーダの命令を収納した
領域を表し、Ｄ１は第１サイクルの命令を収納した領域
領域を、Ｄ２は第２サイクルの命令を収納した領域を表
している。

【００２６】例えばセキュリティセルの書き換え及び消
去（ＰＲＧＳＣ−Ｄ／ＥＲＳＳＣ−Ｄ）について説明す
る。まず、第１サイクルでコマンドデコーダの消去の命
令を収納する領域を指定する。次にメモリセルの消去領
域（本例ではＢＡ：ブロックアドレス）を指定し、第２
のサイクルで消去の命令領域を入力し、各ブロックの消
去を行う。次にメモリセルの書き換えについての動作に
ついて説明する。まず第１のサイクルで書き換えをの命
令を収納する領域を入力し、命令を実行するセルの領域
（本例ではＢＡ：ブロックアドレス）を入力する。次に
第２のサイクルで書き換えるデータ（本例ではＰＤ：プ
ログラムデータ）を入力する。次にセキュリティセル及
びメモリセルの読み出し動作について説明する。まずコ
マンドデコーダの読み出し命令を収納する領域を指定す
る。実行領域はセキュリティセルの場合は任意であり、
メモリセルの場合は指定する領域（本例ではＢＡ：ブロ
ックアドレス）である。次に第２のサイクルで出力領域
または書き換えるデータを入力し、命令を実行する。

【００２７】以上に示したように本実施例では、セキュ
リティ手段として、ＦＬＡＳＨ ＥＰＲＯＭセルのＯＮ
とＯＦＦの切り替えを用いているが、抵抗の値及びＲＡ
Ｍの値、ＦＵＳＥセルを使用しても良い。さらにユーザ
に対しては、データ領域のみ開放し、セキュリティ保持
したい領域（例えばプログラム領域）を非公開または解
析不可にすることが出来る。

【００２８】

【発明の効果】本発明に示す半導体集積回路は、分割さ
れたメモリアレイのブロック個々に対応する前記所定個
以上のセキュリティ手段を有する。メモリアレイ毎にセ
キュリティ手段を有するため、読み出し禁止または、書
き換え禁止としたいメモリアレイに対してはセキュリテ
ィを動作させ、ユーザの誤使用に対しデータの誤読み出
し、誤書き換え、データの破壊等を防止することが出来
る。またセキュリティセルの数が多いため、メモリアレ
イに蓄積されたデータの機密性を高めることが出来る。

【図面の簡単な説明】

【図１】図１は本発明の実施例に示す半導体集積回路の
ブロック図である。

【図２】図２は本発明のコマンドデコーダに対するデー
タ書き込みについて示した概念図である。

【図３】図３は本発明の従来例に示す半導体集積回路の
ブロック図である。

【図４】図４は本発明の従来例に示す半導体集積回路の
動作を示すフローチャートである。

【符号の説明】

１ セキュリティセル ３ メモリセル ５ コマンドデコーダ ７ ９ １７ １９ 電圧切り替え回路 １１ ２１ 読み出し回路 １３ アドレスデコーダ １５ ブロック選択回路 ＥＲＳＳＣ−Ｄ ＰＲＧＳＣ−Ｄ ＲＤＳＣ−Ｄ 出
力信号 ＥＲＳ−Ｄ ＰＲＧ−Ｄ ＲＤ−Ｄ 出力信号 ＳＣ０〜ＳＣ４ 出力信号 ＳＣＯＵＴ０〜ＳＣＯＵＴ４ 出力信号 ＢＳＥＬ１〜ＢＳＥＬ４ 出力信号 ＤＡＴＡ ＡＤＤＲＥＳＳ ＯＥ ＣＥ ＷＥ 端子

Claims (11)

【特許請求の範囲】
1. 【請求項１】複数のブロックに分割されたメモリアレイ
   と、このメモリアレイの各ブロック毎に対応する選択デ
   ータを蓄積するセキュリティ手段と、 前記セキュリテ
   ィ手段のデータに基づき前記メモリアレイの各ブロック
   のデータの書き換えまたは消去を行うか否かを判断する
   ブロック選択回路とをを有することを特徴とする半導体
   集積回路。
2. 【請求項２】前記セキュリティ手段は、前記各ブロック
   毎に対応するＭＯＳ型トランジスタと、前記メモリアレ
   イを一括して制御するＭＯＳ型トランジスタから構成さ
   れることを特徴とする請求項１記載の半導体集積回路。
3. 【請求項３】前記ブロック選択回路は前記各ブロックに
   対応した構成であることを特徴とする請求項１記載の半
   導体集積回路。
4. 【請求項４】前記ブロック選択回路は、１入力端子が前
   記セキュリティ手段と接続したＡＮＤ回路と、 １入力端子がこのＡＮＤ回路の出力端子と、他の１入力
   端子がアドレスデコーダと接続したＯＲ回路とを有する
   ことを特徴とする請求項１記載の半導体集積回路。
5. 【請求項５】前記セキュリティ手段と前記メモリアレイ
   は、前記ブロック選択回路を介して接続していることを
   特徴とする請求項１記載の半導体集積回路。
6. 【請求項６】所定数のブロックに分割されたメモリアレ
   イと、 このメモリアレイの各ブロック毎に対応する選択データ
   を蓄積し、このブロック個々に対応する前記所定数の第
   １のセキュリティ手段および前記メモリアレイを統括し
   て制御する第２のセキュリティ手段で構成されるセキュ
   リティ手段と、 前記メモリアレイ及び前記セキュリティ手段のデータの
   読み出し、書き込み及び消去を制御するコマンドデコー
   ダと、 前記メモリアレイへの命令を実行する領域を制御するア
   ドレスデコーダと、このアドレスデコーダと、前記セキ
   ュリティ手段と接続した、前記ブロックを選択し前記セ
   キュリティ手段のデータに基づき前記メモリアレイのデ
   ータの書き換えまたは消去を行うか否かを判断するブロ
   ック選択回路とを有することを特徴とする半導体集積回
   路。
7. 【請求項７】前記ブロック選択回路は、１入力端子が第
   １のセキュリティ手段と接続し、他の入力端子が第２の
   セキュリティ手段と接続したＡＮＤ回路と、 １入力端子がこのＡＮＤ回路の出力端子と、他の１入力
   端子が前記アドレスデコーダと接続したＯＲ回路とを有
   することを特徴とする請求項６記載の半導体集積回路。
8. 【請求項８】前記第１のセキュリティ手段は個々に対応
   するブロック選択回路の１入力端子に接続し、前記第２
   のセキュリティ手段はすべてのブロック選択回路の他の
   １入力端子に接続していることを特徴とする請求項６記
   載の半導体集積回路。
9. 【請求項９】前記第１のセキュリティ手段及び第２のセ
   キュリティ手段はＭＯＳ型トランジスタから構成される
   ことを特徴とする請求項６記載の半導体集積回路。
10. 【請求項１０】前記ブロック選択回路を複数有し、この
    各ブロック選択回路は前記各ブロックに対応しているこ
    とを特徴とする請求項６記載の半導体集積回路。
11. 【請求項１１】前記セキュリティ手段と前記メモリアレ
    イは、前記ブロック選択回路を介して接続していること
    を特徴とする請求項６記載の半導体集積回路。