JPH10145456A - 通信制御の二重化システム - Google Patents
通信制御の二重化システムInfo
- Publication number
- JPH10145456A JPH10145456A JP8294818A JP29481896A JPH10145456A JP H10145456 A JPH10145456 A JP H10145456A JP 8294818 A JP8294818 A JP 8294818A JP 29481896 A JP29481896 A JP 29481896A JP H10145456 A JPH10145456 A JP H10145456A
- Authority
- JP
- Japan
- Prior art keywords
- communication control
- control device
- communication
- cpu
- standby
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Computer And Data Communications (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】通信制御を中断することなく系切り換えを行う
ことができる通信制御の二重化システムを提供する。 【解決手段】ＣＰＵ２は内部に共通メモリ２１を有し、
共通バス３に接続されている通信制御装置１を介して伝
送路０上の他の機器と通信を行う。各通信制御装置１は
現用系通信制御装置１１と待機系通信制御装置１２から
構成され、それぞれ伝送路０と共通バス３に接続してお
り同一のステーションアドレスが割り当てられる。
ことができる通信制御の二重化システムを提供する。 【解決手段】ＣＰＵ２は内部に共通メモリ２１を有し、
共通バス３に接続されている通信制御装置１を介して伝
送路０上の他の機器と通信を行う。各通信制御装置１は
現用系通信制御装置１１と待機系通信制御装置１２から
構成され、それぞれ伝送路０と共通バス３に接続してお
り同一のステーションアドレスが割り当てられる。
Description
【０００１】
【発明の属する技術分野】本発明は通信制御の二重化シ
ステムに関する。
ステムに関する。
【０００２】
【従来の技術】一つの計算機に対して現用系及び待機系
の二つの通信制御装置を接続する通信制御の二重化シス
テムに関して現用系から待機系の切り換え後、回線の再
接続を不要とする方式については、特開昭63−128839号
公報がある。この従来技術のシステムは、現用系通信制
御装置，待機系通信制御装置、及び回線切り換え装置に
よって構成され、現用系通信制御装置，待機系通信制御
装置はそれぞれ伝送路とのインターフェースをとる伝送
制御回路と、それを制御する伝送制御用プロセッサ，メ
モリ，故障監視装置を有している。現用系の伝送制御プ
ロセッサは、伝送路上の他の通信制御装置と論理的な回
線の接続が終了した時点で、待機系の伝送制御プロセッ
サに対して回線保持に必要な情報をわたすと共に、回線
疑似接続指示を送出する。指示を受けた待機系の伝送制
御プロセッサは、待機系の伝送制御回路に対して回線疑
似接続命令を与え、伝送制御回路は伝送制御プロセッサ
が受け取った情報を基に回線を疑似的に接続することに
より、現用系に障害が発生し回線切り換え装置によって
現用系から待機系に切り換わったときの回線の再接続処
理を不要にしている。
の二つの通信制御装置を接続する通信制御の二重化シス
テムに関して現用系から待機系の切り換え後、回線の再
接続を不要とする方式については、特開昭63−128839号
公報がある。この従来技術のシステムは、現用系通信制
御装置，待機系通信制御装置、及び回線切り換え装置に
よって構成され、現用系通信制御装置，待機系通信制御
装置はそれぞれ伝送路とのインターフェースをとる伝送
制御回路と、それを制御する伝送制御用プロセッサ，メ
モリ，故障監視装置を有している。現用系の伝送制御プ
ロセッサは、伝送路上の他の通信制御装置と論理的な回
線の接続が終了した時点で、待機系の伝送制御プロセッ
サに対して回線保持に必要な情報をわたすと共に、回線
疑似接続指示を送出する。指示を受けた待機系の伝送制
御プロセッサは、待機系の伝送制御回路に対して回線疑
似接続命令を与え、伝送制御回路は伝送制御プロセッサ
が受け取った情報を基に回線を疑似的に接続することに
より、現用系に障害が発生し回線切り換え装置によって
現用系から待機系に切り換わったときの回線の再接続処
理を不要にしている。
【０００３】
【発明が解決しようとする課題】従来技術では系切り換
え後、待機系の通信制御装置はデータ送受信処理再開の
ため計算機からのコマンドリトライを必要としている
が、論理回線上でのデータ分割送信を行っている場合は
現用系の通信制御装置で送信済みのフレームを待機系の
通信制御装置で重複送信してしまい、通信制御の連続性
が保証できない。
え後、待機系の通信制御装置はデータ送受信処理再開の
ため計算機からのコマンドリトライを必要としている
が、論理回線上でのデータ分割送信を行っている場合は
現用系の通信制御装置で送信済みのフレームを待機系の
通信制御装置で重複送信してしまい、通信制御の連続性
が保証できない。
【０００４】本発明の目的は、通信制御を中断すること
なく系切り換えを行うことができる通信制御の二重化シ
ステムを提供することにある。
なく系切り換えを行うことができる通信制御の二重化シ
ステムを提供することにある。
【０００５】
【課題を解決するための手段】上記目的は、現用系の通
信制御装置が通信プロトコルの機能単位が動作開始する
毎に、通信プロトコルの動作情報を現用系と待機系の通
信制御装置に共通のメモリエリアに退避しておき、系切
り換え時に待機系の通信制御装置が退避情報を参照する
ことで通信制御を継続する。
信制御装置が通信プロトコルの機能単位が動作開始する
毎に、通信プロトコルの動作情報を現用系と待機系の通
信制御装置に共通のメモリエリアに退避しておき、系切
り換え時に待機系の通信制御装置が退避情報を参照する
ことで通信制御を継続する。
【０００６】
【発明の実施の形態】以下、本発明の実施例を図面を用
いて説明する。図１は、本発明の一実施例に関わる通信
制御装置が二重化された通信システムの説明図である。
同図において、ＣＰＵ２は内部に共通メモリ２１を有
し、共通バス３に接続されている通信制御装置１を介し
て伝送路０上の他の機器と通信を行う。各通信制御装置
１は現用系通信制御装置１１と待機系通信制御装置１２
から構成され、それぞれ伝送路０と共通バス３に接続し
ており同一のステーションアドレスが割り当てられる。
いて説明する。図１は、本発明の一実施例に関わる通信
制御装置が二重化された通信システムの説明図である。
同図において、ＣＰＵ２は内部に共通メモリ２１を有
し、共通バス３に接続されている通信制御装置１を介し
て伝送路０上の他の機器と通信を行う。各通信制御装置
１は現用系通信制御装置１１と待機系通信制御装置１２
から構成され、それぞれ伝送路０と共通バス３に接続し
ており同一のステーションアドレスが割り当てられる。
【０００７】ＣＰＵ２は、通信制御装置１に対するコマ
ンドとデータを系切り換えの際にも保持できるようにす
るため、待機系通信制御装置に対する系切り換えコマン
ドを除き、コマンドとデータの情報をＣＰＵ２上の共通
メモリ２１に格納しておき、現用系通信制御装置１１が
コマンド動作終了毎に共通メモリ２１にアクセスして次
のコマンドとデータの情報を取り込み処理を行う。
ンドとデータを系切り換えの際にも保持できるようにす
るため、待機系通信制御装置に対する系切り換えコマン
ドを除き、コマンドとデータの情報をＣＰＵ２上の共通
メモリ２１に格納しておき、現用系通信制御装置１１が
コマンド動作終了毎に共通メモリ２１にアクセスして次
のコマンドとデータの情報を取り込み処理を行う。
【０００８】他の機器と通信を行う必要が生じた場合、
ＣＰＵ２は、共通メモリ２１に現用系通信制御装置１１
に対する論理回線接続要求コマンドを書き込む。共通バ
ス３を介してコマンドを取り込んだ現用系通信制御装置
１１は、論理回線接続処理中フラグを立て、伝送路０を
介して他の機器と論理回線接続のための情報のやり取り
を行う。論理回線接続完了時、論理回線接続処理動作中
フラグは落とされる。論理回線の接続完了後、ＣＰＵ２
は、データを他の機器に送信する必要が生じた場合、共
通メモリ２１に現用系通信制御装置１１に対する送信要
求コマンド及び送信データを書き込む。共通バス３を介
してコマンドを取り込んだ現用系通信制御装置１１は送
信フレームを作成し、フレーム着信確認及び送信順序の
管理を行い、伝送路０上の他の通信制御装置に対してフ
レームを送信する。この際、現用系通信制御装置１１は
フレーム送信処理動作中フラグを立て、送信順序番号等
の送信動作に関する情報を共通バス３を介してＣＰＵ２
内部の共通メモリ２１に書き込む。送信動作完了時、送
信処理動作中フラグは落とされる。
ＣＰＵ２は、共通メモリ２１に現用系通信制御装置１１
に対する論理回線接続要求コマンドを書き込む。共通バ
ス３を介してコマンドを取り込んだ現用系通信制御装置
１１は、論理回線接続処理中フラグを立て、伝送路０を
介して他の機器と論理回線接続のための情報のやり取り
を行う。論理回線接続完了時、論理回線接続処理動作中
フラグは落とされる。論理回線の接続完了後、ＣＰＵ２
は、データを他の機器に送信する必要が生じた場合、共
通メモリ２１に現用系通信制御装置１１に対する送信要
求コマンド及び送信データを書き込む。共通バス３を介
してコマンドを取り込んだ現用系通信制御装置１１は送
信フレームを作成し、フレーム着信確認及び送信順序の
管理を行い、伝送路０上の他の通信制御装置に対してフ
レームを送信する。この際、現用系通信制御装置１１は
フレーム送信処理動作中フラグを立て、送信順序番号等
の送信動作に関する情報を共通バス３を介してＣＰＵ２
内部の共通メモリ２１に書き込む。送信動作完了時、送
信処理動作中フラグは落とされる。
【０００９】次に他の通信制御装置からデータが送信さ
れてきた場合、伝送路０を経由して現用系通信制御装置
１１がフレームを受信し、着信確認のための応答フレー
ムを作成及び送信し、共通バス３を介して受信フレーム
がＣＰＵ２に報告される。この際、現用系通信制御装置
１１はフレーム受信処理動作中フラグを立て、送信順序
番号等の受信動作に関する情報を共通バス３を介してＣ
ＰＵ２内部の共通メモリ２１に書き込む。受信動作完了
時、受信処理動作中フラグは落とされる。
れてきた場合、伝送路０を経由して現用系通信制御装置
１１がフレームを受信し、着信確認のための応答フレー
ムを作成及び送信し、共通バス３を介して受信フレーム
がＣＰＵ２に報告される。この際、現用系通信制御装置
１１はフレーム受信処理動作中フラグを立て、送信順序
番号等の受信動作に関する情報を共通バス３を介してＣ
ＰＵ２内部の共通メモリ２１に書き込む。受信動作完了
時、受信処理動作中フラグは落とされる。
【００１０】この間、待機系通信制御装置１２は何も行
わないが、ＣＰＵ２が一定時間周期で共通バス３を介し
て現用系通信制御装置１１の監視を行っており、現用系
通信制御装置１１の故障を判断した時は待機系通信制御
装置１２に対して共通バス３を介して系切り換えコマン
ドを発行する。待機系通信制御装置１２は、共通メモリ
２１に書き込まれている情報を参照して、系切り換え時
に現用系通信制御装置１１が行っていた通信制御処理の
作業部位から通信制御を再開し継続する。
わないが、ＣＰＵ２が一定時間周期で共通バス３を介し
て現用系通信制御装置１１の監視を行っており、現用系
通信制御装置１１の故障を判断した時は待機系通信制御
装置１２に対して共通バス３を介して系切り換えコマン
ドを発行する。待機系通信制御装置１２は、共通メモリ
２１に書き込まれている情報を参照して、系切り換え時
に現用系通信制御装置１１が行っていた通信制御処理の
作業部位から通信制御を再開し継続する。
【００１１】この動作を図２〜図５を用いて以下に詳し
く説明する。
く説明する。
【００１２】図２に現用系通信制御装置１１の説明図を
示す。現用系通信制御装置１１は、ＭＰＵ１１１と、Ｒ
ＯＭ１１２と、ＲＡＭ１１３と、インタフェース回路１
１４と、伝送制御回路１１５と、モデム１１６と、内部
バス１１７により構成され、インタフェース回路１１４
は共通バス３を介してＣＰＵ２に、モデム１１６は伝送
路０にそれぞれ接続されている。ＭＰＵ１１１はＲＯＭ
１１２内のプログラムに従い動作する。
示す。現用系通信制御装置１１は、ＭＰＵ１１１と、Ｒ
ＯＭ１１２と、ＲＡＭ１１３と、インタフェース回路１
１４と、伝送制御回路１１５と、モデム１１６と、内部
バス１１７により構成され、インタフェース回路１１４
は共通バス３を介してＣＰＵ２に、モデム１１６は伝送
路０にそれぞれ接続されている。ＭＰＵ１１１はＲＯＭ
１１２内のプログラムに従い動作する。
【００１３】電源立ち上がり後、ＭＰＵ１１１は内部バ
ス１１７，インタフェース回路114,共通バス３を経由し
てＣＰＵ２内の共通メモリ２１に対するアクセスを開始
する。共通メモリ２１にはＣＰＵ２から現用系通信制御
装置１１に対するコマンドが格納されており、ＭＰＵ１
１１はコマンドで指示される動作を完了した後再び共有
メモリをアクセスする。
ス１１７，インタフェース回路114,共通バス３を経由し
てＣＰＵ２内の共通メモリ２１に対するアクセスを開始
する。共通メモリ２１にはＣＰＵ２から現用系通信制御
装置１１に対するコマンドが格納されており、ＭＰＵ１
１１はコマンドで指示される動作を完了した後再び共有
メモリをアクセスする。
【００１４】ＣＰＵ２が共通メモリ２１に現用系通信制
御装置１１に対する論理回線接続の要求コマンドを書き
込んでいるとき、ＭＰＵ１１１はこれを検知して、共通
メモリ２１内の論理回線の接続処理動作中フラグを立
て、伝送制御回路１１５に対して内部バス１１７を介し
て論理回線接続動作を起動する。起動を受けた伝送制御
回路１１５はモデム１１６を介して伝送路０上での論理
回線の接続を行い、伝送制御回路１１５は論理回線接続
動作終了時、ＭＰＵ１１１に対し終了報告を内部バス１
１７を介して行う。この後、ＭＰＵ１１１は共通メモリ
２１内の論理回線状態情報に回線接続済みであることを
登録して論理回線接続動作中フラグを落とす。
御装置１１に対する論理回線接続の要求コマンドを書き
込んでいるとき、ＭＰＵ１１１はこれを検知して、共通
メモリ２１内の論理回線の接続処理動作中フラグを立
て、伝送制御回路１１５に対して内部バス１１７を介し
て論理回線接続動作を起動する。起動を受けた伝送制御
回路１１５はモデム１１６を介して伝送路０上での論理
回線の接続を行い、伝送制御回路１１５は論理回線接続
動作終了時、ＭＰＵ１１１に対し終了報告を内部バス１
１７を介して行う。この後、ＭＰＵ１１１は共通メモリ
２１内の論理回線状態情報に回線接続済みであることを
登録して論理回線接続動作中フラグを落とす。
【００１５】ＣＰＵ２が共通メモリ２１に現用系通信制
御装置１１に対するデータ送信要求コマンドを書き込ん
でいるとき、ＭＰＵ１１１はこれを検知して、共有メモ
リ２１内の送信処理動作中フラグを立て共通メモリ２１
上に書き込まれた送信データを共通バス３，インタフェ
ース回路１１４，内部バス１１７を経由してＲＡＭ１１
３に取り込む。ＭＰＵ１１１はフレームを作成し送信順
序番号を付加して伝送制御回路１１５に対しデータ送信
起動を行い、起動を受けた伝送制御回路115はモデム１
１６を介して伝送路０上へフレームを送出する。送信完
了時、伝送制御回路１１５はＭＰＵ１１１に対し内部バ
ス１１７を介し送信完了報告を行う。この後ＭＰＵ１１
１は送信順序番号を内部バス１１７，インタフェース回
路114,共通バス３を経由して共通メモリ２１へ退避す
る。全データの送信が完了したとき、ＭＰＵ１１１は共
通メモリ２１内送信処理動作中フラグを落とす。
御装置１１に対するデータ送信要求コマンドを書き込ん
でいるとき、ＭＰＵ１１１はこれを検知して、共有メモ
リ２１内の送信処理動作中フラグを立て共通メモリ２１
上に書き込まれた送信データを共通バス３，インタフェ
ース回路１１４，内部バス１１７を経由してＲＡＭ１１
３に取り込む。ＭＰＵ１１１はフレームを作成し送信順
序番号を付加して伝送制御回路１１５に対しデータ送信
起動を行い、起動を受けた伝送制御回路115はモデム１
１６を介して伝送路０上へフレームを送出する。送信完
了時、伝送制御回路１１５はＭＰＵ１１１に対し内部バ
ス１１７を介し送信完了報告を行う。この後ＭＰＵ１１
１は送信順序番号を内部バス１１７，インタフェース回
路114,共通バス３を経由して共通メモリ２１へ退避す
る。全データの送信が完了したとき、ＭＰＵ１１１は共
通メモリ２１内送信処理動作中フラグを落とす。
【００１６】他の機器からのデータは、伝送路０及びモ
デム１１６を経由して伝送制御回路１１５に受信され内
部バス１１７を介してＲＡＭ１１１に書き込まれる。書
き込み終了後、伝送制御回路１１５はＭＰＵ１１１に対
して受信報告を行う。ＭＰＵ１１１は内部バス１１７，
インタフェース回路１１４，共通バス３を経由して共通
メモリ２１内受信データ報告処理中フラグを立て、受信
フレーム内のデータと送信順序番号を共通メモリ２１へ
退避する。以上の動作完了後、ＭＰＵ１１１はＣＰＵ２
に対して受信報告完了を通知し、受信データ報告処理中
フラグを落とす。
デム１１６を経由して伝送制御回路１１５に受信され内
部バス１１７を介してＲＡＭ１１１に書き込まれる。書
き込み終了後、伝送制御回路１１５はＭＰＵ１１１に対
して受信報告を行う。ＭＰＵ１１１は内部バス１１７，
インタフェース回路１１４，共通バス３を経由して共通
メモリ２１内受信データ報告処理中フラグを立て、受信
フレーム内のデータと送信順序番号を共通メモリ２１へ
退避する。以上の動作完了後、ＭＰＵ１１１はＣＰＵ２
に対して受信報告完了を通知し、受信データ報告処理中
フラグを落とす。
【００１７】現用系通信制御装置１１の故障発生時、Ｃ
ＰＵ２から共通バス３を介して系切り換えコマンドを受
け付けた待機系通信制御装置１２は共通メモリ２１に退
避済みの各動作起動中フラグを参照し、切り換え時に動
作中であった各処理の最初から通信制御動作を再開す
る。
ＰＵ２から共通バス３を介して系切り換えコマンドを受
け付けた待機系通信制御装置１２は共通メモリ２１に退
避済みの各動作起動中フラグを参照し、切り換え時に動
作中であった各処理の最初から通信制御動作を再開す
る。
【００１８】図３に共通メモリ２１に退避する情報を示
す。動作中フラグ２２１〜２２３はそれぞれ論理回線接
続処理，データ送信処理，データ受信処理が動作中であ
ることを示す。論理回線状態情報２３１は論理回線接続
済みかどうかの管理情報である。送信順序番号２４１は
送信起動処理時、フレームに付加する番号を退避するも
ので、送信順序番号２４２は受信処理時にフレームに付
加されていた番号を格納する。コマンド起動リング２１
１は、通信制御装置１に対するコマンドとデータを系切
り換えの際にも保持できるようにするための情報エリア
で、ＣＰＵ２は書き込みポインタＰＰの指す箇所にコマ
ンド起動情報を設定し、現用系通信制御装置１１のＭＰ
Ｕ１１１は、読み込みポインタＣＰの指す箇所のコマン
ド起動情報を読み込み通信制御を行う。データ取り込み
リング２１２はＣＰＵ２に対して受信報告完了を行った
受信データを保持できるようにするための情報エリア
で、現用系通信制御装置１１のＭＰＵ１１１は書き込み
ポインタＰＰの指す箇所に受信データを設定しＣＰＵ２
はＭＰＵ１１１より受信報告完了の通知を受けたとき読
み込みポインタＣＰの指す箇所の情報を取り込む。書き
込みポインタＰＰ，読み込みポインタＣＰ及びリングフ
ラグＰＦ，ＣＦの更新は図４のフローに従って行われ
る。
す。動作中フラグ２２１〜２２３はそれぞれ論理回線接
続処理，データ送信処理，データ受信処理が動作中であ
ることを示す。論理回線状態情報２３１は論理回線接続
済みかどうかの管理情報である。送信順序番号２４１は
送信起動処理時、フレームに付加する番号を退避するも
ので、送信順序番号２４２は受信処理時にフレームに付
加されていた番号を格納する。コマンド起動リング２１
１は、通信制御装置１に対するコマンドとデータを系切
り換えの際にも保持できるようにするための情報エリア
で、ＣＰＵ２は書き込みポインタＰＰの指す箇所にコマ
ンド起動情報を設定し、現用系通信制御装置１１のＭＰ
Ｕ１１１は、読み込みポインタＣＰの指す箇所のコマン
ド起動情報を読み込み通信制御を行う。データ取り込み
リング２１２はＣＰＵ２に対して受信報告完了を行った
受信データを保持できるようにするための情報エリア
で、現用系通信制御装置１１のＭＰＵ１１１は書き込み
ポインタＰＰの指す箇所に受信データを設定しＣＰＵ２
はＭＰＵ１１１より受信報告完了の通知を受けたとき読
み込みポインタＣＰの指す箇所の情報を取り込む。書き
込みポインタＰＰ，読み込みポインタＣＰ及びリングフ
ラグＰＦ，ＣＦの更新は図４のフローに従って行われ
る。
【００１９】図５には、ＣＰＵが現用系の通信制御装置
と待機系の通信制御装置に共通なメモリエリアをもつ代
わりに、現用系の通信制御装置が、通信プロトコル処理
の各機能開始時に通信プロトコル動作情報を、待機系の
通信制御装置のもつメモリエリアに書き込む方式につい
て示す。待機系の通信制御装置１２は現用系通信制御装
置１１と同様に、ＭＰＵ１２１と、ＲＯＭ１２２と、Ｒ
ＡＭ１２３とインタフェース回路１２４を備え、インタ
フェース回路１２４は共通バス３を介して現用系通信制
御装置１１に接続されている。ＭＰＵ１２１はＲＯＭ１
２２内のプログラムに従い動作する。現用系，待機系の
通信制御装置内のＲＡＭ１１３，ＲＡＭ１２３は図３に
て示した退避情報とコマンド起動リング及びデータ取り
込みリングをもつ。
と待機系の通信制御装置に共通なメモリエリアをもつ代
わりに、現用系の通信制御装置が、通信プロトコル処理
の各機能開始時に通信プロトコル動作情報を、待機系の
通信制御装置のもつメモリエリアに書き込む方式につい
て示す。待機系の通信制御装置１２は現用系通信制御装
置１１と同様に、ＭＰＵ１２１と、ＲＯＭ１２２と、Ｒ
ＡＭ１２３とインタフェース回路１２４を備え、インタ
フェース回路１２４は共通バス３を介して現用系通信制
御装置１１に接続されている。ＭＰＵ１２１はＲＯＭ１
２２内のプログラムに従い動作する。現用系，待機系の
通信制御装置内のＲＡＭ１１３，ＲＡＭ１２３は図３に
て示した退避情報とコマンド起動リング及びデータ取り
込みリングをもつ。
【００２０】ＣＰＵ２はコマンド起動時、現用系の通信
制御装置１１内ＲＡＭ１１３のコマンド起動リングにコ
マンド起動情報を設定すると共に、待機系の通信制御装
置１２内ＲＡＭ１２３のコマンド起動リングにもコマン
ド起動情報を設定する。現用系の通信制御装置１１はコ
マンド実行時にＲＡＭ１１３のコマンド起動リングから
コマンド起動情報を読み込み、コマンド動作終了後、起
動リングのＣＰを＋１更新すると同時に待機系の通信制
御装置１２のＲＡＭ１２３のコマンド起動リングに対し
ても共通バス３を経由してＣＰを＋１更新する。また、
送信順序番号などの退避情報を共通バス３経由で待機系
の通信制御装置１２のＲＡＭ１２３に退避する。
制御装置１１内ＲＡＭ１１３のコマンド起動リングにコ
マンド起動情報を設定すると共に、待機系の通信制御装
置１２内ＲＡＭ１２３のコマンド起動リングにもコマン
ド起動情報を設定する。現用系の通信制御装置１１はコ
マンド実行時にＲＡＭ１１３のコマンド起動リングから
コマンド起動情報を読み込み、コマンド動作終了後、起
動リングのＣＰを＋１更新すると同時に待機系の通信制
御装置１２のＲＡＭ１２３のコマンド起動リングに対し
ても共通バス３を経由してＣＰを＋１更新する。また、
送信順序番号などの退避情報を共通バス３経由で待機系
の通信制御装置１２のＲＡＭ１２３に退避する。
【００２１】
【発明の効果】本発明によれば通信制御を中断すること
なく系切り換えを行うことができる通信制御の二重化シ
ステムを提供することができる。
なく系切り換えを行うことができる通信制御の二重化シ
ステムを提供することができる。
【図１】本発明のシステムの説明図。
【図２】現用系通信制御装置の説明図。
【図３】共通メモリ上情報の説明図。
【図４】コマンドリング動作のフローチャート。
【図５】現用系→待機系への情報退避方式の説明図。
１…通信制御装置、２…ＣＰＵ、３…共通バス、１１…
現用系通信制御装置、１２…待機系通信制御装置、２１
…共通メモリ。
現用系通信制御装置、１２…待機系通信制御装置、２１
…共通メモリ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 益子 英昭 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 小川 尚雄 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 山腰 明 茨城県日立市大みか町五丁目２番１号 日 立プロセスコンピュータエンジニアリング 株式会社内
Claims (5)
- 【請求項１】一つまたは複数の通信回線に複数のノード
が接続され、各ノードはＣＰＵと現用系の通信制御装置
と待機系の通信制御装置から構成されており、前記ＣＰ
Ｕが通信回線上の他のＣＰＵと通信を行う場合に、通常
時は前記ＣＰＵは前記現用系の通信制御装置を介して通
信回線上の前記他のＣＰＵと通信を行い、前記現用系の
通信制御装置が故障した場合は前記待機系の通信制御装
置に切り換えて通信を行う通信制御の二重化システムに
おいて、 前記現用系及び待機系の通信制御装置は、前記ＣＰＵか
らコマンド及びデータを受け渡されることで他の通信制
御装置との論理回線の接続，フレームの作成，送信を行
う機能および伝送路からのフレームの受信したときに、
前記ＣＰＵへの報告および送信元の通信制御装置に対す
る応答フレームの送信を行う通信プロトコルを持ち、前
記他の通信制御装置とフレームの授受を行い、前記現用
系の通信制御装置は、前記現用系と待機系の通信制御装
置が共通にアクセス可能な場所に前記ＣＰＵからのコマ
ンドとデータを蓄える手段と前記通信プロトコル処理の
動作状態情報を蓄える手段を有し、待機系は現用系が蓄
えた前記情報をもとに前記通信プロトコル処理を途中か
ら開始することで、前記現用系の通信制御装置に障害が
発生し待機系に切り換わるとき、待機系は通信プロトコ
ルが中断された箇所から処理を再開し、ノード全体とし
ては通信を中断することなく継続できることを特徴とす
る通信制御装置の二重化システム。 - 【請求項２】請求項１に記載の前記通信プロトコルは、
前記ＣＰＵからのコマンド処理、前記他の通信制御装置
とのコネクション確立，データ送信及びフレーム順序管
理，受信データの前記ＣＰＵへの報告などの各機能単位
に分割して前記通信制御装置に実装されており、前記通
信プロトコル処理の動作情報として各機能は動作開始時
に機能が動作中であることを示すフラグ及び他通信制御
装置とのコネクション状態及び送受信フレームの順序番
号を記憶しておき、待機系は、系切り換え時に現用系で
動作中の機能単位の最初から、前記通信プロトコル処理
を開始する通信制御の二重化システム。 - 【請求項３】請求項１において、前記ＣＰＵからのコマ
ンドとデータを蓄える手段として、コマンドとデータの
情報を前記ＣＰＵ上のメモリに格納しておき、前記通信
制御装置がコマンド動作終了毎にメモリにアクセスして
コマンドとデータの情報を取り込み処理を行う通信制御
の二重化システム。 - 【請求項４】請求項１において、前記通信プロトコル処
理の動作状態情報を蓄える手段として、前記ＣＰＵが前
記現用系の通信制御装置と前記待機系の通信制御装置に
共通なメモリエリアをもつ通信制御の二重化システム。 - 【請求項５】請求項１において、前記通信プロトコル処
理の動作状態情報を蓄える手段として、前記ＣＰＵが前
記現用系の通信制御装置と前記待機系の通信制御装置に
共通なメモリエリアをもつ代わりに、前記現用系の通信
制御装置は、前記通信プロトコル処理の各機能開始時に
前記通信プロトコルの動作情報を、前記待機系の通信制
御装置のもつメモリエリアに書き込む通信制御の二重化
システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8294818A JPH10145456A (ja) | 1996-11-07 | 1996-11-07 | 通信制御の二重化システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8294818A JPH10145456A (ja) | 1996-11-07 | 1996-11-07 | 通信制御の二重化システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10145456A true JPH10145456A (ja) | 1998-05-29 |
Family
ID=17812659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8294818A Pending JPH10145456A (ja) | 1996-11-07 | 1996-11-07 | 通信制御の二重化システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10145456A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120269193A1 (en) * | 2011-03-31 | 2012-10-25 | Fujitsu Limited | Apparatus and method for switching connection to a communication network |
-
1996
- 1996-11-07 JP JP8294818A patent/JPH10145456A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120269193A1 (en) * | 2011-03-31 | 2012-10-25 | Fujitsu Limited | Apparatus and method for switching connection to a communication network |
| US9154448B2 (en) * | 2011-03-31 | 2015-10-06 | Fujitsu Limited | Apparatus and method for switching connection to a communication network |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2636179B2 (ja) | コモンコントロール冗長系切替方法 | |
| JPH086910A (ja) | クラスタ型計算機システム | |
| JPH10145456A (ja) | 通信制御の二重化システム | |
| JP2003067355A (ja) | データ転送および受信方法、マルチ・ノードコンピュータシステム、およびコンピュータ読取り可能な記録媒体 | |
| JPH06250886A (ja) | 計算機システムの遠隔監視方法及び遠隔計算機管理システム | |
| JP2693627B2 (ja) | プログラマブルコントローラの二重化システム | |
| JP2003298624A (ja) | サービス制御アプリケーション実行システムにおける通信路確保方法 | |
| JP3254886B2 (ja) | 二重化データベースシステムおよびその二重化データベースシステムの運用方法 | |
| JP2859229B2 (ja) | 監視制御装置 | |
| JP2737480B2 (ja) | 二重化通信制御装置の切り替え方法及び装置 | |
| JP3144113B2 (ja) | 二重化制御システムの切換方法 | |
| JP3260435B2 (ja) | 情報通信システム | |
| JP3427951B2 (ja) | 中継転送制御システム | |
| JP3411309B2 (ja) | マルチキャスト通信システム | |
| JP2645433B2 (ja) | 計算機システム | |
| JPH0740690B2 (ja) | マスタ−コントロ−ルステ−シヨンのバツクアツプ方法 | |
| JPH09288637A (ja) | 周辺装置の再接続方式およびインタフェース装置 | |
| JPH0433036A (ja) | データ処理システム | |
| JPH0433442A (ja) | パケット交換システム | |
| JP2511542B2 (ja) | 情報処理システム | |
| JP2002063047A (ja) | 二重化系切替装置及びその切替方法 | |
| JP3217086B2 (ja) | 二重化システムにおける待機系制御装置とメッセージ装置間のメッセージ交信方式 | |
| JPH01119151A (ja) | 通信制御装置の系切替方式 | |
| JP3360690B2 (ja) | オンライン通信システムの系切替え制御方法 | |
| JP3024556B2 (ja) | リビジョン番号チェックシステム、リビジョン番号チェック装置およびリビジョン番号チェック方法 |