JPH10148659A - キャパシタ充電回路を持つ検査用基板及びこれを用いた集積回路素子の検査方法 - Google Patents
キャパシタ充電回路を持つ検査用基板及びこれを用いた集積回路素子の検査方法Info
- Publication number
- JPH10148659A JPH10148659A JP9209251A JP20925197A JPH10148659A JP H10148659 A JPH10148659 A JP H10148659A JP 9209251 A JP9209251 A JP 9209251A JP 20925197 A JP20925197 A JP 20925197A JP H10148659 A JPH10148659 A JP H10148659A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- charging circuit
- integrated circuit
- capacitor charging
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 本発明は、検査しようとする素子に印加され
るバイアスを早く安定化することにより、検査時間を短
縮することにある。 【解決手段】 本発明による検査用基板（４０）は、検
査すべき集積回路素子（１０）の特定入力端子と連結さ
れるキャパシタＣｉと、特定入力端子とキャパシタＣｉ
の間にスイッチＳ１、Ｓ２を通じて連結されるキャパシ
タ充電回路（２０）とを備えていることを特徴とする。
るバイアスを早く安定化することにより、検査時間を短
縮することにある。 【解決手段】 本発明による検査用基板（４０）は、検
査すべき集積回路素子（１０）の特定入力端子と連結さ
れるキャパシタＣｉと、特定入力端子とキャパシタＣｉ
の間にスイッチＳ１、Ｓ２を通じて連結されるキャパシ
タ充電回路（２０）とを備えていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路素
子の検査に関するもので、より具体的には検査時間を短
縮するためのキャパシタ充電回路を持つ検査用基板及び
これを用いた集積回路素子の検査方法に関する。
子の検査に関するもので、より具体的には検査時間を短
縮するためのキャパシタ充電回路を持つ検査用基板及び
これを用いた集積回路素子の検査方法に関する。
【０００２】
【従来の技術】一般に、集積回路素子は回路設計、ウェ
ーハ製造工程、組立工程を経て完成する。完成した素子
は、消費者に提供する前に、最初の回路設計段階に於い
て考えていた電気的特性と消費者が望む水準の品質を有
しているかを確認すべく様々な検査工程を経るべきであ
る。それで、集積回路素子を大量に生産する企業では、
検査工程にかかる時間をどれほど短縮できるかが生産性
向上の重要な要因になる。
ーハ製造工程、組立工程を経て完成する。完成した素子
は、消費者に提供する前に、最初の回路設計段階に於い
て考えていた電気的特性と消費者が望む水準の品質を有
しているかを確認すべく様々な検査工程を経るべきであ
る。それで、集積回路素子を大量に生産する企業では、
検査工程にかかる時間をどれほど短縮できるかが生産性
向上の重要な要因になる。
【０００３】一方、集積回路素子の中で線形(linear)素
子は、ディジタル素子とは別に、素子の電気的特性を検
査する時、素子が実際に作動する環境に適するようにバ
イアス電圧を印加し、適切な受動素子、例えば、抵抗又
はキャパシタを素子のピンに連結した状態で検査すべき
である。従って、素子の特定端子に供給されるバイアス
が安定した状態になるには、一定の時間を待たなければ
ならないし、これにより検査時間も長くなる。
子は、ディジタル素子とは別に、素子の電気的特性を検
査する時、素子が実際に作動する環境に適するようにバ
イアス電圧を印加し、適切な受動素子、例えば、抵抗又
はキャパシタを素子のピンに連結した状態で検査すべき
である。従って、素子の特定端子に供給されるバイアス
が安定した状態になるには、一定の時間を待たなければ
ならないし、これにより検査時間も長くなる。
【０００４】従来の技術による線形素子の電気的特性検
査を図４を参考に説明する。ここに例示した線形素子
（１０）は、演算増幅器を主な構成として作動する素子
である。まず、陽の電源端子（１）には、Vcc（例え
ば、＋５Ｖ）を印加し、陰の入力端子（３）には、キャ
パシタ（Ｃｉ）を通じて接地電源を連結し、素子の陰の
電源端子（４）には、接地電源を連結した後、素子の電
気的特性、例えば、ＤＣ／ＡＣ電流を測定する。前記Ｖ
ｃｃと接地電源及びキャパシタは、検査すべき素子が装
着される検査用基板（図外）に形成されている。入力電
圧Ｖｉは、検査器（図示せず）から供給され、検査用基
板に設けられている導電性パターンにより素子（１０）
の陰の入力端子（２）と連結される。出力端子（５）を
通じて出力される出力電圧Ｖｏは、検査用基板に設けら
れている導電性パターンを通じて検査器に伝達され、検
査器によりその値が測定される。前記出力電圧Ｖｏを測
定することにより、素子（１０）の電気的特性を知り得
る。
査を図４を参考に説明する。ここに例示した線形素子
（１０）は、演算増幅器を主な構成として作動する素子
である。まず、陽の電源端子（１）には、Vcc（例え
ば、＋５Ｖ）を印加し、陰の入力端子（３）には、キャ
パシタ（Ｃｉ）を通じて接地電源を連結し、素子の陰の
電源端子（４）には、接地電源を連結した後、素子の電
気的特性、例えば、ＤＣ／ＡＣ電流を測定する。前記Ｖ
ｃｃと接地電源及びキャパシタは、検査すべき素子が装
着される検査用基板（図外）に形成されている。入力電
圧Ｖｉは、検査器（図示せず）から供給され、検査用基
板に設けられている導電性パターンにより素子（１０）
の陰の入力端子（２）と連結される。出力端子（５）を
通じて出力される出力電圧Ｖｏは、検査用基板に設けら
れている導電性パターンを通じて検査器に伝達され、検
査器によりその値が測定される。前記出力電圧Ｖｏを測
定することにより、素子（１０）の電気的特性を知り得
る。
【０００５】しかし、素子（１０）の電流を測定するた
めには、キャパシタＣｉが充電され、この充電された電
圧が陰の入力端子（３）に供給された後、素子（１０）
に入力電圧Ｖｉを印加して、電流を測定しなければなら
ない。一方、キャパシタＣｉの充電時間は、次の式によ
り求めることができる。
めには、キャパシタＣｉが充電され、この充電された電
圧が陰の入力端子（３）に供給された後、素子（１０）
に入力電圧Ｖｉを印加して、電流を測定しなければなら
ない。一方、キャパシタＣｉの充電時間は、次の式によ
り求めることができる。
【０００６】Ｑ＝ＣＶ （１） Ｑ＝ＩＴ （２） Ｔ＝ＣＶ／Ｉ （３） （ここで、Ｑはキャパシタに蓄えられた電荷量、Ｃはキ
ャパシタの静電容量、Ｖはキャパシタの両端にかかる電
圧、Ｉはキャパシタを通じて流れる電流、Ｔは充電時
間）
ャパシタの静電容量、Ｖはキャパシタの両端にかかる電
圧、Ｉはキャパシタを通じて流れる電流、Ｔは充電時
間）
【０００７】
【発明が解決しようとする課題】しかし、検査すべき素
子が、パワーアンプ若しくはイコライザアンプ等のよう
な高電力素子の場合、測定しようとする電流が０．５Ａ
または１Ａ以上で非常に大きく、このような素子に連結
されるキャパシタＣｉの容量Ｃも、大きい値を持つ。し
かし、式（３）からわかるように、充電時間Ｔは、キャ
パシタの静電容量Ｃに比例するので、キャパシタを充電
するのに要る時間だけ検査時間が長くなる。
子が、パワーアンプ若しくはイコライザアンプ等のよう
な高電力素子の場合、測定しようとする電流が０．５Ａ
または１Ａ以上で非常に大きく、このような素子に連結
されるキャパシタＣｉの容量Ｃも、大きい値を持つ。し
かし、式（３）からわかるように、充電時間Ｔは、キャ
パシタの静電容量Ｃに比例するので、キャパシタを充電
するのに要る時間だけ検査時間が長くなる。
【０００８】本発明は、このような従来の課題に鑑みて
なされたものであり、その目的は、検査しようとする素
子に印加されるバイアスが、早く安定することにより、
検査時間を短縮させるキャパシタ充電回路を持つ検査用
基板及びこれを用いた集積回路素子の検査方法を提供す
ることにある。
なされたものであり、その目的は、検査しようとする素
子に印加されるバイアスが、早く安定することにより、
検査時間を短縮させるキャパシタ充電回路を持つ検査用
基板及びこれを用いた集積回路素子の検査方法を提供す
ることにある。
【０００９】本発明の他の目的は、検査時間を短縮する
ためのキャパシタ充電回路を持つ検査用基板及びこれを
用いた集積回路素子の検査方法を提供することにある。
ためのキャパシタ充電回路を持つ検査用基板及びこれを
用いた集積回路素子の検査方法を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の第１の発明は、検査すべき集積回路
素子が装着され、当該集積回路素子と検査器間の信号伝
達を中継するキャパシタ充電回路を持つ検査用基板にお
いて、上記集積回路素子の特定入力端子は、キャパシタ
と連結されており、上記特定入力端子と上記キャパシタ
との間には、スイッチを通じてキャパシタ充電回路が連
結されていることを要旨とする。従って、検査しようと
する素子に印加されるバイアスが、早く安定することに
より、検査時間を短縮できる。
に、請求項１記載の第１の発明は、検査すべき集積回路
素子が装着され、当該集積回路素子と検査器間の信号伝
達を中継するキャパシタ充電回路を持つ検査用基板にお
いて、上記集積回路素子の特定入力端子は、キャパシタ
と連結されており、上記特定入力端子と上記キャパシタ
との間には、スイッチを通じてキャパシタ充電回路が連
結されていることを要旨とする。従って、検査しようと
する素子に印加されるバイアスが、早く安定することに
より、検査時間を短縮できる。
【００１１】請求項２記載の第２の発明は、上記集積回
路素子は、高電力線形素子であることを要旨とする。
路素子は、高電力線形素子であることを要旨とする。
【００１２】請求項３記載の第３の発明は、上記集積回
路素子が装着されるソケットと、ケーブルを通じて上記
検査器と電気的に連結される基板端子と、上記ソケット
と上記基板端子を電気的に連結する導電性配線とをさら
に備えることを要旨とする。
路素子が装着されるソケットと、ケーブルを通じて上記
検査器と電気的に連結される基板端子と、上記ソケット
と上記基板端子を電気的に連結する導電性配線とをさら
に備えることを要旨とする。
【００１３】請求項４記載の第４の発明は、上記キャパ
シタ充電回路は、陰の入力端子、陽の入力端子及び出力
端子を持つ演算増幅器と、回路入力端子と上記陽の入力
端子との間で接地と連結される第１抵抗と、上記出力端
子と連結される第２抵抗と、上記陰の入力端子と上記第
２抵抗との間に連結される第３抵抗と、上記第２抵抗及
び回路出力端子と連結される第４抵抗とを備えることを
要旨とする。従って、極めて短時間に集積回路素子を検
査することができる。
シタ充電回路は、陰の入力端子、陽の入力端子及び出力
端子を持つ演算増幅器と、回路入力端子と上記陽の入力
端子との間で接地と連結される第１抵抗と、上記出力端
子と連結される第２抵抗と、上記陰の入力端子と上記第
２抵抗との間に連結される第３抵抗と、上記第２抵抗及
び回路出力端子と連結される第４抵抗とを備えることを
要旨とする。従って、極めて短時間に集積回路素子を検
査することができる。
【００１４】請求項５記載の第５の発明は、上記第４抵
抗及び上記第３抵抗は、同一の抵抗値を持つことを要旨
とする。
抗及び上記第３抵抗は、同一の抵抗値を持つことを要旨
とする。
【００１５】請求項６記載の第６の発明は、上記スイッ
チは、上記集積回路素子の特定入力端子及び上記演算増
幅器の回路入力端子と連結される第１スイッチと、上記
第１スイッチと上記キャパシタ及び上記演算増幅器の回
路出力端子と連結される第２スイッチとを備えることを
要旨とする。従って、キャパシタ充電回路と素子間の連
結をコントロールできる。
チは、上記集積回路素子の特定入力端子及び上記演算増
幅器の回路入力端子と連結される第１スイッチと、上記
第１スイッチと上記キャパシタ及び上記演算増幅器の回
路出力端子と連結される第２スイッチとを備えることを
要旨とする。従って、キャパシタ充電回路と素子間の連
結をコントロールできる。
【００１６】請求項７記載の第７の発明は、上記スイッ
チの開閉は、上記検査器により制御されることを要旨と
する。従って、キャパシタ充電回路と素子間の連結をコ
ントロールできる。
チの開閉は、上記検査器により制御されることを要旨と
する。従って、キャパシタ充電回路と素子間の連結をコ
ントロールできる。
【００１７】請求項８記載の第８の発明は、上記スイッ
チは、リレーであることを要旨とする。従って、キャパ
シタ充電回路と素子間の連結をコントロールできる。
チは、リレーであることを要旨とする。従って、キャパ
シタ充電回路と素子間の連結をコントロールできる。
【００１８】請求項９記載の第９の発明は、集積回路素
子を検査するための方法であって、上記集積回路素子に
バイアス電圧を印加するための応用回路と、上記集積回
路素子と接地端子との間に連結されるキャパシタと、上
記キャパシタを充電させるためのキャパシタ充電回路と
を有する検査用基板を検査装置に装着する段階と、上記
検査用基板に上記集積回路素子を実装する段階と、上記
キャパシタ充電回路を駆動して上記キャパシタを充電す
る段階と、検査項目に従って上記集積回路素子を検査す
る段階とを含むことを要旨とする。従って、検査しよう
とする素子に印加されるバイアスが、早く安定すること
により、検査時間を短縮できる。
子を検査するための方法であって、上記集積回路素子に
バイアス電圧を印加するための応用回路と、上記集積回
路素子と接地端子との間に連結されるキャパシタと、上
記キャパシタを充電させるためのキャパシタ充電回路と
を有する検査用基板を検査装置に装着する段階と、上記
検査用基板に上記集積回路素子を実装する段階と、上記
キャパシタ充電回路を駆動して上記キャパシタを充電す
る段階と、検査項目に従って上記集積回路素子を検査す
る段階とを含むことを要旨とする。従って、検査しよう
とする素子に印加されるバイアスが、早く安定すること
により、検査時間を短縮できる。
【００１９】請求項１０記載の第１０の発明は、上記検
査用基板は、上記キャパシタと上記キャパシタ充電回路
間の連結を制御するスイッチをさらに具備し、上記キャ
パシタを充電する段階は、上記スイッチに一定の電圧を
印加して上記キャパシタ充電回路を上記キャパシタに連
結する段階と、上記キャパシタ充電回路を駆動させる段
階と、上記キャパシタが充電するまで待機する段階と、
上記キャパシタ充電回路と上記キャパシタ間の連結を断
線する段階とを含むことを要旨とする。従って、素子に
安定したＤＣバイアス電圧を供給できる。
査用基板は、上記キャパシタと上記キャパシタ充電回路
間の連結を制御するスイッチをさらに具備し、上記キャ
パシタを充電する段階は、上記スイッチに一定の電圧を
印加して上記キャパシタ充電回路を上記キャパシタに連
結する段階と、上記キャパシタ充電回路を駆動させる段
階と、上記キャパシタが充電するまで待機する段階と、
上記キャパシタ充電回路と上記キャパシタ間の連結を断
線する段階とを含むことを要旨とする。従って、素子に
安定したＤＣバイアス電圧を供給できる。
【００２０】請求項１１記載の第１１の発明は、上記集
積回路素子は、高電力線形素子であり、上記検査項目
は、動作電圧の測定、素子の各ピン電圧の測定、増幅利
得測定、出力歪み測定、漏話測定、出力電力測定及び内
部雑音測定を含むことを要旨とする。従って、素子から
の出力値を測定して検査項目による素子の電気的特性を
点検できる。
積回路素子は、高電力線形素子であり、上記検査項目
は、動作電圧の測定、素子の各ピン電圧の測定、増幅利
得測定、出力歪み測定、漏話測定、出力電力測定及び内
部雑音測定を含むことを要旨とする。従って、素子から
の出力値を測定して検査項目による素子の電気的特性を
点検できる。
【００２１】請求項１２記載の第１２の発明は、上記ス
イッチは、上記集積回路素子と上記キャパシタ充電回路
との間に連結される第１スイッチと、上記第１スイッ
チ、上記キャパシタ充電回路及び上記キャパシタに連結
される第２スイッチとを具備し、上記第１、第２スイッ
チは、同時に開閉されるように制御されることを要旨と
する。従って、極めて短時間に集積回路素子を検査でき
る。
イッチは、上記集積回路素子と上記キャパシタ充電回路
との間に連結される第１スイッチと、上記第１スイッ
チ、上記キャパシタ充電回路及び上記キャパシタに連結
される第２スイッチとを具備し、上記第１、第２スイッ
チは、同時に開閉されるように制御されることを要旨と
する。従って、極めて短時間に集積回路素子を検査でき
る。
【００２２】
【発明の実施の形態】以下、図面を参照して本発明を詳
しく説明する。
しく説明する。
【００２３】図１は、本発明によるキャパシタ充電回路
の一例を示す回路図である。図１に示したキャパシタ充
電回路（２０）は、演算増幅器（２２）のインピーダン
ス変換機能（バッファ機能）を利用した回路である。前
記演算増幅器（２２）の陽の入力端子には、入力端子
（２４）が連結されており、陽の入力端子と接地との間
には、抵抗Ｒ１が連結されている。前記演算増幅器（２
２）の陰の入力端子は、抵抗Ｒ２，Ｒ３を通じて演算増
幅器の出力と連結される。前記演算増幅器（２２）に供
給される陽の電源はＶｃｃ、陰の電源はＶEEと示され
る。また、演算増幅器（２２）の出力は、抵抗Ｒ３、Ｒ
４を通じて出力端子（２６）と連結される。前記抵抗Ｒ
２及びＲ４は、同一の抵抗値を持つことができる。この
ようなキャパシタ充電回路（２０）は、出力端子（２
６）を通じて電流を駆動させる役割をする。
の一例を示す回路図である。図１に示したキャパシタ充
電回路（２０）は、演算増幅器（２２）のインピーダン
ス変換機能（バッファ機能）を利用した回路である。前
記演算増幅器（２２）の陽の入力端子には、入力端子
（２４）が連結されており、陽の入力端子と接地との間
には、抵抗Ｒ１が連結されている。前記演算増幅器（２
２）の陰の入力端子は、抵抗Ｒ２，Ｒ３を通じて演算増
幅器の出力と連結される。前記演算増幅器（２２）に供
給される陽の電源はＶｃｃ、陰の電源はＶEEと示され
る。また、演算増幅器（２２）の出力は、抵抗Ｒ３、Ｒ
４を通じて出力端子（２６）と連結される。前記抵抗Ｒ
２及びＲ４は、同一の抵抗値を持つことができる。この
ようなキャパシタ充電回路（２０）は、出力端子（２
６）を通じて電流を駆動させる役割をする。
【００２４】図２は、本発明のキャパシタ充電回路を使
用して集積回路素子を検査する検査方法を説明するため
の概略回路図である。上述したように、検査しようとす
る素子（１０）は、検査器（図示せず）から供給される
入力電圧Ｖｉと連結される陽の入力端子（２）と、出力
電圧Ｖｏが供給される出力端子（５）とを備えている。
前記素子（１０）の陽の電源端子（１）には陽の電源電
圧Ｖｃｃが印加され、接地端子（４）には陰の電源、例
えば接地電源が連結されている。前記素子（１０）の陰
の入力端子（特定入力端子）（３）は、キャパシタＣｉ
を通じて接地と連結され、当該陰の入力端子（３）とキ
ャパシタＣｉの間には、本発明によるキャパシタ充電回
路（２０）がスイッチＳ１，Ｓ２により並列に連結され
ている。
用して集積回路素子を検査する検査方法を説明するため
の概略回路図である。上述したように、検査しようとす
る素子（１０）は、検査器（図示せず）から供給される
入力電圧Ｖｉと連結される陽の入力端子（２）と、出力
電圧Ｖｏが供給される出力端子（５）とを備えている。
前記素子（１０）の陽の電源端子（１）には陽の電源電
圧Ｖｃｃが印加され、接地端子（４）には陰の電源、例
えば接地電源が連結されている。前記素子（１０）の陰
の入力端子（特定入力端子）（３）は、キャパシタＣｉ
を通じて接地と連結され、当該陰の入力端子（３）とキ
ャパシタＣｉの間には、本発明によるキャパシタ充電回
路（２０）がスイッチＳ１，Ｓ２により並列に連結され
ている。
【００２５】前記スイッチＳ１及びＳ２は、同時に開閉
されるように、検査器により制御される。前記スイッチ
Ｓ１，Ｓ２が閉じれば、キャパシタ充電回路（２０）の
入力端子（２４）及び出力端子（２６）が、各々素子
（１０）の陰の入力端子（３）及びキャパシタＣｉに連
結される。数ミリ秒の間、スイッチＳ１，Ｓ２を閉じた
状態に維持すれば、キャパシタ充電回路（２０）の出力
端子（２６）を通じて駆動される電流により、キャパシ
タＣ１が充電される。前記スイッチＳ１，Ｓ２を開放す
ると、キャパシタＣｉに充電された電圧が、素子（１
０）の陰の入力端子（３）に印加される。この際、素子
１０の動作電流を測定すると、極めて短時間に集積回路
素子を検査することができる。
されるように、検査器により制御される。前記スイッチ
Ｓ１，Ｓ２が閉じれば、キャパシタ充電回路（２０）の
入力端子（２４）及び出力端子（２６）が、各々素子
（１０）の陰の入力端子（３）及びキャパシタＣｉに連
結される。数ミリ秒の間、スイッチＳ１，Ｓ２を閉じた
状態に維持すれば、キャパシタ充電回路（２０）の出力
端子（２６）を通じて駆動される電流により、キャパシ
タＣ１が充電される。前記スイッチＳ１，Ｓ２を開放す
ると、キャパシタＣｉに充電された電圧が、素子（１
０）の陰の入力端子（３）に印加される。この際、素子
１０の動作電流を測定すると、極めて短時間に集積回路
素子を検査することができる。
【００２６】前記キャパシタＣｉの充電において、上述
した電流駆動方式を使用する代わりに、キャパシタＣｉ
の両端に高電圧を印加することにより、短時間にキャパ
シタを充電することも考えられる。しかし、高電圧を使
えば、常に一定のバイアス電圧が印加されるべき素子
に、高電界による損傷を与えるおそれがあるので、好ま
しくない。
した電流駆動方式を使用する代わりに、キャパシタＣｉ
の両端に高電圧を印加することにより、短時間にキャパ
シタを充電することも考えられる。しかし、高電圧を使
えば、常に一定のバイアス電圧が印加されるべき素子
に、高電界による損傷を与えるおそれがあるので、好ま
しくない。
【００２７】図３は、本発明によるキャパシタ充電回路
を持つ検査用基板を示す。検査すべき集積回路素子（１
０）、例えば、パワーアンプまたはイコライザアンプの
ような高電力線形素子は、検査用基板（４０）のソケッ
ト（３０）に実装される。素子の端子は、ソケットのピ
ンと電気的に連結される。前記ソケット（３０）のピン
は、導電性配線（４４）を通じて基板端子（４２）と連
結される。前記基板端子（４２）は接続口（５０）と連
結され、接続口（５０）はケーブル（５２）を通じて検
査器と連結される。従って、検査器から供給する信号、
例えばＶｃｃ，Ｖｉ，ＧＮＤはケーブル（５２）、基板
（４０）及びソケット（３０）を通じて素子（１０）に
供給され、素子からの出力信号Ｖｏは、ソケット（３
０）、検査用基板（４０）及びケーブル（５２）を通じ
て検査器に入力される。
を持つ検査用基板を示す。検査すべき集積回路素子（１
０）、例えば、パワーアンプまたはイコライザアンプの
ような高電力線形素子は、検査用基板（４０）のソケッ
ト（３０）に実装される。素子の端子は、ソケットのピ
ンと電気的に連結される。前記ソケット（３０）のピン
は、導電性配線（４４）を通じて基板端子（４２）と連
結される。前記基板端子（４２）は接続口（５０）と連
結され、接続口（５０）はケーブル（５２）を通じて検
査器と連結される。従って、検査器から供給する信号、
例えばＶｃｃ，Ｖｉ，ＧＮＤはケーブル（５２）、基板
（４０）及びソケット（３０）を通じて素子（１０）に
供給され、素子からの出力信号Ｖｏは、ソケット（３
０）、検査用基板（４０）及びケーブル（５２）を通じ
て検査器に入力される。
【００２８】前記検査用基板（４０）には、本発明によ
るキャパシタ充電回路（２０）が形成されている。ま
た、検査用基板（４０）には、キャパシタ充電回路（２
０）と素子（１０）間の連結をコントロールするスイッ
チＳ１，Ｓ２が形成されている。前記集積回路素子（１
０）の陰の入力端子（３）と接地電源ＧＮＤの間には、
スイッチＳ１，Ｓ２及びキャパシタＣｉが連結されてい
る。前記スイッチＳ１及びＳ２は、所定の検査プログラ
ムに従って動作する検査器により制御される。例えば、
スイッチに一定の陽の電圧を印加すれば、スイッチが閉
じ、キャパシタＣｉがキャパシタ充電回路（２０）と連
結される。前記検査用基板（４０）には、実際の作動環
境下で素子をテストするための応用回路が形成されてい
るが、図面を簡単にするために図示しない。
るキャパシタ充電回路（２０）が形成されている。ま
た、検査用基板（４０）には、キャパシタ充電回路（２
０）と素子（１０）間の連結をコントロールするスイッ
チＳ１，Ｓ２が形成されている。前記集積回路素子（１
０）の陰の入力端子（３）と接地電源ＧＮＤの間には、
スイッチＳ１，Ｓ２及びキャパシタＣｉが連結されてい
る。前記スイッチＳ１及びＳ２は、所定の検査プログラ
ムに従って動作する検査器により制御される。例えば、
スイッチに一定の陽の電圧を印加すれば、スイッチが閉
じ、キャパシタＣｉがキャパシタ充電回路（２０）と連
結される。前記検査用基板（４０）には、実際の作動環
境下で素子をテストするための応用回路が形成されてい
るが、図面を簡単にするために図示しない。
【００２９】本発明に係る検査用基板を使用する集積回
路素子の検査は、次のように行われる。検査用基板（４
０）を検査装置の処理器に実装し、接続口（５０）を通
じて検査器と電気的に連結する。検査用基板のソケット
（３０）に、検査すべき素子（１０）を実装し、素子と
ソケット間、基板と接続口間等のような電気的連結部
が、良好であるかを確認することにより、検査すべき素
子（１０）をセットアップする。
路素子の検査は、次のように行われる。検査用基板（４
０）を検査装置の処理器に実装し、接続口（５０）を通
じて検査器と電気的に連結する。検査用基板のソケット
（３０）に、検査すべき素子（１０）を実装し、素子と
ソケット間、基板と接続口間等のような電気的連結部
が、良好であるかを確認することにより、検査すべき素
子（１０）をセットアップする。
【００３０】前記検査器には、所定の検査プログラムが
ローデイングされ、この検査プログラムにより検査器は
所定の検査信号を素子に印加し、素子からの出力値を測
定して検査項目による素子の電気的特性を点検する。各
々の検査項目による検査を行う前に、スイッチＳ１及び
Ｓ２を制御することにより、キャパシタＣｉをキャパシ
タ充電回路（２０）に連結し、次いで一定の時間待機し
てキャパシタＣｉを充電する。前記スイッチＳ１及びＳ
２を制御して充電されたキャパシタＣｉが、検査すべき
素子（１０）の陰の入力端子（３）に連結されるように
して、素子に安定したＤＣバイアス電圧を供給する。
ローデイングされ、この検査プログラムにより検査器は
所定の検査信号を素子に印加し、素子からの出力値を測
定して検査項目による素子の電気的特性を点検する。各
々の検査項目による検査を行う前に、スイッチＳ１及び
Ｓ２を制御することにより、キャパシタＣｉをキャパシ
タ充電回路（２０）に連結し、次いで一定の時間待機し
てキャパシタＣｉを充電する。前記スイッチＳ１及びＳ
２を制御して充電されたキャパシタＣｉが、検査すべき
素子（１０）の陰の入力端子（３）に連結されるように
して、素子に安定したＤＣバイアス電圧を供給する。
【００３１】前記検査項目は、ＤＣ検査項目とＡＣ検査
項目で分けられる。ＤＣ検査項目は、素子の最小／正常
／最大作動電圧を測定する項目、素子の各ピンにかかる
直流電圧を測定する項目、漏洩電流を測定する項目、開
放／短絡を検査する項目等がある。漏洩電流を測定する
項目及び開放／短絡を点検する項目を行うときには、キ
ャパシタＣｉを充電する必要がない。
項目で分けられる。ＤＣ検査項目は、素子の最小／正常
／最大作動電圧を測定する項目、素子の各ピンにかかる
直流電圧を測定する項目、漏洩電流を測定する項目、開
放／短絡を検査する項目等がある。漏洩電流を測定する
項目及び開放／短絡を点検する項目を行うときには、キ
ャパシタＣｉを充電する必要がない。
【００３２】前記ＡＣ検査項目としては、例えば、増幅
利得測定、利得の均衡性確認、出力歪み測定、漏話測
定、出力電力測定、内部雑音測定等があるが、このよう
なＡＣ検査項目を行う前に、キャパシタ充電回路（２
０）を使用してキャパシタＣｉ（２０）を充電した後に
検査を行う。
利得測定、利得の均衡性確認、出力歪み測定、漏話測
定、出力電力測定、内部雑音測定等があるが、このよう
なＡＣ検査項目を行う前に、キャパシタ充電回路（２
０）を使用してキャパシタＣｉ（２０）を充電した後に
検査を行う。
【００３３】本発明によるキャパシタの充電は、一定の
待機時間を必要とする。この待機時間は、入力端子に加
えられるバイアスが電源Ｖｃｃにより安定化するのに必
要な時間に比べて、非常に短いので、検査時間を短縮す
ることができる。
待機時間を必要とする。この待機時間は、入力端子に加
えられるバイアスが電源Ｖｃｃにより安定化するのに必
要な時間に比べて、非常に短いので、検査時間を短縮す
ることができる。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
集積回路素子の特定入力端子は、キャパシタと連結され
ており、上記特定入力端子と上記キャパシタとの間に
は、スイッチを通じてキャパシタ充電回路が連結されて
いるので、検査すべき素子に供給される入力バイアスが
短時間に安定化することにより、検査時間を短縮するこ
とができる。
集積回路素子の特定入力端子は、キャパシタと連結され
ており、上記特定入力端子と上記キャパシタとの間に
は、スイッチを通じてキャパシタ充電回路が連結されて
いるので、検査すべき素子に供給される入力バイアスが
短時間に安定化することにより、検査時間を短縮するこ
とができる。
【図１】本発明によるキャパシタ充電回路の回路図であ
る。
る。
【図２】本発明によるキャパシタ充電回路を利用する集
積回路素子の検査方法を説明するための概略回路図であ
る。
積回路素子の検査方法を説明するための概略回路図であ
る。
【図３】本発明による検査方法を説明するための概略図
である。
である。
【図４】従来の技術による集積回路素子の検査方法を説
明するための概略回路図である。
明するための概略回路図である。
１ 陽の電源端子 ２ 陽の入力端子 ３ 陰の入力端子 ４ 陰の電源端子 ５ 出力端子 １０ 集積回路素子 ２０ キャパシタ充電回路 ２２ 演算増幅器 ２４ 入力端子 ２６ 出力端子 ３０ ソケット ４０ 検査用基板 ４２ 基板端子 ４４ 導電性配線 ５０ 接続口 ５２ ケーブル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 權 容 守 大韓民国忠清南道天安市成政洞713−25番 地
Claims (12)
- 【請求項１】 検査すべき集積回路素子が装着され、当
該集積回路素子と検査器間の信号伝達を中継するキャパ
シタ充電回路を持つ検査用基板において、 上記集積回路素子の特定入力端子は、キャパシタと連結
されており、上記特定入力端子と上記キャパシタとの間
には、スイッチを通じてキャパシタ充電回路が連結され
ていることを特徴とするキャパシタ充電回路を持つ検査
用基板。 - 【請求項２】 上記集積回路素子は、高電力線形素子で
あることを特徴とする請求項１に記載のキャパシタ充電
回路を持つ検査用基板。 - 【請求項３】 上記集積回路素子が装着されるソケット
と、ケーブルを通じて上記検査器と電気的に連結される
基板端子と、上記ソケットと上記基板端子を電気的に連
結する導電性配線とをさらに備えることを特徴とする請
求項１に記載のキャパシタ充電回路を持つ検査用基板。 - 【請求項４】 上記キャパシタ充電回路は、陰の入力端
子、陽の入力端子及び出力端子を持つ演算増幅器と、回
路入力端子と上記陽の入力端子との間で接地と連結され
る第１抵抗と、上記出力端子と連結される第２抵抗と、
上記陰の入力端子と上記第２抵抗との間に連結される第
３抵抗と、上記第２抵抗及び回路出力端子と連結される
第４抵抗とを備えることを特徴とする請求項１に記載の
キャパシタ充電回路を持つ検査用基板。 - 【請求項５】 上記第４抵抗及び上記第３抵抗は、同一
の抵抗値を持つことを特徴とする請求項４に記載のキャ
パシタ充電回路を持つ検査用基板。 - 【請求項６】 上記スイッチは、上記集積回路素子の特
定入力端子及び上記演算増幅器の回路入力端子と連結さ
れる第１スイッチと、上記第１スイッチと上記キャパシ
タ及び上記演算増幅器の回路出力端子と連結される第２
スイッチとを備えることを特徴とする請求項４に記載の
キャパシタ充電回路を持つ検査用基板。 - 【請求項７】 上記スイッチの開閉は、上記検査器によ
り制御されることを特徴とする請求項１又は４に記載の
キャパシタ充電回路を持つ検査用基板。 - 【請求項８】 上記スイッチは、リレーであることを特
徴とする請求項１又は４に記載のキャパシタ充電回路を
持つ検査用基板。 - 【請求項９】 集積回路素子を検査するための方法であ
って、 上記集積回路素子にバイアス電圧を印加するための応用
回路と、上記集積回路素子と接地端子との間に連結され
るキャパシタと、上記キャパシタを充電させるためのキ
ャパシタ充電回路とを有する検査用基板を検査装置に装
着する段階と、 上記検査用基板に上記集積回路素子を実装する段階と、 上記キャパシタ充電回路を駆動して上記キャパシタを充
電する段階と、 検査項目に従って上記集積回路素子を検査する段階とを
含むことを特徴とするキャパシタ充電回路を持つ検査方
法。 - 【請求項１０】 上記検査用基板は、上記キャパシタと
上記キャパシタ充電回路間の連結を制御するスイッチを
さらに具備し、 上記キャパシタを充電する段階は、上記スイッチに一定
の電圧を印加して上記キャパシタ充電回路を上記キャパ
シタに連結する段階と、 上記キャパシタ充電回路を駆動させる段階と、 上記キャパシタが充電するまで待機する段階と、 上記キャパシタ充電回路と上記キャパシタ間の連結を断
線する段階とを含むことを特徴とする請求項９に記載の
キャパシタ充電回路を持つ検査方法。 - 【請求項１１】 上記集積回路素子は、高電力線形素子
であり、上記検査項目は、動作電圧の測定、素子の各ピ
ン電圧の測定、増幅利得測定、出力歪み測定、漏話測
定、出力電力測定及び内部雑音測定を含むことを特徴と
する請求項９に記載のキャパシタ充電回路を持つ検査方
法。 - 【請求項１２】 上記スイッチは、上記集積回路素子と
上記キャパシタ充電回路との間に連結される第１スイッ
チと、上記第１スイッチ、上記キャパシタ充電回路及び
上記キャパシタに連結される第２スイッチとを具備し、
上記第１、第２スイッチは、同時に開閉されるように制
御されることを特徴とする請求項９又は１０に記載のキ
ャパシタ充電回路を持つ検査方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19960032508 | 1996-08-03 | ||
| KR1997-31457 | 1997-07-08 | ||
| KR1996-32508 | 1997-07-08 | ||
| KR1019970031457A KR100231649B1 (ko) | 1996-08-03 | 1997-07-08 | 커패시터 충전회로를 갖는 검사용 기판 및 이를이용한 집적회로 검사 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10148659A true JPH10148659A (ja) | 1998-06-02 |
| JP3089224B2 JP3089224B2 (ja) | 2000-09-18 |
Family
ID=26632067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09209251A Expired - Fee Related JP3089224B2 (ja) | 1996-08-03 | 1997-08-04 | キャパシタ充電回路を持つ検査用基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6051968A (ja) |
| JP (1) | JP3089224B2 (ja) |
| KR (1) | KR100231649B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6483318B1 (en) * | 2001-06-29 | 2002-11-19 | Ideal Industries, Inc. | Electric circuit providing selectable short circuit for instrumentation applications |
| TWM343798U (en) * | 2008-06-25 | 2008-11-01 | Princeton Technology Corp | Circuit testing apparatus |
| JP2023124567A (ja) * | 2022-02-25 | 2023-09-06 | キオクシア株式会社 | テストボード及び半導体デバイスの製造方法 |
| CN118112397A (zh) * | 2024-04-30 | 2024-05-31 | 杭州芯云半导体技术有限公司 | 一种用于测试集成电路的电路架构及集成电路测试方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3855527A (en) * | 1974-01-07 | 1974-12-17 | Western Electric Co | Method and system for determining the resistance of the dielectric in a capacitor |
| JPH07107542B2 (ja) * | 1985-02-26 | 1995-11-15 | 沖電気工業株式会社 | 電位保持回路 |
| US4677375A (en) * | 1985-06-14 | 1987-06-30 | Hanwa Electronic Co., Ltd. | Apparatus for testing integrated circuit |
| DE3544187A1 (de) * | 1985-12-13 | 1987-06-19 | Flowtec Ag | Kapazitaetsmessschaltung |
| JPS62197078U (ja) * | 1986-06-05 | 1987-12-15 | ||
| JPS63313079A (ja) * | 1987-06-16 | 1988-12-21 | Nec Kansai Ltd | 音声増幅器の特性測定方法 |
| US5146174A (en) * | 1990-02-16 | 1992-09-08 | Ericsson Ge Mobile Communications Inc. | Switching arrangement method and apparatus for making parameter measurement and adjustment of coupled dual resonator crystals using both resonator ports |
| JPH0651018A (ja) * | 1992-06-03 | 1994-02-25 | Seiko Epson Corp | 半導体装置の試験方法および試験装置 |
-
1997
- 1997-07-08 KR KR1019970031457A patent/KR100231649B1/ko not_active Expired - Fee Related
- 1997-08-01 US US08/905,019 patent/US6051968A/en not_active Expired - Lifetime
- 1997-08-04 JP JP09209251A patent/JP3089224B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6051968A (en) | 2000-04-18 |
| KR100231649B1 (ko) | 1999-11-15 |
| JP3089224B2 (ja) | 2000-09-18 |
| KR19980018177A (ko) | 1998-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3565893B2 (ja) | プローブ装置及び電気回路素子計測装置 | |
| CN111025016A (zh) | 开尔文结构的电阻测试方法 | |
| JP4689125B2 (ja) | 自動試験装置における改良試験及び較正回路及び方法 | |
| GB2451314A (en) | An input amplifier for a digital multimeter | |
| KR20050114580A (ko) | 회로패턴 결함 검사장치 및 이를 구비하는 결함 검사 시스템 | |
| JP3089224B2 (ja) | キャパシタ充電回路を持つ検査用基板 | |
| KR20050071756A (ko) | 피시험 장치의 내부 임피던스 변화에 무관한 전류 소스를갖는 테스트 자극 신호를 발생하는 장치 | |
| US5760596A (en) | Testing series passive components without contacting the driven node | |
| US4797627A (en) | Programmatically generated in-circuit test for general purpose operational amplifiers | |
| JP2008107216A (ja) | 測定方法、スイッチ装置、および、該スイッチ装置を備える測定システム | |
| US7535243B2 (en) | Method and program for controlling an apparatus for measurement of characteristics of a semiconductor device under test | |
| JP2001091562A (ja) | 回路基板検査装置 | |
| JP2000275302A (ja) | Ｉｃ試験用プローブ及びｉｃの直流試験装置 | |
| JP4066265B2 (ja) | 半導体試験装置のコンタクトリング | |
| JPH06148272A (ja) | 半導体集積回路試験装置 | |
| KR100359238B1 (ko) | 압전형 진동 센서용 임피던스 변환기의 자동 검사 장치 및방법 | |
| KR100352113B1 (ko) | 트랜지스터 테스트용 캘리브레이션 키트 | |
| KR20020064116A (ko) | 아이씨 테스트 시스템 | |
| US20020180478A1 (en) | Device power supply and IC test apparatus | |
| JPS6383678A (ja) | 集積回路素子の試験方法 | |
| JP3152179B2 (ja) | 半導体装置のテスト回路 | |
| JPH0572243A (ja) | 集積回路装置の計測方法 | |
| JP2963234B2 (ja) | 高速デバイス試験方法 | |
| JPS5942707Y2 (ja) | ハンドリング装置の電極子 | |
| JPH05256889A (ja) | 接続検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070714 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |