JPH10149853A - 半導体付き端子台及びその製造方法 - Google Patents

半導体付き端子台及びその製造方法

Info

Publication number
JPH10149853A
JPH10149853A JP30757596A JP30757596A JPH10149853A JP H10149853 A JPH10149853 A JP H10149853A JP 30757596 A JP30757596 A JP 30757596A JP 30757596 A JP30757596 A JP 30757596A JP H10149853 A JPH10149853 A JP H10149853A
Authority
JP
Japan
Prior art keywords
semiconductor element
conductor
electronic
electrode
terminal block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30757596A
Other languages
English (en)
Inventor
Katsuhiro Uesugi
克浩 上杉
Tomohiro Shimamoto
朋弘 嶋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba FA Systems Engineering Corp
Original Assignee
Toshiba Corp
Toshiba FA Systems Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba FA Systems Engineering Corp filed Critical Toshiba Corp
Priority to JP30757596A priority Critical patent/JPH10149853A/ja
Publication of JPH10149853A publication Critical patent/JPH10149853A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Electrical Connectors (AREA)
  • Connections Arranged To Contact A Plurality Of Conductors (AREA)

Abstract

(57)【要約】 【課題】 半導体素子の検査を容易に行えるとともに、
電子基板として完成するまでに半導体素子の良否判定を
可能とし、不良半導体素子が電子基板に混入することを
未然に防ぐことができ、電子基板の品質を向上させるこ
とのできる半導体付き端子台及びその製造方法を提供す
ること。 【解決手段】 電子機器で使用される電子基板におい
て、外部配線を接続する導体の側面部に半導体素子の片
側電極を金属で接合し、前述の半導体素子で外部配線を
接続する導体の反対面にある電極に、電子基板へ電流を
供給する導体を金属で接合するように構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体付き端子台及
びその製造方法に関する。
【0002】
【従来の技術】電力制御装置等の電子機器の電子基板に
おいて、大電流の半導体制御装置部品は半導体素子を樹
脂で固めた部品をプリント基板上に挿入実装する方法が
主流であるが、近年は小型化技術が必要となっている。
【0003】製品をより小型化する技術とし現在用いら
れている手法は、プリント基板上に直接半導体素子を樹
脂などで覆われていない状態で実装するベアチップ実装
があげられる。図5及び図6に大電流を流すことができ
る従来のベアチップ実装を示す。
【0004】図5及び図6に示されるものの場合、まず
プラス整流半導体素子5及びマイナス整流半導体素子1
0を高温はんだ18及び19などでヒートシンク4及び
11と接合される工程から始まる。このヒートシンク
4,11の機能は、大電流を制御する半導体素子5,1
0から発生する大量の熱をプリント配線板14に放熱さ
せることである。半導体素子は高温になりすぎると半導
体素子自身が破損してしまうからである。
【0005】その後、プリント配線板14上の放熱パッ
ド兼電極接続線16上にはんだペーストを15及び17
及び20を塗布し、前述の工程でヒートシンクに接合し
た半導体素子5,10及び端子台金具6を実装する。次
にプリント配線板ごと加熱し、はんだペースト15及び
17及び20を溶融させ、ヒートシンク4及び11及び
端子台金具6をプリント配線板14に接合する。
【0006】さらにプラス電極パッド1とプラス整流半
導体素子5の間に、及びマイナス電極パッド13及びマ
イナス整流半導体素子10の間に、アルミ等のワイヤー
をワイヤーボンディングと呼ばれる工法で電気的接合を
行い電子基板として完成する。
【0007】前述のベアチップ実装の場合、実装する前
の半導体素子単体において、検査治具を半導体素子の表
面に直接接触させると半導体素子を破壊してしまうた
め、単体での良否判定は不可能である。そのため、電子
基板が完成後または完成する直前でしか半導体素子の良
否判定ができない。さらに、半導体素子が不良であった
場合でもワイヤーボンディングのやり直しは非常に困難
であるため、半導体素子の交換は事実上不可能である。
【0008】さらに、ワイヤーボンディングにて大電流
の半導体素子を電気接合する場合には、ワイヤーボンデ
ィング1本当りの電流容量が小さいために、1つの半導
体素子に何本もワイヤーボンディングを行う必要があ
る。
【0009】また、三相整流のような回路の場合、図6
のような複雑なプリント配線を行うことになるが、複雑
な配線は総延長距離が長く電気ノイズに対して影響を受
けやすく電子基板の誤動作などを引き起す。
【0010】
【発明が解決しようとする課題】従って、電力制御装置
等の電子機器の電子基板において、ベアチップ実装を用
いる場合、半導体素子に不良が発見された時は、半導体
素子を実装した電子基板を丸ごと破棄してしまうが一般
的である。そのため、ベアチップ実装は部品の修正が可
能な表面実装に比べて品質的に問題がある。
【0011】また、放熱のためだけに設けるヒートシン
クは半導体素子と比べて非常に大きいため電子基板の小
型化に障害となっている。さらに、ワイヤーボンディン
グを何本も行うことの信頼性は、一本当りワイヤーボン
ディングの接続信頼性とワイヤー数の積になってしまう
ため信頼性が低くなり品質に問題がある。
【0012】本発明の目的は、半導体素子の検査を容易
に行えるとともに、電子基板として完成するまでに半導
体素子の良否判定を可能とし、不良半導体素子が電子基
板に混入することを未然に防ぐことができ、電子基板の
品質を向上させることのできる半導体付き端子台及びそ
の製造方法を提供するものである。
【0013】
【課題を解決するための手段】本発明は電力制御装置等
の電子機器の電子基板において、外部配線を接続する導
体である端子台またはコネクタ等の導体の側面部に電流
を制御する半導体素子の片側電極を取付け、前述の半導
体素子で端子台に取付けた反対側の電極に、さらに電子
基板へ電流を供給する導体を取付けた構成の電子部品に
関するものである。
【0014】本発明は、電力制御装置等の電子機器の電
子基板において、電子基板に外部配線を接続する導体で
ある端子台またはコネクタ等の側面部に電流を制御する
半導体素子の片側電極を高温はんだ付け等を用いて取付
け、前述の半導体素子で端子台に高温はんだ付け等で取
付けた反対側の電極にさらに電子基板へ電流を供給する
導体を高温はんだ付け等で取付けるように構成し、前述
の端子台やコネクタ等と半導体素子を一体化した電子部
品にすることで、半導体素子の検査を容易にし、電子基
板の品質を向上させるものである。
【0015】また、半導体素子を外部配線を接続する導
体である端子台やコネクタ等の側面に沿って垂直方面に
空間に配置し、外部配線を接続する導体である端子台や
コネクタ等にヒートシンクの機能をもたせ小型化を図る
とともに、半導体素子で発生する熱を端子台やコネクタ
を経由し基板に放熱するだけでなく、電子基板に接続す
る導体から基板への放熱により放熱、及び外部配線を接
続する導体である端子台やコネクタ等を経由した外部配
線への放熱性を向上させることができる。
【0016】前述に加えて、端子台またはコネクタ及び
半導体素子及び電子基板へ電流を供給する導体との間に
高温はんだ等の金属を挟み、そのままの状態で全体を加
熱し金属を接合させることにより、一工程で電子部品の
接合が完了する。従来のワイヤーボンディングで大電流
を流す場合、電流密度が高くならないように接合面積を
稼ぐ必要があり、そのため何本ものワイヤーを接合させ
る必要がある。この場合の信頼性は1本当りのワイヤー
ボンディングの接合信頼性とワイヤーの本数の積となる
ため、本数を殖やすほど信頼性が劣ることになる。しか
し、本発明では大電流を流すことができる導体を一工程
でワイヤーボンディングとは比較できないくらい大量の
接合面積を稼げるので、接合信頼性が非常に高く、高品
質的である。
【0017】また、本発明の電子部品を電子基板上に複
数配置し、かつ電子基板へ電流を供給する導体の配置方
向を揃えることにより、従来のようなプリント配線板の
複雑な配線レイアウトをする必要がなくなり、電子基板
として非常にコンパクトになる。また、プリント配線板
の配線が簡素化されることにより、配線の総延長距離が
短くなるので電気ノイズの影響を受けにくくなり、電子
基板の機能的品質が向上する。
【0018】電子基板において、電子基板に外部配線を
接続する導体である端子台またはコネクタ等の側面部を
制御する半導体素子の片側電極を高温はんだ付け等を用
いて取付け、前述の半導体素子で端子台に高温はんだ付
け等で取付けた反対側の電極にさらに電子基板へ電流を
供給する導体を高温はんだ付け等で取付けるように構成
したものである。
【0019】また、半導体素子を外部配線を接続する導
体である端子台やコネクタ等の側面に沿って垂直方面に
空間に配置し、外部配線を接続する導体であ端子台やコ
ネクタ等にヒートシンクの機能をもたせた小型化を図る
とともに、半導体素子で発生する熱を基板だけでなく、
外部配線を接続する導体である端子台やコネクタ等を経
由し、熱が外部配線に伝搬し放熱性を向上させるように
構成したものである。
【0020】前述に加えて、端子台またはコネクタ及び
半導体素子及び電子基板へ電流を供給する導体との間に
高温はんだ等の金属を挟み、そのままの状態で全体を加
熱し金属を接合させることにより、1工程で電子部品の
接合が完了する。この方法はワイヤーボンディングと比
較し大電流を流すことができる導体を、1工程のみで接
合できるように構成したものである。
【0021】この構成により、電子基板に外部配線を接
続する導体である端子台またはコネクタ等の側面部に電
流を制御する半導体素子の片側電極を高温はんだ付け等
を用いて取付け、前述の半導体素子で端子台に高温はん
だ付け等で取付けた反対側の電極にさらに電子基板へ電
流を供給する導体を高温はんだ付け等で取付けるように
構成し、前述の端子台やコネクタ等と半導体素子を一体
化した電子部品ですることで、半導体素子の検査を容易
にし、電子基板の品質を向上させるものである。 ま
た、半導体素子を外部配線を接続する導体である端子台
やコネクタ等の側面に沿って垂直方面の空間に配置し、
外部配線を接続する導体である端子台やコネクタ等にヒ
ートシンクの機能をもたせ小型化を図るとともに、半導
体素子で発生する熱を基板だけでなく、外部配線を接続
する導体である端子台やコネクタ等を経由し、熱が外部
配線に伝搬し放熱性を向上させることができる。
【0022】前述に加えて、端子台またはコネクタ及び
半導体素子及び電子基板へ電流を供給する導体との間に
高温はんだ等の金属を挟み、そのままの状態で全体を加
熱し金属を接合させることにより、1工程で電子部品の
接合が完了する。従来のワイヤーボンディングで大電流
を流す場合、電流密度が高くならないように接合面積を
稼ぐ必要があり、そのために何本ものワイヤーを接合さ
せる必要がある。この場合の信頼性は1本当りのワイヤ
ーボンディングの接合信頼性とワイヤーの本数の積とな
るため、本数を殖やすほど信頼性が劣ることになる。し
かし、本発明では大電流を流すことができる導体を一工
程でワイヤーボンディングとは比較できないくらい大量
の接合面積を稼げるので、接合信頼性が非常に高く、高
品質的である。
【0023】また、本発明の電子部品を電子基板上に複
数配置し、かつ電子基板へ電流を供給する導体の配置方
向を揃えることにより、従来のようなプリント配線板の
複雑な配線レイアウトをする必要がなくなり、電子基板
として非常にコンパクトになる。また、プリント配線板
の配線が簡素化されることにより、配線の総延長距離が
短くなるので電気ノイズの影響を受けにくくなり、電子
基板の機能的品質が向上する。
【0024】
【発明の実施の形態】以下本発明の一実施例について、
図面に基づいて説明する。図1は本発明の電子部品の断
面図で、交流整流素子の例である。まず、図1におい
て、プラス電極1にペースト状の高温はんだ2を塗布す
る。
【0025】次にプラス整流半導体素子3にペースト状
の高温はんだ4を塗布し、高温はんだ4が塗布されてい
ない反対の面を、前述のプラス電極1に高温はんだ2を
塗布した面に仮止めする。
【0026】次に、端子台金具5にペースト状の高温は
んだ6を塗布し、高温はんだ6を塗布した反対の面に、
プラス整流半導体素子3の高温はんだ4を塗布した面に
仮止めする。
【0027】次に、マイナス整流半導体素子7にペース
ト状の高温はんだ8を塗布し、高温はんだ8が塗布され
ていない反対の面を、端子台金具5に高温はんだ6を塗
布した面に仮止めする。
【0028】そして、マイナス電極9をマイナス整流半
導体素子7で高温はんだ8が塗布されている面に仮止め
する続いて、ペースト状の高温はんだで仮止めされたプ
ラス電極1からマイナス電極2間での部品の位置関係が
ずれないように治具などで固定しながら、部品全体を高
温リフロー炉に入れてペースト状の高温はんだを溶融さ
せ接合する。
【0029】前述の高温リフロー後に電気検査を行う場
合、プラス電極1及び端子金具5及びマイナス電極9に
検査治具を接触させることが可能となる。よって部品単
体でも良品検査が分かるため基板として実装した場合の
品質が格段に向上する。
【0030】また、本発明は、半導体素子が不良であっ
た場合でも本工程までの損失ですむので、電子基板ごと
破棄する従来ベアチップ実装と比べ各段に合理的であ
る。また、前述の検査に合格したあと樹脂10にて部品
に整形することにより第1図のように表面実装部品とし
て活用でき、従来の表面実装工法に同様にプリント配線
板13の上に構成されたマイナス電極パッド12及びプ
ラス電極パッド17及び放熱パッド15の上に、各々ペ
ースト状のはんだ11及び16及び14をスクリーン印
刷法等を用いて塗布したのち、前述の整流部品を実装
し、基板全体を加熱するリフロー工法により、プリント
配線板13に接合する。
【0031】また、整流部品を修理交換する場合におい
ても従来と同様の手法が活用できるので修理性が格段に
向上する。また、図2は本発明の電子部品を電子基板上
に配置した図であるが、このように本発明の電子部品の
電極方向を揃えて複数配置することにより、プリント配
線板上の配線が最短距離で結ばれるため、電気ノイズの
影響を最小限に食止め電子基板の誤動作を防止する。
【0032】さらに、本発明の電子部品を複数個配置す
る場合は、図3のようにプラス電極1及びマイナス電極
9のみを共通化しとた構成とすることで、プラス電極1
及びマイナス電極9の熱伝導性がさらに向上し、半導体
素子の放熱を向上させるので、熱による半導体素子の破
損の確率が一層低減する。
【0033】以上のように本発明によれば、電力制御装
置等の電子機器の電子基板において、電子基板に外部配
線を接続する導体である端子台またはコネクタ等の側面
部に電流を制御する半導体素子の片側電極を高温はんだ
付け等を用いて取付け、前述の半導体素子で端子台に高
温はんだ付け等で取付けた反対側の電極にさらに電子基
板へ電流を供給する導体を高温はんだ付け等で取付ける
ように構成し、前述の端子台やコネクタ等と半導体素子
を一体化した電子部品にすることで、半導体素子の検査
を容易なる。半導体素子はその表面に直接検査治具を接
触させると半導体素子自身が壊れてしまうため検査不能
であったので、電子基板ができあがった最終工程でしか
電気的検査ができなかった。そのため不良半導体素子の
混入を防ぐことができず、電子基板としての品質維持が
困難であった。また、不良半導体素子が見つかっても、
電子基板として完成したあとの交換は不可能であった。
しかし本発明は、電子基板として完成するまでに半導体
素子の良否判定が可能となるため、不良半導体素子が電
子基板に混入することを未然に防ぐことが可能になり、
電子基板の品質を向上させるものである。
【0034】また、半導体素子が破損している場合で
も、従来のワイヤーボンディングの場合、交換は不可能
であったが、本発明は半導体素子を従来の表面実装部品
と同様に電子基板と接合しているはんだ溶融させること
により可能である。
【0035】また、半導体素子を外部配線を接続する導
体である端子台やコネクタ等の側面に沿って垂直方面の
空間に配置し、外部配線を接続する導体である端子台や
コネクタ等にヒートシンクの機能をもたせ小型化を図る
とともに、半導体素子で発生する熱を基板だけでなく、
外部配線を接続する導体である端子台やコネクタ等を経
由し、熱が外部配線に伝搬し放熱性を向上させることが
できるため、高温による半導体素子の破損を未然に防ぐ
ことができる。
【0036】前述に加えて、端子台またはコネクタ及び
半導体素子及び電子基板へ電流を供給する導体との間に
高温はんだ等の金属を挟み、そのままの状態で全体を加
熱し金属を接合させることにより、1工程で電子部品の
接合が完了する。従来のワイヤーボンディングで大電流
を流す場合、電流密度が高くならないように接合面積を
稼ぐ必要があり、そのために何本ものワイヤーを接合さ
せる必要がある。この場合の信頼性は1本当りのワイヤ
ーボンディングの接合信頼性とワイヤー本数の積となる
ため、本数を殖やすほど信頼性が劣ることになる。しか
し、本発明では大電流を流すことができる導体を一工程
でワイヤーボンディングとは比較できないくらい大量の
接合面積を稼げるので、接合信頼性が非常に高く、高品
質的である。
【0037】また、本発明の電子部品を電子基板上に複
数配置し、かつ電子基板へ電流を供給する導体の配置方
向を揃えることにより、従来のようなプリント配線板の
複雑な配線レイアウトをする必要がなくなり、電子基板
として非常にコンパクトになる。また、プリント配線板
の配線が簡素化されることにより、配線の総延長距離が
短くなるので電気ノイズの影響を最小限にし、電子基板
の誤動作などを未然に防ぐ。
【0038】
【発明の効果】本発明は、半導体素子の検査を容易に行
えるとともに、電子基板として完成するまでに半導体素
子の良否判定を可能とし、不良半導体素子が電子基板に
混入することを未然に防ぐことができ、電子基板の品質
を向上させることのできる半導体付き端子台及びその製
造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施例における電子部品の断面図。
【図2】本発明の実施例における電子部品を複数個電子
基板上に配置した場合を基板上方から見た図。
【図3】本発明の実施例における複数個の電極を共通化
した場合を基板上方から見た図。
【図4】本発明の実施例における電子部品における図1
の一変形例の断面図。
【図5】本発明の実施例において図1と同機能をワイヤ
ーボンディングを用いたベアチップ実装で行った場合の
断面図。
【図6】本発明の実施例において三相整流を行う電子基
板のプリント配線板のレイアウト図。
【符号の説明】
1はプラス電極、2,6,8は高温はんだ、3はプラス
整流半導体素子、4は高温はんだ、5は端子台金具、7
はマイナス整流半導体素子、9はマイナス電極、10は
樹脂、11,15,17ははんだ、12はマイナス電極
パッド、13はプリント配線板、14は放熱パッド、1
6はプラス電極パッド、18は接続ネジ、19は圧着端
子、20は外部配線である。
フロントページの続き (72)発明者 嶋本 朋弘 三重県三重郡朝日町大字繩生2121番地 株 式会社東芝三重工場内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 外部配線が接続される第1の導体の側面
    部に半導体素子の片側電極を金属で接合し、前記半導体
    素子が前記第1の導体に接合される面の反対面にある電
    極に、電子基板へ電流を供給する第2の導体を金属で接
    合するように構成した半導体付き端子台。
  2. 【請求項2】 外部配線が接続される第1の導体の側面
    部に半導体素子の片側電極を金属で接合し、前記半導体
    素子が前記第1の導体に接合される面の反対面にある電
    極に、電子基板へ電流を供給する第2の導体を金属で接
    合するように構成した電子部品を電子基板上に複数配置
    し、かつ電子基板へ電流を供給する第2の導体の配置方
    向を揃えるようにしたことを特徴とする半導体付き端子
    台。
  3. 【請求項3】 外部配線が接続される第1の導体の側面
    部に半導体素子の片側電極を金属で接合し、前記半導体
    素子が前記第1の導体に接合される面の反対面にある電
    極に、電子基板へ電流を供給する第2の導体を金属で接
    合するように構成し、前記外部配線を接続する第1の導
    体の側面部と前記半導体素子の間、及び前記半導体素子
    と前記電子基板へ電流を供給する第2の導体の間に金属
    を挟み、この金属が溶融する温度まで全体を加熱し接合
    させる半導体付き端子台の製造方法。
JP30757596A 1996-11-19 1996-11-19 半導体付き端子台及びその製造方法 Pending JPH10149853A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30757596A JPH10149853A (ja) 1996-11-19 1996-11-19 半導体付き端子台及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30757596A JPH10149853A (ja) 1996-11-19 1996-11-19 半導体付き端子台及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10149853A true JPH10149853A (ja) 1998-06-02

Family

ID=17970736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30757596A Pending JPH10149853A (ja) 1996-11-19 1996-11-19 半導体付き端子台及びその製造方法

Country Status (1)

Country Link
JP (1) JPH10149853A (ja)

Similar Documents

Publication Publication Date Title
US6457633B1 (en) Method of forming a BGA-type semiconductor device having reliable electrical connection for solder balls
EP0653905A1 (en) Direct chip attach module
JP3448159B2 (ja) 電力用半導体装置
US5661337A (en) Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages
US20020179327A1 (en) Semiconductor chip soldering land pattern
JP2004530303A (ja) マウントされる接触スリーブ管を含むプリント回路基板
JP2003189621A (ja) 車両用電力用回路装置
TWI280650B (en) Semiconductor device
JPH09232499A (ja) 半導体装置
JPH10149853A (ja) 半導体付き端子台及びその製造方法
JP3156630B2 (ja) パワー回路実装ユニット
CN100435304C (zh) 基于金属球压接互连技术的电力电子集成模块的制备方法
JPH11238962A (ja) 半導体装置の製造方法及び半導体装置
CN116314072B (zh) 整流模组的封装结构及其制作方法
JPH08340164A (ja) Bga型パッケージの面実装構造
JP2002134956A (ja) 電気部品の接続構造
CN218826651U (zh) 贴片电容耐压改良结构
CN217064308U (zh) 一种转接电路结构
JP3012948U (ja) Bga電子部品
JPH0951199A (ja) 半導体装置
JPS6097656A (ja) 混成集積回路の実装方法
JP2001298112A (ja) 電子部品と、この電子部品の実装構造
CN106132073A (zh) 提高表面贴装器件印制板导热能力的方法
JPH09283887A (ja) 半導体装置及びこの装置に用いる金属絶縁基板
JPH09190862A (ja) チップ型電子部品の着脱機能付ソケット