JPH10154667A - メッキ配線およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 メッキ配線を行う際に、給電電極層のエッチ
ング処理で下地がダメージを受けないようにする。 【解決手段】 保護膜２２が形成された半導体基板２１
上に、メッキ配線を行う部分に対応してＴｉ層，Ａｕ層
の各膜厚を５０ｎｍとしたバリアメタル層２３を形成す
る。下層のレジスト膜２４を塗布してバリアメタル層２
３部分に開口部２５を形成する。給電電極層２７を全面
に成膜する。上層のレジスト膜２８を塗布し、開口部２
５に対応してこれよりも狭い開口部２９を形成する。給
電電極層２７に電圧を印加しながら電解メッキを行い、
開口部２９にＡｕのメッキ層３０を形成する。上層のレ
ジスト膜２８を剥離した後、給電電極層２７をエッチン
グするときに、開口部２５近傍の下層にバリアメタル層
２３があるので、下地にエッチング液が達することがな
く、エッチオフされない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は選択メッキ法によっ
てマイクロ波モノリシックＩＣあるいは電界効果トラン
ジスタ等の半導体素子に形成するのに好適なメッキ配線
およびその製造方法に関する。

【０００２】

【従来の技術】高周波用のトランジスタやＩＣなどの半
導体装置に用いる配線材料としては、高周波伝搬損失を
抑えるために、たとえばＡｕ等の貴金属による低抵抗材
料が用いられることが多い。また、その形成方法に関し
ては、材料自体が高価であることから、材料を無駄にす
る量が多いメタルリフトオフ法よりは、材料を効率よく
使い、なおかつ厚膜化に有利な選択メッキ法を用いるこ
とが一般的である。

【０００３】このような選択メッキ法の一般的な例を図
１１により説明する。まず、同図（ａ）に示すように、
半導体基板１上に積層されている保護膜２上に、フォト
リソグラフィ処理により下層レジスト膜３を成膜して特
定の部位に開口部４を形成する。続いて、その開口部４
の下層レジスト膜３の断面がテーパ形状を持つようにポ
ストベークを行う。この後、電解メッキを行うための給
電電極層５を表面全面に被着する。

【０００４】次に、同図（ｂ）に示すように、給電電極
層５上に下層レジスト３に対応し、かつ下層レジスト３
よりも狭い開口部６ａを持つ上層レジスト膜６をフォト
リソグラフィ処理により形成する。この後、電解メッキ
処理を施すことにより、給電電極層５の露出している配
線部分に選択的にＡｕメッキを行ってメッキ部７を形成
する。その後、パターニングに用いた上層レジスト膜６
およびメッキ部７以外に残っている不要な給電電極層５
を除去する。これにより、材料を無駄にすることなく必
要な部分にのみ選択的にＡｕメッキ配線を行うことがで
きる。

【０００５】

【発明が解決しようとする課題】しかしながら、上述の
ような形成過程においては、次のような不具合が生ずる
ことがあった。すなわち、この上層レジスト膜６を除去
する場合に、有機溶剤系の剥離剤を用いてウェットプロ
セスで処理を行うのでは、下層レジスト３にも剥離剤が
浸透して同時に除去されてしまうため、その上層の給電
電極層５を残した状態となってしまったり、あるいはメ
ッキ部７の配線部分に給電電極層５のバリ５ａが残って
しまうなどの不具合が発生することになるので、この場
合には酸素アッシング処理等のドライプロセスで処理を
行うようにしている（同図（ｃ）参照）。

【０００６】この場合において、給電電極層５の膜厚が
適切でないと次のような不具合が発生する。すなわち、
給電電極層５が薄く形成される場合には、成膜工程で下
層レジスト３の開口部４の段差部において給電電極層５
のカバレージが悪くなるので、段差部において給電電極
層５の一部段切れや、ピンホールが発生し易くなる不具
合がある。したがって、この状態で上述した酸素アッシ
ング処理等を行うと、その段切れ部分やピンホール部分
を通して段差部８の下層レジスト３が除去されてしま
い、下地が露出してしまうことになる。この結果、給電
電極層５除去のためエッチング処理を行うときに、同図
（ｄ）に示すように、露出している下地部分の保護膜２
がダメージを受けることになる（図中Ａで示す部分）不
具合が発生する。

【０００７】また、給電電極層５の段差部８での段切れ
やピンホールを防止するため、給電電極層５の膜厚を厚
く形成する場合には、図１２に示すように、エッチング
のばらつきなどの要因によって給電電極層５がエッチン
グされずに残ってしまう部分が発生することがあり（同
図（ａ）参照）、この後、下層レジスト膜３を剥離する
と、同図（ｂ）に示すように、メッキ部７の両端部等に
おいて給電電極層５が断片的に残ってバリ５ａが発生す
る問題が生じる。

【０００８】このことは、単に配線パターンのみを形成
している部分では大きな不具合とはならない場合でも、
配線部分が密になっているところやコンタクトを形成し
ている部分でこのような不具合が発生すると、配線パタ
ーン間でショート状態となってしまうなどの不具合とな
ってしまうことになる。

【０００９】図１３および１４は実際に電解効果トラン
ジスタとしてのＨＥＭＴ（high electron mobility tra
nsistor ；高電子移動度トランジスタ）に適用した場合
の構成を示している。ＨＥＭＴの断面構成を示す図１３
において、絶縁性の半導体基板である例えばＩｎＰ基板
１１上に活性層１２を積層してメサ状に形成し、これに
ソース電極１３ａおよびドレイン電極１３ｂを形成する
と共にショットキーゲート電極１４を形成し、この上か
ら全体を覆うように保護膜１５を形成する。

【００１０】次に、ソース電極１３ａ，ドレイン電極１
３ｂおよびゲート電極１４と電気的接触（コンタクト）
をとるための導体をメッキ配線により形成する。まず、
保護膜１５に開口部を形成し、この上に全面にレジスト
を塗布してからコンタクトを形成する部分に対応して第
１のレジストを除去し、続いて全面に給電電極層１６を
成膜する。

【００１１】次に、第２のレジストを塗布してメッキ配
線を形成する部分に対応して給電電極層１６が露出する
ように開口部を形成する（図示せず）。続いて、給電電
極層１６を介して電圧を印加しながら電解メッキ処理を
行い、開口部から露出している給電電極層１６部分にメ
ッキ配線１７を形成する。この後、第２のレジストを除
去し、露出した不要となった給電電極層１６をエッチン
グによって除去し、さらに第１のレジストを除去して所
定のパターンに形成したメッキ配線１７を得るようにな
る。

【００１２】ところで、給電電極層１６のエッチングを
行う際に、前述同様にレジスト膜とレジスト膜の内部分
との境界部分の段差で給電電極層１６に段切れやピンホ
ールがあると、その部分を介してエッチング液が下層側
に浸入することになり、これによって下層の保護膜１５
がエッチオフされる場合がある。

【００１３】図１４はゲート電極１４近傍の部分を拡大
して示すもので、上述のようにしてエッチング液が浸入
することによって、図中Ｃ（太線部分）で示す部分のよ
うに、保護膜１５が一部なくなって活性層１３ｂ部分が
露出してしまうと、この部分からエッチング液がさらに
活性層１３ｂと保護膜１５との界面を介して内部側に浸
入し、活性層１３ｂ自体が損傷されてしまうことにな
る。さらに、保護膜１５がさらに侵されると図中Ｄ（太
線部分）で示す部分のように、活性層１３ａが直接エッ
チング液にさらされて、より大きなダメージを受けるこ
とになる。この結果、半導体素子としての特性が大きく
変動して所望の特性を得ることができなくなる場合が生
ずる。

【００１４】本発明は上記事情に鑑みてなされたもの
で、その目的は、下地の保護膜や基板のダメージの防止
や給電電極層のバリの防止を効果的に行い、半導体装置
の信頼性を確保できるメッキ配線およびその製造方法を
提供することにある。

【００１５】

【課題を解決するための手段】請求項１記載あるいは請
求項８記載の発明によれば、メッキ配線を行う際に電解
メッキ用給電電極層の下側に金属層を設ける構成として
いることから、この給電電極層を用いて選択的に電解メ
ッキを行った後に、上層レジスト除去後の給電電極層を
除去するエッチングの際に、給電電極層のカバレージが
悪い場合でも、上層レジスト除去の際の酸素アッシング
処理等により下層レジスト段差部において下層レジスト
が除去された状態となったときに、金属層が下地をカバ
ーしているため、保護膜や基板が直接ダメージを受ける
ことが無い。

【００１６】これに付随して、下層レジスト段差部にお
ける給電電極層に多少の段切れやピンホールが生じてい
ても下地へのダメージが無いため、給電電極層を薄くで
きることにより、加工精度が上がる。それとともに、メ
ッキ部直下には給電電極層の下に金属層も配置されてい
るためメッキ部に加わる応力が緩和され、密着性の向上
につながる。また、給電電極層のエッチング時間に余裕
が持てるため、あらかじめエッチング時間を長く設定す
ることにより、エッチング不足によるバリの発生も防止
することができる。

【００１７】したがって、マイクロ波モノリシックＩＣ
や電界効果トランジスタ等のメッキ配線に用いる場合で
も、ＩＣやトランジスタそのものについても高信頼性を
確保することができる。

【００１８】請求項２記載の発明あるいは請求項９記載
の発明によれば、絶縁膜上にメッキ配線を形成する際
に、金属層を設けて形成するので、給電電極層を除去す
る際に絶縁膜に損傷を与えることがなくなり、品質の向
上を図ることができるようになる。

【００１９】請求項３記載の発明あるいは請求項１０記
載の発明によれば、導体パターン層上にメッキ配線を形
成して電気的接触を取る構成とする場合に、金属層を設
けて形成するので、給電電極層を除去する際に導体パタ
ーン層に損傷を与えることがなくなり、導体パターンに
より所定の抵抗値を有するパターンを形成している場合
などにおいては抵抗値の変動を起こすことなく高精度で
形成することができるようになり品質の向上を図ること
ができるようになる。

【００２０】請求項４記載の発明あるいは請求項１１記
載の発明によれば、導体パターン層に絶縁膜を形成して
その開口部を介して部分的にメッキ配線を形成する場合
に絶縁膜の上層に金属層を設けて形成するので、給電電
極層を除去する際には絶縁膜や導体パターンに損傷を与
えることがなくなり、品質の向上を図ることができるよ
うになる。

【００２１】請求項５記載の発明あるいは請求項１２記
載の発明によれば、導体パターン層に絶縁膜を形成して
その開口部を介して部分的にメッキ配線を形成する場合
に絶縁膜の下層に金属層を設けて形成するので、給電電
極層を除去する際には導体パターンに損傷を与えること
がなくなり、品質の向上を図ることができるようにな
る。

【００２２】請求項６記載の発明あるいは請求項１３記
載の発明によれば、下部電極層と上部電極層との間で形
成する容量素子の容量値を精度良く設定することができ
るようになり品質の向上を図ることができる。

【００２３】請求項７記載の発明あるいは請求項１４記
載の発明によれば、金属層を異なる金属を積層して構成
するので、それぞれを異なるエッチング処理することに
より除去することができ、下地の膜を保護する効果を向
上させることができるようになる。

【００２４】

【発明の実施の形態】

（第１の実施の形態）以下、本発明の基本構成とその製
造方法を示す第１の実施の形態について図１を参照して
説明する。図１（ａ）〜（ｅ）はマイクロ波モノリシッ
クＩＣの信号線等のメッキ配線の形成工程を示している
もので、同図（ｅ）には本発明を採用して形成したメッ
キ配線の断面構造を模式的に示している。

【００２５】まず、図１（ａ）に示すように、半絶縁性
の半導体基板２１上には図示しないトランジスタ等の素
子が形成されており、その表面に、絶縁膜としてのＳｉ
Ｎ（窒化珪素）等の保護膜２２を積層形成する。この保
護膜２２上において、メッキ配線を形成する部分には、
金属層としてのバリアメタル層２３をたとえば異なる金
属としてＴｉ（チタン）およびＡｕ（金）の２種類の金
属膜をそれぞれ５０ｎｍずつ順次被膜し、通常のメタル
リフトオフ法により不要部分を除去してメッキ配線のパ
ターンを形成する。

【００２６】次に、フォトリソグラフィ処理により、第
１のレジスト膜としての下層レジスト膜２４を全面に塗
布し、バリアメタル層２３上に、そのバリアメタル層２
３のパターンの大きさよりも小さくなるよう開口部２５
を形成し、バリアメタル層２３のパターンの縁部は表面
に露出しないようにする。その際、ポストベーク等によ
り開口部２５の周囲の段差部２６は上方よりも下方が狭
くなるテーパ面となるように形成する。その後、開口部
２５を含む全面に、選択メッキを施す際のメッキ電圧を
印加するための電解メッキ用の給電電極層２７を形成す
る。この給電電極層２７は、たとえばＴｉ３０ｎｍ、Ａ
ｕ３０ｎｍの順に電子ビーム蒸着等の手段で形成する。

【００２７】次に、同図（ｂ）に示すように、フォトリ
ソグラフィ処理により、第２のレジスト膜としての上層
レジスト膜２８を全面に塗布し、下層レジスト膜２４の
開口部２５と同位置に開口部２５よりも小さい開口部２
９を形成する。これにより表面に露出しているのは給電
電極層２７の開口部２９に対応している部分のみとな
る。このように上層レジスト２８の開口部２９によって
選択メッキのパターンが形成されたならば、給電電極層
２７に対して所定の電圧を設定した状態で、たとえばＡ
ｕの選択メッキを行うもので、この選択メッキによって
上層レジスト膜２８の開口部２９のパターンに対応して
Ａｕメッキによるメッキ層３０が形成されるようにな
る。

【００２８】次に、同図（ｃ）に示すように、上層レジ
スト膜２８をたとえば酸素アッシング処理で除去し、メ
ッキ層３０の下部以外の部分に位置する給電電極層２７
を露出させる。さらに同図（ｄ）に示すように、給電電
極層２７をウェットエッチングで除去する。Ａｕ膜の除
去にはたとえばヨウ素、ヨウ化アンモニウムからなるエ
ッチング液を用い、Ｔｉ膜の除去にはたとえば希フッ酸
を用い、それぞれのエッチング時間をジャストエッチン
グよりも余裕を持って設定することにより、段差部２６
の給電電極層２７のエッチング残りが無いようにする。
最後に、同図（ｅ）に示すように、下層レジスト膜２４
を有機系の剥離剤にて除去し、メッキ配線を形成する。

【００２９】このようにして形成されたメッキ配線工程
では、給電電極層２７除去の際のエッチング時間を余裕
を持って設定できるため、給電電極層２７のエッチング
残りが無く、メッキ配線に給電電極層２７のバリが残る
のを防止できる。また、給電電極層２７のカバレージが
悪く、下層レジスト膜２４の段差部２６において給電電
極層２７に一部段切れやピンホール等が生じていること
に起因して、酸素アッシング処理により段差部２６にお
いて下層レジスト膜２４が除去されてしまうような場合
でも、下層レジスト膜２４端部の下地である保護膜２２
はバリアメタル層２３に覆われて露出されないので、エ
ッチング液によるダメージを受けるのを防止することが
できる。

【００３０】また、加工性を上げるため、給電電極層２
７の膜厚を薄くしても、メッキ層３０直下のバリアメタ
ル層２３の厚さは確保されているため、メッキ配線に加
わる応力が緩和され、密着性が低下することはない。従
って、メッキ配線およびＩＣ等の信頼性を確保すること
ができる。

【００３１】（第２の実施の形態）図２および図３は、
本発明の第２の実施の形態を示すもので、マイクロ波モ
ノリシックＩＣ用いられるＭＩＭ（metal insulator me
tal ）キャパシタに適用した場合の実施例を示してい
る。図２はＭＩＭキャパシタの平面図であり、図３はそ
のＡ−Ａ線の部分の断面図である。本実施例では下部電
極３２と保護膜３３と上部電極３４とを積層してＭＩＭ
キャパシタとしている。以下、マイクロ波モノリシック
ＩＣにおけるＭＩＭキャパシタの製造方法を説明する。

【００３２】メサエッチング等の素子間分離を行った後
の半絶縁性半導体基板３１上に、たとえばＴｉ／Ｐｔ／
Ａｕの膜をそれぞれ膜厚が６０ｎｍ、２０ｎｍ、１５０
ｎｍとなるようにメタルリフトオフにより形成して下部
電極３２とする。次にゲート電極等（図示せず）を形成
した後、窒化珪素（ＳｉＮ）等のＭＩＭキャパシタの誘
電体を兼ねる絶縁膜としての保護膜３３を成膜する。

【００３３】次に、図示はしないが、オーミック電極や
ゲート電極等のパッド部分にコンタクトホールを形成す
る工程を経てから、保護膜３３上のＭＩＭキャパシタの
上部電極部と上層配線部にＴｉ／Ａｕ膜をそれぞれ５０
ｎｍずつ形成して金属層としてのバリアメタル層３５と
する。その後、バリアメタル層３５上にバリアメタル層
３５よりも内側に開口部を持つ下層レジスト膜（図示せ
ず）を形成する。その際、ポストベーク等により開口部
の周囲の段差部が上方よりも下方が狭いテーパ面となる
ようにする。その後開口部を含む全面に、選択メッキを
施す際のメッキ電圧を印加する給電電極層３６をたとえ
ばＴｉ膜の膜厚を３０ｎｍ、Ａｕ膜の膜厚を３０ｎｍと
なるように順次電子ビーム蒸着等の手段で形成する。

【００３４】次に上層レジスト膜を全面に塗布し、下層
レジスト膜の開口部と同位置に下層レジスト膜の開口部
よりも小さい開口部をフォトリソグラフィーにより形成
する（図示せず）。これにより給電電極層３６で露出し
ているのは上層レジスト膜の開口部に対応している部分
のみとなる。このようにして上層レジスト膜の開口部に
よって選択メッキのパターンが形成された状態で、給電
電極層３６に対して所定の電圧を印加してＡｕメッキを
行いメッキ層３７を形成し、これらにより上部電極３４
を構成する。

【００３５】次に、上層レジスト膜を、例えば酸素アッ
シング処理を行って除去し、上部電極３４以外の給電電
極層３６を露出させる。さらに露出した給電電極層３６
をウェットエッチング処理で除去する。このとき、Ａｕ
膜のエッチング処理には例えばヨウ素、ヨウ化アンモニ
ウムからなるエッチング液を用い、Ｔｉ膜のエッチング
処理には例えば希フッ酸を用いる。最後に、下層レジス
ト膜を有機系の剥離剤にて除去し、ＭＩＭキャパシタを
形成する。

【００３６】この場合、従来構成のバリアメタル層３５
の無いＭＩＭキャパシタでは、給電電極層３６除去の際
に、給電電極層３６に対するエッチング液が下層レジス
ト膜の下に回り込むと、ＭＩＭキャパシタの誘電体であ
る保護膜がエッチングされてしまうことがあり、これに
よって、ＭＩＭキャパシタの容量値が設計値よりも小さ
くなったり、あるいはエッチング液が下部電極まで達し
た場合には、上部電極と下部電極の間でリークが生じて
しまう不具合が発生してしまうというおそれがあった。

【００３７】このような不具合に対して、本発明を適用
したＭＩＭキャパシタでは、給電電極層３６除去の際に
エッチング液が下層レジスト膜の下に回り込んでも、下
層レジスト膜と保護膜３３の間にはバリアメタル層３５
が配置された構成とされているので、ＭＩＭキャパシタ
の誘電体である保護膜３３がエッチングされることな
く、容量の変化や上部電極３４と下部電極３２との間の
リークが無い特性の安定したＭＩＭキャパシタを得るこ
とができる。

【００３８】（第３の実施の形態）本実施例では、マイ
クロ波モノリシックＩＣに用いられるＴｉ薄膜抵抗と信
号線等の接続部に本発明を適用している。図４はＴｉ薄
膜抵抗の平面図であり、図５はそのＢ−Ｂ線の部分の断
面図である。以下、Ｔｉ薄膜抵抗と信号線等の接続部に
ついて説明する。

【００３９】メサエッチング処理等により素子間分離を
行った後の半絶縁性半導体基板４１上にメタルリフトオ
フ法により、膜厚が１００ｎｍのＴｉ薄膜抵抗４２を形
成する。この後、図示しないゲート電極等を形成した
後、絶縁膜として窒化珪素（ＳｉＮ）等の保護膜４３を
成膜し、信号線等と接続するためのコンタクトホール４
４を形成する。次に、コンタクトホール４４を覆うと共
に信号線等を形成する部分に対応して、Ｔｉ膜の膜厚が
５０ｎｍでＡｕ膜の膜厚が５０ｎｍとなるように順次積
層して金属層としてのバリアメタル層４５を形成する。

【００４０】その後、バリアメタル層４５上にバリアメ
タル層４５よりも内側に開口部を持つ下層レジスト膜を
形成する。その際、ポストベーク等により開口部の周囲
の段差部が上方よりも下方が狭いテーパ面となるように
する。その後開口部を含む全面に、選択メッキを施す際
のメッキ電圧を印加する給電電極層４６をＴｉ膜の膜厚
が３０ｎｍ、Ａｕ膜の膜厚が３０ｎｍとなるように順次
電子ビーム蒸着等の手段で形成する。

【００４１】次に、上層レジスト膜を全面に塗布し（図
示せず）、下層レジスト膜の開口部と同位置に下層レジ
スト膜の開口部の大きさよりも小さい開口部をフォトリ
ソグラフィーにより形成する。これにより給電電極層４
６で露出しているのは上層レジスト膜の開口部に対応し
ている部分のみとなる。このように上層レジスト膜の開
口部によって選択メッキのパターンを形成した状態で、
給電電極層４６に対して所定の電圧を印加してＡｕメッ
キを行いメッキ層４７を形成する。

【００４２】この後、上層レジスト膜をたとえば酸素ア
ッシング処理で除去し、メッキ層４７の下部以外の給電
電極層４６を露出させる。さらに露出した給電電極層４
６をウェットエッチング処理により除去する。この場
合、Ａｕ膜の除去には例えばヨウ素、ヨウ化アンモニウ
ムからなるエッチング液を用い、Ｔｉ膜の除去には例え
ば希フッ酸を用いる。最後に、下層レジスト膜を有機系
の剥離剤にて除去し、信号線およびＴｉ薄膜抵抗４２と
信号線の接続部を形成する。

【００４３】この場合、従来のバリアメタル層４５の無
いメッキ配線を用いる方法では、給電電極層４６除去の
エッチング処理の際に、下層のＴｉ膜のエッチング液で
ある希フッ酸が下層レジスト膜の下に回り込み、保護膜
４３がエッチングされたり、あるいはそのエッチング液
が保護膜４３の下にあるＴｉ薄膜抵抗４２にまで達して
しまう場合が生じ、これによって、希フッ酸により給電
電極層４６のみならず、Ｔｉ薄膜抵抗４２もエッチング
してしまうことになり、この結果、Ｔｉ薄膜抵抗４２を
精度良く形成することができなくなり、抵抗値のばらつ
きや断線の発生に至るという不具合があった。

【００４４】この点について、本発明を適用すると給電
電極層４６の除去の際に希フッ酸が下層レジスト膜の下
に回り込んでも、下層レジスト膜と保護膜４３の間に
は、バリアメタル層４５が配置されており、バリアメタ
ル層４５の上層のＡｕ膜によりくい止められるので、こ
れによって希フッ酸がＴｉ薄膜抵抗４２まで達すること
が無く、特性の安定したＴｉ薄膜抵抗４２を得ることが
できる。

【００４５】なお、Ｔｉ薄膜抵抗４２の他にＴｉ膜やＡ
ｌ膜を採用しているゲート電極のパッドと信号線の接続
部においても、本発明を適用することにより、ゲート電
極の引き出し部やパッド部でダメージを受けることを無
くすことができる。

【００４６】（第４の実施の形態）第４の実施の形態で
は、マイクロ波モノリシックＩＣの信号線等が交差して
おり、なおかつ上方を通る配線と下方を通る配線の間に
エアギャップを設けてあるエアブリッジ配線部の下層配
線部に本発明を適用し、下層配線の低抵抗化と抵抗値の
安定化を図っている。

【００４７】図６はエアブリッジ部の平面図であり、そ
のＣ−Ｃ線に沿った断面を図７に示している。本実施例
では、エアブリッジ部下方を通る下層配線は、オーミッ
ク電極等と同時に形成される第１の配線５２とバリアメ
タル層５３から構成されている。以下エアブリッジ配線
部の製造方法を説明する。

【００４８】まず、メサエッチング等により素子間分離
を行った後の半絶縁性の半導体基板５１上に、図示しな
いトランジスタ等の能動素子のオーミック電極を形成す
ると同時に、たとえばＴｉ／Ｐｔ／Ａｕ膜をそれぞれ膜
厚が６０ｎｍ、２０ｎｍ、１５０ｎｍとなるようにる第
１の配線５２をメタルリフトオフ法により形成する。次
に、第１の配線５２上に金属層として例えばＴｉ／Ａｕ
膜を膜厚がそれぞれ５０ｎｍとなるようにしたバリアメ
タル層５３をメタルリフトオフ法により形成する。さら
に、図示しないゲート電極等が形成した後に、絶縁膜と
してプラズマＣＶＤ等により窒化珪素（ＳｉＮ）からな
る保護膜５４を形成し、バリアメタル層５３の両端部に
ドライエッチング処理等でコンタクトホール５５を形成
する。

【００４９】このとき、コンタクトホール５５はバリア
メタル層５３からはみださないようにする。次にバリア
メタル層５３上に形成されたコンタクトホール５５とそ
の縁部上および保護膜５４上の配線形成部に開口部を持
った下層レジスト膜をフォトリソグラフィー処理により
形成し、下層レジスト膜およびその開口部全面に電解メ
ッキ用給電電極層５６を電子ビーム蒸着等により形成す
る。

【００５０】次に下層レジスト膜の開口部に対応し、下
層レジスト膜の開口部の大きさよりも小さく、かつコン
タクトホール５５よりも大きい開口を持つ上層レジスト
膜をフォトリソグラフィー処理により形成し、配線形成
パターンとする。このようにして、配線形成パターンが
形成されたならば、給電電極層５６に対して所定の電圧
を印可してＡｕメッキを行いメッキ層５７を形成する。

【００５１】次に上層レジスト膜をたとえば酸素アッシ
ング処理で除去し、メッキ層５７の下部以外の給電電極
層５６を露出させる。さらに露出した給電電極層５６を
ウェットエッチング処理で除去する。この場合、Ａｕ膜
の除去には例えばヨウ素、ヨウ化アンモニウムからなる
エッチング液を用い、Ｔｉ膜の除去には例えば希フッ酸
を用いる。最後に、下層レジスト膜を有機系の剥離剤に
て除去し、エアブリッジ部を形成する。

【００５２】このようにして形成されたエアブリッジ配
線の下層配線部では、給電電極層５６のＴｉ膜のエッチ
ング処理の際に、希フッ酸が下層レジスト膜の下側に回
り込んで保護膜５４をエッチングして下層配線に達した
場合でも、第１の配線５２の材料によらずその上に積層
されるバリアメタル層５３の表面の上層部がＡｕ膜で形
成されているため、ほとんどエッチングされることがな
く、安定した抵抗値の下層配線を得ることができる。ま
た、第１の配線５２上にバリアメタル層５３が形成され
ていることにより、下層配線の厚膜化が容易であるた
め、下層配線の低抵抗化を図ることができるようにな
る。

【００５３】（第５の実施の形態）第５の実施の形態で
は、マイクロ波帯に使用される能動素子としてＧａＡｓ
ＦＥＴやＨＥＭＴ（high electron mobility transisto
r ；高電子移動度トランジスタ）などの素子があるが、
これらの素子のソース，ドレイン電極あるいはゲート電
極に接続する導体パターンとしてメッキ配線を行う場合
について本発明を適用したもので、これによって安定し
たメッキ配線が行えるようにしたものである。図８はＨ
ＥＭＴの平面図であり、そのＤ−Ｄ線に沿った断面を図
９に示し、さらにその部分を拡大して図１０に示してい
る。

【００５４】絶縁性の半導体基板である例えばＩｎＰ基
板６１上にバッファ層，チャンネル層，電子供給層，ゲ
ートコンタクト層，キャップ層などからなる６層構造の
活性層６２を積層し、エッチング処理を行っててメサ状
に形成し、これにオーミック電極としてのソース電極６
３およびドレイン電極６４を形成すると共にリセス部に
ショットキーゲート電極６５を形成し、この上から全体
を覆うように絶縁膜としての保護膜６６を形成する。

【００５５】次に、ソース電極６３，ドレイン電極６４
およびゲート電極６５と電気的接触をとるための導体を
メッキ配線により形成する。まず、保護膜６６にコンタ
クトホール６７を形成し、この後、金属層としてメタル
リフトオフ法によって例えばＴｉ／Ａｕ膜の膜厚をそれ
ぞれ５０ｎｍとしたバリアメタル層６８をメッキ配線の
形状に対応したパターンに形成する。次に、この上面に
全面に第１のレジスト膜（図示せず）を塗布し、フォト
リソグラフィ処理によりバリアメタル層６８の表面が露
出するようにパターニングする。このとき、少なくとも
バリアメタル層６８の端部は第１のレジスト膜により覆
われた状態となるようにパターニングされる。この後、
電解メッキ用の給電電極層６９を電子ビーム蒸着等によ
り形成する。

【００５６】次に、第２のレジスト膜を塗布してメッキ
配線を形成する部分に対応して給電電極層６９が露出す
るように開口部を形成する（図示せず）。続いて、給電
電極層６９を介して電圧を印加しながら電解メッキ処理
を行い、開口部から露出している給電電極層６９部分に
メッキ層７０を形成する。この後、第２のレジスト膜を
除去し、露出した不要となった給電電極層６９をエッチ
ングによって除去し、さらに第１のレジスト膜を除去し
て所定のパターンに形成したメッキ層７０を得るように
なる。

【００５７】このようにバリアメタル層６８を設けた状
態で電解メッキ処理を行うので、給電電極層６９の下層
に設けられたバリアメタル層６８によって保護膜６６の
端部が覆われている状態となるので、メッキ処理の後に
不要となった給電電極層６９をエッチング処理により除
去する際にバリアメタル層６８によって下層部分を保護
することができるようになり、図１０にも示しているよ
うに、ゲート電極６５近傍を保護する保護膜６６に損傷
を与えることなく製作することができるようになる。

【００５８】本発明は、上記実施例にのみ限定されるも
のではなく、次のように変形また拡張できる。他の半導
体素子のメッキ配線に適用することもできる。また、半
導体素子以外にもメッキ配線を用いるもの全般に適用で
きる。金属層として、Ｔｉ／Ａｕ層を用いたバリアメタ
ル層以外にも適用することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態をメッキ配線の各製
造工程に対応して示した模式的断面図

【図２】本発明の第２の実施の形態を示すＭＩＭキャパ
シタの平面図

【図３】模式的断面図（図２中Ａ−Ａ線に沿った断面を
示す）

【図４】本発明の第３の実施の形態を示すＴｉ抵抗と信
号線との接続部の平面図

【図５】模式的断面図（図４中Ｂ−Ｂ線に沿った断面を
示す）

【図６】本発明の第４の実施の形態を示すエアブリッジ
配線部の平面図

【図７】模式的断面図（図６中Ｃ−Ｃ線に沿った断面を
示す）

【図８】本発明の第５の実施の形態を示すＨＥＭＴの平
面図

【図９】模式的断面図（図８中Ｄ−Ｄ線に沿った断面を
示す）

【図１０】図９のゲート電極部分を拡大して示す図

【図１１】従来例を示す図１相当図

【図１２】不具合を説明するための図１相当図

【図１３】図９相当図

【図１４】図１０相当図

【符号の説明】

２１は半絶縁性基板、２２は保護膜（絶縁膜）、２３は
バリアメタル層（金属層）、２４は下層レジスト膜（第
１のレジスト膜）、２５は下層レジスト膜の開口部、２
６は下層レジスト膜の段差部、２７は給電電極層、２８
は上層レジスト膜（第２のレジスト膜）、２９は上層レ
ジスト膜の開口部、３０はメッキ層、３１は半絶縁性基
板、３２は下部電極、３３は保護膜（絶縁膜）、３４は
上部電極、３５はバリアメタル層（金属層）、３６は給
電電極層、３７はメッキ層、４１は半絶縁性半導体基
板、４２はＴｉ薄膜抵抗、４３は保護膜（絶縁膜）、４
４はコンタクトホール、４５はバリアメタル層（金属
層）、４６は給電電極層、４７はメッキ層、５１は半絶
縁性半導体基板、５２は第１の配線、５３はバリアメタ
ル層（金属層）、５４は保護膜（絶縁膜）、５５はコン
タクトホール、５６は給電電極層、５７はメッキ層、５
８はメッキ配線、６１は絶縁性の半導体基板、６２は活
性層、６３はソース電極、６４はドレイン電極、６５は
ゲート電極、６６は保護膜（絶縁膜）、６７はコンタク
トホール、６８はバリアメタル層（金属層）、６９は給
電電極層、７０はメッキ層である。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 29/812

Claims (14)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に形成されるメッキ層によ
   り構成されるメッキ配線であって、 前記メッキ層の下層に設けられた電解メッキ用給電電極
   層と、 この電解メッキ用給電電極層と前記半導体基板との間に
   介在されその電解メッキ用給電電極層の幅寸法よりも幅
   広に形成された金属層とを備えたことを特徴とするメッ
   キ配線。
2. 【請求項２】 前記半導体基板上には絶縁膜が形成され
   ており、 前記金属層は、前記絶縁膜上に形成されていることを特
   徴とする請求項１記載のメッキ配線。
3. 【請求項３】 前記半導体基板上には導体パターン層が
   形成されており、 前記金属層は、前記導体パターン層上に形成されている
   ことを特徴とする請求項１記載のメッキ配線。
4. 【請求項４】 前記半導体基板上には導体パターン層が
   形成されると共に、その導体パターン層の少なくとも端
   部を除いた部分を露出させるように開口部が設けられた
   絶縁膜が形成されており、 前記金属層は、前記導体パターン層に対して前記絶縁膜
   の開口部を覆うように形成された状態で電気的接触状態
   となるように形成されていることを特徴とする請求項１
   記載のメッキ配線。
5. 【請求項５】 前記金属層上にこれの少なくとも端部を
   除いた部分を露出させるように開口部が設けられた絶縁
   膜を備え、 前記電解メッキ用給電電極層は前記金属層に対して前記
   絶縁膜の開口部を覆うように形成された状態で電気的接
   触状態となるように形成されていることを特徴とする請
   求項３記載のメッキ配線。
6. 【請求項６】 前記半導体基板上には前記絶縁膜との間
   に下部電極層が形成されており、 前記メッキ層は、下部電極層との間で容量素子を構成す
   る上部電極として形成されていることを特徴とする請求
   項２記載のメッキ配線。
7. 【請求項７】 前記金属層は、異なる金属を積層した多
   層金属膜構造を有することを特徴とする請求項１ないし
   ６のいずれかに記載のメッキ配線。
8. 【請求項８】 半導体基板上の配線形成部に対応して金
   属層を形成する金属層形成工程と、 この金属層の端部を除いた部分を露出するように開口部
   を設けた第１のレジスト膜を形成する第１レジスト形成
   工程と、 前記金属層および第１のレジスト膜とを覆うように電解
   メッキ用給電電極層を形成する給電電極層形成工程と、 この電解メッキ用給電電極層を上面から覆うように第２
   のレジスト膜を塗布すると共に、前記第１のレジスト膜
   の開口部に対応してその端部を除いた内側の領域に位置
   する前記電解メッキ用給電電極層を露出させるようにメ
   ッキ用開口部を形成する第２レジスト形成工程と、 前記電解メッキ用給電電極層を介して電解メッキ電圧を
   印加しながら前記メッキ用開口部に選択的にメッキ導体
   を電解メッキする電解メッキ工程と、 前記第１および第２のレジスト膜を除去するレジスト除
   去工程とを有することを特徴とするメッキ配線の製造方
   法。
9. 【請求項９】 前記金属層形成工程に先だって行われ前
   記半導体基板上に絶縁膜を形成する絶縁膜形成工程を備
   え、 前記金属層形成工程では、前記金属層を前記絶縁膜上の
   配線形成部に形成することを特徴とする請求項８記載の
   メッキ配線の製造方法。
10. 【請求項１０】 前記金属形成工程に先だって行われ前
    記半導体基板上に導体パターン層を形成する導体パター
    ン形成工程を備え、 前記金属層形成工程では、前記金属層を前記導体パター
    ン上の配線形成部に形成することを特徴とする請求項８
    記載のメッキ配線の製造方法。
11. 【請求項１１】 前記金属層形成工程に先だって行わ
    れ、前記導体パターン形成工程に続いて前記導体パター
    ン層上に少なくもその端部を除いた部分を露出させるよ
    うに開口部を設けた絶縁膜を形成する絶縁膜形成工程を
    備え、 前記金属層形成工程では、前記金属層を前記導体パター
    ン層に対して前記絶縁膜の開口部を覆うようにして電気
    的接触状態となるように形成することを特徴とする請求
    項１０記載のメッキ配線の製造方法。
12. 【請求項１２】 前記第１レジスト形成工程に先だって
    行われ、前記金属層上にこれの少なくとも端部を除いた
    部分を露出させるように開口部が設けられた絶縁膜を形
    成する絶縁膜形成工程を備え、 前記給電電極層形成工程では、前記電解メッキ用給電電
    極層を前記金属層に対して前記絶縁膜の開口部を覆うよ
    うに形成された状態で電気的接触状態となるように形成
    することを特徴とする請求項１０記載のメッキ配線の製
    造方法。
13. 【請求項１３】 前記絶縁膜形成工程に先だって、前記
    半導体基板上に下部電極層を形成する下部電極層形成工
    程を設け、 前記金属層形成工程において形成される前記金属層を上
    部電極層として前記絶縁膜を誘電体として構成される容
    量素子を形成することを特徴とするメッキ配線の製造方
    法。
14. 【請求項１４】 前記金属層形成工程は、異なる金属膜
    を順次積層した多層金属膜構造の金属層を形成すること
    を特徴とする請求項８ないし１３のいずれかに記載のメ
    ッキ配線の製造方法。