JPH10161689A - サラウンド回路 - Google Patents
サラウンド回路Info
- Publication number
- JPH10161689A JPH10161689A JP8320358A JP32035896A JPH10161689A JP H10161689 A JPH10161689 A JP H10161689A JP 8320358 A JP8320358 A JP 8320358A JP 32035896 A JP32035896 A JP 32035896A JP H10161689 A JPH10161689 A JP H10161689A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- conversion circuit
- sampling
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 89
- 238000006243 chemical reaction Methods 0.000 claims description 90
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 2
- 230000001174 ascending effect Effects 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000003111 delayed effect Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 9
- 230000005236 sound signal Effects 0.000 description 8
- 230000001934 delay Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Stereophonic System (AREA)
- Reverberation, Karaoke And Other Acoustics (AREA)
Abstract
(57)【要約】
【課題】Ａ／Ｄ変換回路、遅延回路及びＤ／Ａ変換回路
を用いたサラウンド回路において、Ｄ／Ａ変換回路の数
を低減する。 【解決手段】入力端子ＩＮの入力信号はＡ／Ｄ変換回路
１１においてデジタル信号変換され、メモリー１２で遅
延される。メモリー１２の出力信号はＤ／Ａ変換回路１
３においてデジタル信号に変換される。Ａ／Ｄ変換回路
１１のサンプリング周波数を固定とし、Ｄ／Ａ変換回路
１３のサンプリング周波数を時間的に変化させている。
その為、同一のデジタル信号に対応するＡ／Ｄ変換回路
１１とＤ／Ａ変換回路１３とのサンプリング周波数とが
異なり、Ｄ／Ａ変換回路１３の出力信号の周波数は、Ａ
／Ｄ変換回路１１の入力信号の周波数と異なり、入力信
号の周波数を様々な周波数に分散させることができる。
を用いたサラウンド回路において、Ｄ／Ａ変換回路の数
を低減する。 【解決手段】入力端子ＩＮの入力信号はＡ／Ｄ変換回路
１１においてデジタル信号変換され、メモリー１２で遅
延される。メモリー１２の出力信号はＤ／Ａ変換回路１
３においてデジタル信号に変換される。Ａ／Ｄ変換回路
１１のサンプリング周波数を固定とし、Ｄ／Ａ変換回路
１３のサンプリング周波数を時間的に変化させている。
その為、同一のデジタル信号に対応するＡ／Ｄ変換回路
１１とＤ／Ａ変換回路１３とのサンプリング周波数とが
異なり、Ｄ／Ａ変換回路１３の出力信号の周波数は、Ａ
／Ｄ変換回路１１の入力信号の周波数と異なり、入力信
号の周波数を様々な周波数に分散させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、Ａ／Ｄ変換回路、
遅延回路及びＤ／Ａ変換回路を用いたサラウンド回路に
関する。
遅延回路及びＤ／Ａ変換回路を用いたサラウンド回路に
関する。
【０００２】
【従来の技術】従来より、サラウンドとして、コンサー
トホール、スタジアム、教会等の音場を再現するモード
を備え、聴取者はオーディオ機器を操作して所望のサラ
ウンドモードを得るようにしたオーディオ再生機器があ
った。このようなサラウンドの基本的な生成は、オーデ
ィオ信号を所定時間遅延させることにより疑似反射音を
生成し、オーディオ再生音と疑似反射音とを重畳するこ
とによって行われる。図６はサラウンドを生成するため
の従来のサラウンド回路を示す図である。
トホール、スタジアム、教会等の音場を再現するモード
を備え、聴取者はオーディオ機器を操作して所望のサラ
ウンドモードを得るようにしたオーディオ再生機器があ
った。このようなサラウンドの基本的な生成は、オーデ
ィオ信号を所定時間遅延させることにより疑似反射音を
生成し、オーディオ再生音と疑似反射音とを重畳するこ
とによって行われる。図６はサラウンドを生成するため
の従来のサラウンド回路を示す図である。
【０００３】図６において、オーディオ信号は入力端子
ＩＮを介してＡ／Ｄ変換回路１に印加され、固定周波数
のサンプリング信号によってデジタル信号に変換され
る。デジタル信号は、遅延回路２で遅延される。遅延回
路２は異なる遅延時間でデジタル信号を遅延する。その
為、遅延回路２から、第１遅延時間で遅延された出力信
号ａ１、第１遅延時間より長い第２遅延時間で遅延され
た出力信号ａ２、第２遅延時間より長い第３遅延時間で
遅延された出力信号ａ３及び第３遅延時間より長い第４
遅延時間で遅延された出力信号ａ４が発生する。
ＩＮを介してＡ／Ｄ変換回路１に印加され、固定周波数
のサンプリング信号によってデジタル信号に変換され
る。デジタル信号は、遅延回路２で遅延される。遅延回
路２は異なる遅延時間でデジタル信号を遅延する。その
為、遅延回路２から、第１遅延時間で遅延された出力信
号ａ１、第１遅延時間より長い第２遅延時間で遅延され
た出力信号ａ２、第２遅延時間より長い第３遅延時間で
遅延された出力信号ａ３及び第３遅延時間より長い第４
遅延時間で遅延された出力信号ａ４が発生する。
【０００４】遅延回路２の出力信号ａ１乃至ａ４は、第
１乃至第４Ｄ／Ａ変換回路４乃至７で固定のサンプリン
グ周波数でアナログ信号にそれぞれ変換される。第１乃
至第４Ｄ／Ａ変換回路４乃至７の出力信号は加算回路８
で加算される。加算回路８の出力信号は、入力端子ＩＮ
からのオーディオ信号と加算回路１０で加算される。そ
の為、加算回路１０の出力信号は、オーディオ信号に、
様々な疑似反射音を再現する信号が重畳された信号にな
る。
１乃至第４Ｄ／Ａ変換回路４乃至７で固定のサンプリン
グ周波数でアナログ信号にそれぞれ変換される。第１乃
至第４Ｄ／Ａ変換回路４乃至７の出力信号は加算回路８
で加算される。加算回路８の出力信号は、入力端子ＩＮ
からのオーディオ信号と加算回路１０で加算される。そ
の為、加算回路１０の出力信号は、オーディオ信号に、
様々な疑似反射音を再現する信号が重畳された信号にな
る。
【０００５】
【発明が解決しようとする課題】しかしながら、図６の
回路では、様々な疑似反射音を生成させるため、遅延回
路２から遅延時間の異なる多数の出力信号を発生させて
いるので、遅延回路２の出力信号に対応して多数のＤ／
Ａ変換回路を用いなければならないという問題があっ
た。その為、回路構成が複雑となるとともに、回路規模
が大きくなるという問題があった。
回路では、様々な疑似反射音を生成させるため、遅延回
路２から遅延時間の異なる多数の出力信号を発生させて
いるので、遅延回路２の出力信号に対応して多数のＤ／
Ａ変換回路を用いなければならないという問題があっ
た。その為、回路構成が複雑となるとともに、回路規模
が大きくなるという問題があった。
【０００６】
【課題を解決するための手段】本発明は、アナログ信号
をデジタル信号に変換するＡ／Ｄ変換回路と、前記Ａ／
Ｄ変換回路の出力デジタル信号を遅延する遅延回路と、
前記遅延回路の出力デジタル信号をアナログ信号に変換
するＤ／Ａ変換回路とを備えるサラウンド回路におい
て、固定周波数の第１サンプリング周波数を発生し、前
記第１サンプリング信号を前記Ａ／Ｄ変換回路及び前記
Ｄ／Ａ変換回路のうち一方に印加する第１サンプリング
信号発生回路と、周波数が時間的に変化する第２サンプ
リング信号を発生し、前記第２サンプリング信号を前記
Ａ／Ｄ変換回路及び前記Ｄ／Ａ変換回路のうち他方に印
加する第２サンプリング信号発生回路とを備えることを
特徴とする。
をデジタル信号に変換するＡ／Ｄ変換回路と、前記Ａ／
Ｄ変換回路の出力デジタル信号を遅延する遅延回路と、
前記遅延回路の出力デジタル信号をアナログ信号に変換
するＤ／Ａ変換回路とを備えるサラウンド回路におい
て、固定周波数の第１サンプリング周波数を発生し、前
記第１サンプリング信号を前記Ａ／Ｄ変換回路及び前記
Ｄ／Ａ変換回路のうち一方に印加する第１サンプリング
信号発生回路と、周波数が時間的に変化する第２サンプ
リング信号を発生し、前記第２サンプリング信号を前記
Ａ／Ｄ変換回路及び前記Ｄ／Ａ変換回路のうち他方に印
加する第２サンプリング信号発生回路とを備えることを
特徴とする。
【０００７】また、前記第１サンプリング信号は前記Ａ
／Ｄ変換回路に印加され、前記第２サンプリング信号が
前記Ｄ／Ａ変換回路に印加されるとともに、前記遅延回
路は、前記第１サンプリング信号に応じて、書き込み用
のアドレス信号を発生する書き込みアドレス信号発生回
路と、前記第２サンプリング信号に応じて、読み出し用
のアドレス信号を発生する読み出しアドレス信号発生回
路と、前記Ａ／Ｄ変換回路の出力デジタル信号が、前記
書き込みアドレス信号に応じて書き込まれるとともに、
前記Ｄ／Ａ変換回路の入力信号となるデータが前記読み
出しアドレス信号に応じて読み出されるメモリーと、か
ら成ることを特徴とする。
／Ｄ変換回路に印加され、前記第２サンプリング信号が
前記Ｄ／Ａ変換回路に印加されるとともに、前記遅延回
路は、前記第１サンプリング信号に応じて、書き込み用
のアドレス信号を発生する書き込みアドレス信号発生回
路と、前記第２サンプリング信号に応じて、読み出し用
のアドレス信号を発生する読み出しアドレス信号発生回
路と、前記Ａ／Ｄ変換回路の出力デジタル信号が、前記
書き込みアドレス信号に応じて書き込まれるとともに、
前記Ｄ／Ａ変換回路の入力信号となるデータが前記読み
出しアドレス信号に応じて読み出されるメモリーと、か
ら成ることを特徴とする。
【０００８】さらに、前記第１サンプリング信号は前記
Ｄ／Ａ変換回路に印加され、前記第２サンプリング信号
が前記Ａ／Ｄ変換回路に印加されるとともに、前記遅延
回路は、前記第１サンプリング信号に応じて、読み出し
用のアドレス信号を発生する書き込みアドレス信号発生
回路と、前記第２サンプリング信号に応じて、書き込み
用のアドレス信号を発生する読み出しアドレス信号発生
回路と、前記Ａ／Ｄ変換回路の出力デジタル信号が、前
記書き込みアドレス信号に応じて書き込まれるととも
に、前記Ｄ／Ａ変換回路の入力信号となるデータが前記
読み出しアドレス信号に応じて読み出されるメモリー
と、から成ることを特徴とする。
Ｄ／Ａ変換回路に印加され、前記第２サンプリング信号
が前記Ａ／Ｄ変換回路に印加されるとともに、前記遅延
回路は、前記第１サンプリング信号に応じて、読み出し
用のアドレス信号を発生する書き込みアドレス信号発生
回路と、前記第２サンプリング信号に応じて、書き込み
用のアドレス信号を発生する読み出しアドレス信号発生
回路と、前記Ａ／Ｄ変換回路の出力デジタル信号が、前
記書き込みアドレス信号に応じて書き込まれるととも
に、前記Ｄ／Ａ変換回路の入力信号となるデータが前記
読み出しアドレス信号に応じて読み出されるメモリー
と、から成ることを特徴とする。
【０００９】またさらに、前記第２サンプリング信号発
生回路は、前記第２サンプリング信号の周波数を、所定
の周波数の範囲内において上昇方向と低下方向とに交互
に繰り返して変化させることを特徴とする。本発明によ
れば、Ａ／Ｄ変換回路において、入力信号は固定周波数
の第１サンプリング信号でデジタル信号に変換され、Ａ
／Ｄ変換回路の出力信号が遅延回路で遅延された後、Ｄ
／Ａ変換回路は、周波数が時間的に変化する第２サンプ
リング信号で遅延回路の出力信号をアナログ信号に変換
する。また、第２サンプリング信号でＡ／Ｄ変換する場
合には、固定周波数でＤ／Ａ変換する。同一デジタル信
号において、デジタル変換時とアナログ変換時とでサン
プリング信号の周波数が異なるので、サラウンド回路の
出力周波数はサラウンド回路の入力周波数と異なる。
生回路は、前記第２サンプリング信号の周波数を、所定
の周波数の範囲内において上昇方向と低下方向とに交互
に繰り返して変化させることを特徴とする。本発明によ
れば、Ａ／Ｄ変換回路において、入力信号は固定周波数
の第１サンプリング信号でデジタル信号に変換され、Ａ
／Ｄ変換回路の出力信号が遅延回路で遅延された後、Ｄ
／Ａ変換回路は、周波数が時間的に変化する第２サンプ
リング信号で遅延回路の出力信号をアナログ信号に変換
する。また、第２サンプリング信号でＡ／Ｄ変換する場
合には、固定周波数でＤ／Ａ変換する。同一デジタル信
号において、デジタル変換時とアナログ変換時とでサン
プリング信号の周波数が異なるので、サラウンド回路の
出力周波数はサラウンド回路の入力周波数と異なる。
【００１０】
【発明の実施の形態】図１は、本発明の実施の形態を示
す図であり、１１は固定周波数の第１サンプリング信号
で入力オーディオ信号をデジタル信号に変換するＡ／Ｄ
変換回路、１２はＡ／Ｄ変換回路１１の出力信号を遅延
する遅延回路を構成するメモリー、１３は時間的に周波
数が変化する第２サンプリング信号でメモリー１２の出
力信号をアナログ信号に変換するＤ／Ａ変換回路、１４
は固定周波数の第１サンプリング信号を発生する第１サ
ンプリング信号発生回路、１５は第１サンプリング信号
に応じて固定周波数の書き込みアドレス信号を発生する
書き込みアドレス信号発生回路、１６は時間的に周波数
が変化する第２サンプリング信号を発生する第２サンプ
リング信号発生回路、１７は第２サンプリング信号に応
じて周波数が変化する読み出しアドレス信号を発生する
読み出しアドレス信号発生回路である。尚、図１におい
て、図６と同一の回路については同一の符号を付す。
す図であり、１１は固定周波数の第１サンプリング信号
で入力オーディオ信号をデジタル信号に変換するＡ／Ｄ
変換回路、１２はＡ／Ｄ変換回路１１の出力信号を遅延
する遅延回路を構成するメモリー、１３は時間的に周波
数が変化する第２サンプリング信号でメモリー１２の出
力信号をアナログ信号に変換するＤ／Ａ変換回路、１４
は固定周波数の第１サンプリング信号を発生する第１サ
ンプリング信号発生回路、１５は第１サンプリング信号
に応じて固定周波数の書き込みアドレス信号を発生する
書き込みアドレス信号発生回路、１６は時間的に周波数
が変化する第２サンプリング信号を発生する第２サンプ
リング信号発生回路、１７は第２サンプリング信号に応
じて周波数が変化する読み出しアドレス信号を発生する
読み出しアドレス信号発生回路である。尚、図１におい
て、図６と同一の回路については同一の符号を付す。
【００１１】図１において、入力オーディオ信号ＩＮ
は、Ａ／Ｄ変換回路１１において第１サンプリング信号
発生回路１４の固定周波数のサンプリング信号ｂによっ
てデジタル信号ｃに変換される。上記入力信号ＩＮに対
応するＡ／Ｄ変換回路１１の出力デジタル信号ｃは、ア
ドレス信号発生回路１５の書き込みアドレス信号ｄによ
って指定されるメモリー１２のアドレスに記憶される。
この書き込みアドレス信号ｄは第１サンプリング信号ｂ
に同期して発生するので、書き込みアドレス信号ｄの周
波数は固定である。また、同一デジタル信号に対して、
書き込みアドレスと読み出しアドレスとが複数のアドレ
ス分だけ離れ、それらのアドレスの差によって、メモリ
ー１２の遅延時間が設定されるので、その遅延時間経過
後、アドレス信号発生回路１５からの読み出しアドレス
信号ｅによって同一の出力デジタル信号ｆが読み出され
る。この読み出しアドレス信号ｅは第２サンプリング信
号発生回路１６の第２サンプリング信号ｇに同期して発
生し、第２サンプリング信号ｇの周波数は時間的に変化
するので、読み出しアドレス信号ｅの周波数は時間に対
して変化する。その為、メモリー１２からの読み出し
は、一定時間毎ではなく、サンプリング信号ｇの周波数
で定まる時間毎で行われる。
は、Ａ／Ｄ変換回路１１において第１サンプリング信号
発生回路１４の固定周波数のサンプリング信号ｂによっ
てデジタル信号ｃに変換される。上記入力信号ＩＮに対
応するＡ／Ｄ変換回路１１の出力デジタル信号ｃは、ア
ドレス信号発生回路１５の書き込みアドレス信号ｄによ
って指定されるメモリー１２のアドレスに記憶される。
この書き込みアドレス信号ｄは第１サンプリング信号ｂ
に同期して発生するので、書き込みアドレス信号ｄの周
波数は固定である。また、同一デジタル信号に対して、
書き込みアドレスと読み出しアドレスとが複数のアドレ
ス分だけ離れ、それらのアドレスの差によって、メモリ
ー１２の遅延時間が設定されるので、その遅延時間経過
後、アドレス信号発生回路１５からの読み出しアドレス
信号ｅによって同一の出力デジタル信号ｆが読み出され
る。この読み出しアドレス信号ｅは第２サンプリング信
号発生回路１６の第２サンプリング信号ｇに同期して発
生し、第２サンプリング信号ｇの周波数は時間的に変化
するので、読み出しアドレス信号ｅの周波数は時間に対
して変化する。その為、メモリー１２からの読み出し
は、一定時間毎ではなく、サンプリング信号ｇの周波数
で定まる時間毎で行われる。
【００１２】その後、メモリー１２からの出力デジタル
信号ｆは、Ｄ／Ａ変換回路１３において第２サンプリン
グ信号ｇの周波数でアナログ信号ｈに変換される。ここ
で、第１サンプリング信号ｂの周波数は固定であるとと
もに第２サンプリング信号ｇの周波数は時間的に変化す
るため、同一デジタル信号に対するアナログ変換時とデ
ジタル変換時とのサンプリング信号は異なる。その為、
出力アナログ信号ｈの周波数は入力信号ＩＮの周波数と
異なる。その後、Ｄ／Ａ変換回路１３の出力信号ｈは入
力端子ＩＮの入力信号と加算回路１０で加算される。
信号ｆは、Ｄ／Ａ変換回路１３において第２サンプリン
グ信号ｇの周波数でアナログ信号ｈに変換される。ここ
で、第１サンプリング信号ｂの周波数は固定であるとと
もに第２サンプリング信号ｇの周波数は時間的に変化す
るため、同一デジタル信号に対するアナログ変換時とデ
ジタル変換時とのサンプリング信号は異なる。その為、
出力アナログ信号ｈの周波数は入力信号ＩＮの周波数と
異なる。その後、Ｄ／Ａ変換回路１３の出力信号ｈは入
力端子ＩＮの入力信号と加算回路１０で加算される。
【００１３】さらに、具体的な数値を用いて、図１のサ
ラウンド回路の入出力信号の状態を説明する。まず、第
１サンプリング信号ｂの周波数が８．０ＭＨｚに固定さ
れ、第２サンプリング信号ｇの周波数は図２（イ）のよ
うに７．５ＭＨｚと８．５ＭＨｚとの範囲を周期１０Ｈ
ｚの三角波形で変化しているとする。Ａ／Ｄ変換回路１
１のサンプリング周波数が８．０ＭＨｚであるので、図
２（ロ）のような入力信号ＩＮは図２（ロ）の点線で定
まる間隔でデジタル信号ｃに変換される。出力デジタル
信号ｃはメモリー１２で遅延された後、Ｄ／Ａ変換回路
１３でアナログ信号ｈに変換される。
ラウンド回路の入出力信号の状態を説明する。まず、第
１サンプリング信号ｂの周波数が８．０ＭＨｚに固定さ
れ、第２サンプリング信号ｇの周波数は図２（イ）のよ
うに７．５ＭＨｚと８．５ＭＨｚとの範囲を周期１０Ｈ
ｚの三角波形で変化しているとする。Ａ／Ｄ変換回路１
１のサンプリング周波数が８．０ＭＨｚであるので、図
２（ロ）のような入力信号ＩＮは図２（ロ）の点線で定
まる間隔でデジタル信号ｃに変換される。出力デジタル
信号ｃはメモリー１２で遅延された後、Ｄ／Ａ変換回路
１３でアナログ信号ｈに変換される。
【００１４】その際、Ｄ／Ａ変換回路１３のサンプリン
グ周波数が８．５ＭＨｚになっていると、Ｄ／Ａ変換回
路１３の出力アナログ信号ｈは図２（ハ）のような信号
になる。図２（ハ）より、アナログ変換する間隔は入力
信号ＩＮを８．０ＭＨｚでデジタル変換したときの間隔
より狭くなる。即ち、ある入力信号が８．０ＭＨｚのサ
ンプリング周波数でＡ／Ｄ変換された後、出力デジタル
信号ｆが８．５ＭＨｚのサンプリング周波数でＤ／Ａ変
換されることにより、入力端子ＩＮの入力信号よりも、
Ｄ／Ａ変換回路１３の出力アナログ信号ｈの周期が短く
なり、その周波数は高くなる。
グ周波数が８．５ＭＨｚになっていると、Ｄ／Ａ変換回
路１３の出力アナログ信号ｈは図２（ハ）のような信号
になる。図２（ハ）より、アナログ変換する間隔は入力
信号ＩＮを８．０ＭＨｚでデジタル変換したときの間隔
より狭くなる。即ち、ある入力信号が８．０ＭＨｚのサ
ンプリング周波数でＡ／Ｄ変換された後、出力デジタル
信号ｆが８．５ＭＨｚのサンプリング周波数でＤ／Ａ変
換されることにより、入力端子ＩＮの入力信号よりも、
Ｄ／Ａ変換回路１３の出力アナログ信号ｈの周期が短く
なり、その周波数は高くなる。
【００１５】また、Ｄ／Ａ変換回路１３のサンプリング
周波数が７．５ＭＨｚになっていると、Ｄ／Ａ変換回路
１３の出力アナログ信号ｈは図２（ニ）のような信号に
なる。図２（ニ）を見ると、アナログ変換する間隔はＡ
／Ｄ変換したときの間隔より広くなる。よって、出力デ
ジタル信号ｆが７．５ＭＨｚのサンプリング周波数でＤ
／Ａ変換されることにより、入力端子ＩＮの入力信号よ
りも、出力アナログ信号ｈの周期は長く、その周波数は
低くなる。
周波数が７．５ＭＨｚになっていると、Ｄ／Ａ変換回路
１３の出力アナログ信号ｈは図２（ニ）のような信号に
なる。図２（ニ）を見ると、アナログ変換する間隔はＡ
／Ｄ変換したときの間隔より広くなる。よって、出力デ
ジタル信号ｆが７．５ＭＨｚのサンプリング周波数でＤ
／Ａ変換されることにより、入力端子ＩＮの入力信号よ
りも、出力アナログ信号ｈの周期は長く、その周波数は
低くなる。
【００１６】従って、第２サンプリング信号ｇの周波数
が第１サンプリング信号ｂより高いと、出力アナログ信
号ｈの周波数は入力信号ＩＮより高くなり、逆に、第２
サンプリング信号ｇの周波数が低いと、出力アナログ信
号ｈの周波数は低くなる。その為、例えば、図３（イ）
のような１ＫＨｚの単一周波数の入力信号が入力端子Ｉ
Ｎに印加されると、Ｄ／Ａ変換回路１３の出力アナログ
信号ｈは、図３（ロ）のように様々な周波数成分を持つ
出力信号となり、１ＫＨｚの周波数が他の周波数に分散
される。尚、第２サンプリング信号ｇの周波数変化に規
則性を持たせることにより、図３（ロ）のようにその入
力信号ＩＮの周波数を中心として左右対称に分散させる
ことができる。つまり、出力アナログ信号ｈの周波数
は、１ＫＨｚから高周波方向に、そして高周波方向から
１ＫＨｚに順に分散される動きと１ＫＨｚから低周波方
向に、そして低周波方向から１ＫＨｚに順に分散される
動きとが交互に繰り返されて分散される。これにより、
加算回路１０においてＤ／Ａ変換回路１３の出力信号ｈ
を入力端子ＩＮの入力信号に重畳すると、加算回路１０
の出力信号に入力信号の周波数成分の他にも周波数成分
を存在させることができるので、相対的に入力端子ＩＮ
の入力信号の周波数成分をぼやかすことができる。入力
信号の周波数成分をぼやかすことにより、擬似的にオリ
ジナルのオーディオ信号と反響信号とが重畳された状態
を再現することができる。
が第１サンプリング信号ｂより高いと、出力アナログ信
号ｈの周波数は入力信号ＩＮより高くなり、逆に、第２
サンプリング信号ｇの周波数が低いと、出力アナログ信
号ｈの周波数は低くなる。その為、例えば、図３（イ）
のような１ＫＨｚの単一周波数の入力信号が入力端子Ｉ
Ｎに印加されると、Ｄ／Ａ変換回路１３の出力アナログ
信号ｈは、図３（ロ）のように様々な周波数成分を持つ
出力信号となり、１ＫＨｚの周波数が他の周波数に分散
される。尚、第２サンプリング信号ｇの周波数変化に規
則性を持たせることにより、図３（ロ）のようにその入
力信号ＩＮの周波数を中心として左右対称に分散させる
ことができる。つまり、出力アナログ信号ｈの周波数
は、１ＫＨｚから高周波方向に、そして高周波方向から
１ＫＨｚに順に分散される動きと１ＫＨｚから低周波方
向に、そして低周波方向から１ＫＨｚに順に分散される
動きとが交互に繰り返されて分散される。これにより、
加算回路１０においてＤ／Ａ変換回路１３の出力信号ｈ
を入力端子ＩＮの入力信号に重畳すると、加算回路１０
の出力信号に入力信号の周波数成分の他にも周波数成分
を存在させることができるので、相対的に入力端子ＩＮ
の入力信号の周波数成分をぼやかすことができる。入力
信号の周波数成分をぼやかすことにより、擬似的にオリ
ジナルのオーディオ信号と反響信号とが重畳された状態
を再現することができる。
【００１７】図４は、本発明の他の実施の形態を示す図
であり、図１と異なる点は、固定周波数の第１サンプリ
ング信号ｂをＤ／Ａ変換回路１３及び読み出しアドレス
信号発生回路１７に印加し、周波数が時間的に変化する
第２サンプリング信号ｇをＡ／Ｄ変換回路１１及び書き
込みアドレス信号発生回路１５に印加したことにある。
であり、図１と異なる点は、固定周波数の第１サンプリ
ング信号ｂをＤ／Ａ変換回路１３及び読み出しアドレス
信号発生回路１７に印加し、周波数が時間的に変化する
第２サンプリング信号ｇをＡ／Ｄ変換回路１１及び書き
込みアドレス信号発生回路１５に印加したことにある。
【００１８】図４において、Ａ／Ｄ変換回路１１は入力
信号ＩＮを時間的に周波数が異なるサンプリング周波数
でデジタル信号ｃに変換したあと、周波数が時間的に異
なる書き込みアドレス信号ｄでデジタル信号ｃをメモリ
ー１２に記憶する。遅延時間経過後、固定周波数の読み
出しアドレス信号ｅでデジタル信号ｆがメモリー１２か
ら読み出された後、出力デジタル信号ｆは固定のサンプ
リング周波数でデジタル信号に変換される。
信号ＩＮを時間的に周波数が異なるサンプリング周波数
でデジタル信号ｃに変換したあと、周波数が時間的に異
なる書き込みアドレス信号ｄでデジタル信号ｃをメモリ
ー１２に記憶する。遅延時間経過後、固定周波数の読み
出しアドレス信号ｅでデジタル信号ｆがメモリー１２か
ら読み出された後、出力デジタル信号ｆは固定のサンプ
リング周波数でデジタル信号に変換される。
【００１９】この場合、Ａ／Ｄ変換回路１１のサンプリ
ング周波数は図２（イ）のように変化するので、サンプ
リング周波数に応じてデジタル変換する間隔が異なる。
Ａ／Ｄ変換回路１１のサンプリング周波数が８．５ＭＨ
ｚのとき、入力信号ＩＮは図５（イ）に示されるように
狭い間隔でデジタル信号ｃに変換される。そして、この
出力デジタル信号ｃがＤ／Ａ変換回路１３で８．０ＭＨ
ｚのサンプリング信号ｂによりアナログ信号ｈに変換さ
れる。これにより、図５（ハ）のように、アナログ変換
する間隔は、入力信号ＩＮを８．５ＭＨｚでデジタル変
換したときの間隔より広くなる。その為、入力端子ＩＮ
の入力信号よりも、Ｄ／Ａ変換回路１３の出力アナログ
信号ｈの周期が長くなり、その周波数は低くなる。
ング周波数は図２（イ）のように変化するので、サンプ
リング周波数に応じてデジタル変換する間隔が異なる。
Ａ／Ｄ変換回路１１のサンプリング周波数が８．５ＭＨ
ｚのとき、入力信号ＩＮは図５（イ）に示されるように
狭い間隔でデジタル信号ｃに変換される。そして、この
出力デジタル信号ｃがＤ／Ａ変換回路１３で８．０ＭＨ
ｚのサンプリング信号ｂによりアナログ信号ｈに変換さ
れる。これにより、図５（ハ）のように、アナログ変換
する間隔は、入力信号ＩＮを８．５ＭＨｚでデジタル変
換したときの間隔より広くなる。その為、入力端子ＩＮ
の入力信号よりも、Ｄ／Ａ変換回路１３の出力アナログ
信号ｈの周期が長くなり、その周波数は低くなる。
【００２０】また、Ａ／Ｄ変換回路１１のサンプリング
周波数が７．５ＭＨｚのとき、入力信号ＩＮは図５
（ロ）に示されるように広い間隔でデジタル信号に変換
される。そして、この出力デジタル信号がＤ／Ａ変換回
路１３でアナログ変換されると、図５（ニ）のように、
アナログ変換する間隔は、入力信号ＩＮを７．５ＭＨｚ
でデジタル変換したときの間隔より狭くなる。その為、
入力端子ＩＮの入力信号よりも、Ｄ／Ａ変換回路１３の
出力アナログ信号ｈの周期がは短くなり、その周波数は
高くなる。
周波数が７．５ＭＨｚのとき、入力信号ＩＮは図５
（ロ）に示されるように広い間隔でデジタル信号に変換
される。そして、この出力デジタル信号がＤ／Ａ変換回
路１３でアナログ変換されると、図５（ニ）のように、
アナログ変換する間隔は、入力信号ＩＮを７．５ＭＨｚ
でデジタル変換したときの間隔より狭くなる。その為、
入力端子ＩＮの入力信号よりも、Ｄ／Ａ変換回路１３の
出力アナログ信号ｈの周期がは短くなり、その周波数は
高くなる。
【００２１】よって、第２サンプリング信号ｇの周波数
が第１サンプリング信号ｂより高いと、出力アナログ信
号ｈの周波数は入力信号ＩＮより低くなり、逆に、第２
サンプリング信号ｇの周波数が低いと、出力アナログ信
号ｈの周波数は高くなる。図４において、例えば、図３
（イ）のような１ＫＨｚの単一周波数の入力信号が入力
端子ＩＮに印加されると、図１と同様に、Ｄ／Ａ変換回
路１３の出力アナログ信号ｈは、図３（ロ）のように他
の周波数に分散された信号になる。これにより、図１と
同様、Ｄ／Ａ変換回路１３の出力信号を入力端子ＩＮの
入力信号に重畳すると、加算回路１０の出力信号に入力
信号の周波数成分の他にも周波数成分を存在させること
ができる。その為、相対的に入力端子ＩＮの入力信号の
周波数成分をぼやかすことになり、擬似的にオリジナル
のオーディオ信号と反響信号とが重畳された状態を再現
することができる。
が第１サンプリング信号ｂより高いと、出力アナログ信
号ｈの周波数は入力信号ＩＮより低くなり、逆に、第２
サンプリング信号ｇの周波数が低いと、出力アナログ信
号ｈの周波数は高くなる。図４において、例えば、図３
（イ）のような１ＫＨｚの単一周波数の入力信号が入力
端子ＩＮに印加されると、図１と同様に、Ｄ／Ａ変換回
路１３の出力アナログ信号ｈは、図３（ロ）のように他
の周波数に分散された信号になる。これにより、図１と
同様、Ｄ／Ａ変換回路１３の出力信号を入力端子ＩＮの
入力信号に重畳すると、加算回路１０の出力信号に入力
信号の周波数成分の他にも周波数成分を存在させること
ができる。その為、相対的に入力端子ＩＮの入力信号の
周波数成分をぼやかすことになり、擬似的にオリジナル
のオーディオ信号と反響信号とが重畳された状態を再現
することができる。
【００２２】ところで、図１及び図４において、書き込
みアドレス信号と読み出しアドレス信号との周波数が異
なるので、読み出そうとするアドレスにデータがなかっ
たり、または、これから書き込もうとするアドレスにデ
ータが残っていたりすることがあり、常にＤ／Ａ変換回
路１３に入力データを供給することができなくなり、出
力アナログ信号ｈが不連続になる可能性がある。このよ
うな場合は、従来から良く知られた方法で対処すること
ができる。即ち、読み出すアドレスにデータがなかった
場合、データが存在するアドレスが指定されるまで、あ
るアドレスのデータを何回も読み出すようにしたり、ま
た、書き込もうとするアドレスにデータが残っている場
合、このアドレスのデータが読み出されるまで、同一の
書き込みアドレス信号を発生するとともに、書き込まれ
ようとしているデータをアースに流すことによって、デ
ータの存在しない期間を無くし、出力アナログ信号ｈの
連続性を保つことができる。
みアドレス信号と読み出しアドレス信号との周波数が異
なるので、読み出そうとするアドレスにデータがなかっ
たり、または、これから書き込もうとするアドレスにデ
ータが残っていたりすることがあり、常にＤ／Ａ変換回
路１３に入力データを供給することができなくなり、出
力アナログ信号ｈが不連続になる可能性がある。このよ
うな場合は、従来から良く知られた方法で対処すること
ができる。即ち、読み出すアドレスにデータがなかった
場合、データが存在するアドレスが指定されるまで、あ
るアドレスのデータを何回も読み出すようにしたり、ま
た、書き込もうとするアドレスにデータが残っている場
合、このアドレスのデータが読み出されるまで、同一の
書き込みアドレス信号を発生するとともに、書き込まれ
ようとしているデータをアースに流すことによって、デ
ータの存在しない期間を無くし、出力アナログ信号ｈの
連続性を保つことができる。
【００２３】
【発明の効果】本発明によれば、Ａ／Ｄ変換回路及びＤ
／Ａ変換回路のサンプリング信号の一方の周波数を固定
とし、他方の周波数を時間的に変化させるので、同一デ
ータに対してＡ／Ｄ変換回路とＤ／Ａ変換回路とのサン
プリング信号の周波数が異なり、入力信号の周波数を様
々な周波数に分散させることができる。Ｄ／Ａ変換回路
の出力信号を入力信号に重畳すれば、入力信号の周波数
成分をぼやかすことになり、サラウンド状態を得ること
ができる。よって、Ｄ／Ａ変換回路を１個で、擬似的に
音場を再現することができ、回路構成を簡単に、回路規
模を縮小することができる。
／Ａ変換回路のサンプリング信号の一方の周波数を固定
とし、他方の周波数を時間的に変化させるので、同一デ
ータに対してＡ／Ｄ変換回路とＤ／Ａ変換回路とのサン
プリング信号の周波数が異なり、入力信号の周波数を様
々な周波数に分散させることができる。Ｄ／Ａ変換回路
の出力信号を入力信号に重畳すれば、入力信号の周波数
成分をぼやかすことになり、サラウンド状態を得ること
ができる。よって、Ｄ／Ａ変換回路を１個で、擬似的に
音場を再現することができ、回路構成を簡単に、回路規
模を縮小することができる。
【図１】本発明の実施の形態を示すブロック図である。
【図２】図１の回路の各々の入出力信号を示す波形図で
ある。
ある。
【図３】図１の回路の入出力信号の周波数成分示す特性
図である。
図である。
【図４】本発明の他の実施の形態を示すブロック図であ
る。
る。
【図５】図４の回路の各々の入出力信号を示す波形図で
ある。
ある。
【図６】従来例を示すブロック図である。
１０ 加算回路 １１ Ａ／Ｄ変換回路 １２ メモリー １３ Ｄ／Ａ変換回路 １４ 第１サンプリング信号発生回
路 １５ 書き込みアドレス信号発生回
路 １６ 第２サンプリング信号発生回
路 １７ 読み出しアドレス信号発生回
路
路 １５ 書き込みアドレス信号発生回
路 １６ 第２サンプリング信号発生回
路 １７ 読み出しアドレス信号発生回
路
Claims (4)
- 【請求項１】アナログ信号をデジタル信号に変換するＡ
／Ｄ変換回路と、前記Ａ／Ｄ変換回路の出力デジタル信
号を遅延する遅延回路と、前記遅延回路の出力デジタル
信号をアナログ信号に変換するＤ／Ａ変換回路とを備え
るサラウンド回路において、 固定周波数の第１サンプリング信号を発生し、前記第１
サンプリング信号を前記Ａ／Ｄ変換回路及び前記Ｄ／Ａ
変換回路のうち一方に印加する第１サンプリング信号発
生回路と、 周波数が時間的に変化する第２サンプリング信号を発生
し、前記第２サンプリング信号を前記Ａ／Ｄ変換回路及
び前記Ｄ／Ａ変換回路のうち他方に印加する第２サンプ
リング信号発生回路とを備えることを特徴とするサラウ
ンド回路。 - 【請求項２】前記第１サンプリング信号は前記Ａ／Ｄ変
換回路に印加され、前記第２サンプリング信号が前記Ｄ
／Ａ変換回路に印加されるとともに、 前記遅延回路は、前記第１サンプリング信号に応じて、
書き込み用のアドレス信号を発生する書き込みアドレス
信号発生回路と、前記第２サンプリング信号に応じて、
読み出し用のアドレス信号を発生する読み出しアドレス
信号発生回路と、前記Ａ／Ｄ変換回路の出力デジタル信
号が、前記書き込みアドレス信号に応じて書き込まれる
とともに、前記Ｄ／Ａ変換回路の入力信号となるデータ
が前記読み出しアドレス信号に応じて読み出されるメモ
リーと、から成ることを特徴とする請求項１記載のサラ
ウンド回路。 - 【請求項３】前記第１サンプリング信号は前記Ｄ／Ａ変
換回路に印加され、前記第２サンプリング信号が前記Ａ
／Ｄ変換回路に印加されるとともに、 前記遅延回路は、前記第１サンプリング信号に応じて、
読み出し用のアドレス信号を発生する読み出しアドレス
信号発生回路と、前記第２サンプリング信号に応じて、
書き込み用のアドレス信号を発生する書き込みアドレス
信号発生回路と、前記Ａ／Ｄ変換回路の出力デジタル信
号が、前記書き込みアドレス信号に応じて書き込まれる
とともに、前記Ｄ／Ａ変換回路の入力信号となるデータ
が前記読み出しアドレス信号に応じて読み出されるメモ
リーと、から成ることを特徴とする請求項１記載のサラ
ウンド回路。 - 【請求項４】前記第２サンプリング信号発生回路は、 前記第２サンプリング信号の周波数を、所定の周波数の
範囲内において上昇方向と低下方向とに交互に繰り返し
て変化させることを特徴とする請求項１記載のサラウン
ド回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8320358A JPH10161689A (ja) | 1996-11-29 | 1996-11-29 | サラウンド回路 |
| TW086116298A TW369746B (en) | 1996-11-13 | 1997-11-04 | Surround circuit |
| KR1019970059528A KR19980042342A (ko) | 1996-11-13 | 1997-11-12 | 입력 신호와 다른 주파수의 출력 신호를 얻는 서라운드 회로 |
| US08/969,141 US6118394A (en) | 1996-11-13 | 1997-11-12 | Circuit for obtaining an output signal having distributed frequencies around a frequency of an input signal |
| EP97309158A EP0843503A3 (en) | 1996-11-13 | 1997-11-13 | Circuit for obtaining a surround sound effect |
| CNB971262284A CN1146298C (zh) | 1996-11-13 | 1997-11-13 | 获得与输入信号不同频率的输出信号的环绕电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8320358A JPH10161689A (ja) | 1996-11-29 | 1996-11-29 | サラウンド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10161689A true JPH10161689A (ja) | 1998-06-19 |
Family
ID=18120592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8320358A Pending JPH10161689A (ja) | 1996-11-13 | 1996-11-29 | サラウンド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10161689A (ja) |
-
1996
- 1996-11-29 JP JP8320358A patent/JPH10161689A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6118394A (en) | Circuit for obtaining an output signal having distributed frequencies around a frequency of an input signal | |
| WO2010079596A1 (ja) | 音声制御装置および音声出力装置 | |
| JPH0798586A (ja) | 電子楽器の音源装置 | |
| JPH10161689A (ja) | サラウンド回路 | |
| JP2007329631A (ja) | 音響補正装置 | |
| JPH10143184A (ja) | サラウンド回路 | |
| JPS639240B2 (ja) | ||
| JPH10161688A (ja) | サラウンド回路 | |
| JPH01248812A (ja) | デジタルクリップ回路 | |
| JP2684820B2 (ja) | サラウンド回路 | |
| KR19980042342A (ko) | 입력 신호와 다른 주파수의 출력 신호를 얻는 서라운드 회로 | |
| JP3336823B2 (ja) | 音響信号処理装置 | |
| JP2558356B2 (ja) | デジタル・アナログ変換器 | |
| US5880390A (en) | Reverberation effect imparting apparatus | |
| JPH01117423A (ja) | デジタルアナログ変換器 | |
| JP3755909B2 (ja) | 信号処理装置 | |
| JP2824731B2 (ja) | 信号再生方法および信号記録再生方法 | |
| JPS6332595A (ja) | エコ−ミユ−テイング装置 | |
| JP2534900Y2 (ja) | デジタルサブハーモニックシンセサイザ | |
| JPH03174592A (ja) | 電子楽器の音源回路 | |
| JP3167267B2 (ja) | 時間軸処理装置 | |
| JPH06169500A (ja) | サラウンドシステム | |
| JPS609212A (ja) | 音響再生装置 | |
| JPH0675586A (ja) | 音響信号発生回路 | |
| JPH0614400A (ja) | 音場制御装置 |