JPH10143184A - サラウンド回路 - Google Patents
サラウンド回路Info
- Publication number
- JPH10143184A JPH10143184A JP8302192A JP30219296A JPH10143184A JP H10143184 A JPH10143184 A JP H10143184A JP 8302192 A JP8302192 A JP 8302192A JP 30219296 A JP30219296 A JP 30219296A JP H10143184 A JPH10143184 A JP H10143184A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- sampling
- frequency
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 93
- 238000006243 chemical reaction Methods 0.000 claims description 79
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 4
- 230000001934 delay Effects 0.000 claims description 2
- 230000001174 ascending effect Effects 0.000 claims 1
- 230000003111 delayed effect Effects 0.000 abstract description 9
- 230000005236 sound signal Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
Landscapes
- Stereophonic System (AREA)
- Reverberation, Karaoke And Other Acoustics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】Ａ／Ｄ変換回路、遅延回路及びＤ／Ａ変換回路
を用いたサラウンド回路において、Ｄ／Ａ変換回路の数
を低減する。 【解決手段】まず、サンプリング信号発生回路１４は周
波数が三角波形で変化するサンプリング信号を発生す
る。入力端子ＩＮの入力信号はＡ／Ｄ変換回路１１にお
いてサンプリング信号でＡ／Ｄ変換される。Ａ／Ｄ変換
回路１１の出力信号はメモリー１２で遅延される。メモ
リー１２の出力信号はＤ／Ａ変換回路１３においてサン
プリング信号によりＤ／Ａ変換される。サンプリング信
号の周波数が変化するので、同一のデジタル信号に対応
するＡ／Ｄ変換回路１１とＤ／Ａ変換回路１３とのサン
プリング周波数とが異なる。その為、Ｄ／Ａ変換回路１
３の出力信号の周波数は、Ａ／Ｄ変換回路１１の入力信
号の周波数と異なり、入力信号の周波数を様々な周波数
に分散させることができる。
を用いたサラウンド回路において、Ｄ／Ａ変換回路の数
を低減する。 【解決手段】まず、サンプリング信号発生回路１４は周
波数が三角波形で変化するサンプリング信号を発生す
る。入力端子ＩＮの入力信号はＡ／Ｄ変換回路１１にお
いてサンプリング信号でＡ／Ｄ変換される。Ａ／Ｄ変換
回路１１の出力信号はメモリー１２で遅延される。メモ
リー１２の出力信号はＤ／Ａ変換回路１３においてサン
プリング信号によりＤ／Ａ変換される。サンプリング信
号の周波数が変化するので、同一のデジタル信号に対応
するＡ／Ｄ変換回路１１とＤ／Ａ変換回路１３とのサン
プリング周波数とが異なる。その為、Ｄ／Ａ変換回路１
３の出力信号の周波数は、Ａ／Ｄ変換回路１１の入力信
号の周波数と異なり、入力信号の周波数を様々な周波数
に分散させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、Ａ／Ｄ変換回路、
遅延回路及びＤ／Ａ変換回路を用いたサラウンド回路に
関する。
遅延回路及びＤ／Ａ変換回路を用いたサラウンド回路に
関する。
【０００２】
【従来の技術】従来より、サラウンドとして、コンサー
トホール、スタジアム、教会等の音場を再現するモード
を備え、聴取者はオーディオ機器を操作して所望のサラ
ウンドモードを得るようにしたオーディオ再生機器があ
った。このようなサラウンドの基本的な生成は、オーデ
ィオ信号を所定時間遅延させることにより疑似反射音を
生成し、オーディオ再生音と疑似反射音とを重畳するこ
とによって行われる。図５はサラウンドを生成するため
の従来のサラウンド回路を示す図である。
トホール、スタジアム、教会等の音場を再現するモード
を備え、聴取者はオーディオ機器を操作して所望のサラ
ウンドモードを得るようにしたオーディオ再生機器があ
った。このようなサラウンドの基本的な生成は、オーデ
ィオ信号を所定時間遅延させることにより疑似反射音を
生成し、オーディオ再生音と疑似反射音とを重畳するこ
とによって行われる。図５はサラウンドを生成するため
の従来のサラウンド回路を示す図である。
【０００３】図５において、オーディオ信号は入力端子
ＩＮを介してＡ／Ｄ変換回路１に印加され、固定周波数
のサンプリング信号によってデジタル信号に変換され
る。デジタル信号は、遅延回路２で遅延される。遅延回
路２は異なる遅延時間でデジタル信号を遅延する。その
為、遅延回路２から、第１遅延時間で遅延された出力信
号ａ１、第１遅延時間より長い第２遅延時間で遅延され
た出力信号ａ２、第２遅延時間より長い第３遅延時間で
遅延された出力信号ａ３及び第３遅延時間より長い第４
遅延時間で遅延された出力信号ａ４が発生する。
ＩＮを介してＡ／Ｄ変換回路１に印加され、固定周波数
のサンプリング信号によってデジタル信号に変換され
る。デジタル信号は、遅延回路２で遅延される。遅延回
路２は異なる遅延時間でデジタル信号を遅延する。その
為、遅延回路２から、第１遅延時間で遅延された出力信
号ａ１、第１遅延時間より長い第２遅延時間で遅延され
た出力信号ａ２、第２遅延時間より長い第３遅延時間で
遅延された出力信号ａ３及び第３遅延時間より長い第４
遅延時間で遅延された出力信号ａ４が発生する。
【０００４】遅延回路２の出力信号ａ１乃至ａ４は、第
１乃至第４Ｄ／Ａ変換回路４乃至７で固定のサンプリン
グ周波数でアナログ信号にそれぞれ変換される。第１乃
至第４Ｄ／Ａ変換回路４乃至７の出力信号は加算回路８
で加算される。加算回路８の出力信号は、入力端子ＩＮ
からのオーディオ信号と加算回路１０で加算される。そ
の為、加算回路１０の出力信号は、オーディオ信号に、
様々な疑似反射音を再現する信号が重畳された信号にな
る。
１乃至第４Ｄ／Ａ変換回路４乃至７で固定のサンプリン
グ周波数でアナログ信号にそれぞれ変換される。第１乃
至第４Ｄ／Ａ変換回路４乃至７の出力信号は加算回路８
で加算される。加算回路８の出力信号は、入力端子ＩＮ
からのオーディオ信号と加算回路１０で加算される。そ
の為、加算回路１０の出力信号は、オーディオ信号に、
様々な疑似反射音を再現する信号が重畳された信号にな
る。
【０００５】
【発明が解決しようとする課題】しかしながら、図５の
回路では、様々な疑似反射音を生成させるため、遅延回
路２から遅延時間の異なる多数の出力信号を発生させて
いるので、遅延回路２の出力信号に対応して多数のＤ／
Ａ変換回路を用いなければならないという問題があっ
た。その為、回路構成が複雑となるとともに、回路規模
が大きくなるという問題があった。
回路では、様々な疑似反射音を生成させるため、遅延回
路２から遅延時間の異なる多数の出力信号を発生させて
いるので、遅延回路２の出力信号に対応して多数のＤ／
Ａ変換回路を用いなければならないという問題があっ
た。その為、回路構成が複雑となるとともに、回路規模
が大きくなるという問題があった。
【０００６】
【課題を解決するための手段】本発明は、アナログ信号
をデジタル信号に変換するＡ／Ｄ変換回路と、前記Ａ／
Ｄ変換回路の出力デジタル信号を遅延する遅延回路と、
前記遅延回路の出力デジタル信号をアナログ信号に変換
するＤ／Ａ変換回路とを備えるサラウンド回路におい
て、前記Ａ／Ｄ変換回路及び前記Ｄ／Ａ変換回路のサン
プリングのためのサンプリング信号を発生するととも
に、サンプリング信号の周波数を時間的に変化させるサ
ンプリング信号発生回路を備えることを特徴とする。
をデジタル信号に変換するＡ／Ｄ変換回路と、前記Ａ／
Ｄ変換回路の出力デジタル信号を遅延する遅延回路と、
前記遅延回路の出力デジタル信号をアナログ信号に変換
するＤ／Ａ変換回路とを備えるサラウンド回路におい
て、前記Ａ／Ｄ変換回路及び前記Ｄ／Ａ変換回路のサン
プリングのためのサンプリング信号を発生するととも
に、サンプリング信号の周波数を時間的に変化させるサ
ンプリング信号発生回路を備えることを特徴とする。
【０００７】また、前記遅延回路は、前記サンプリング
信号に応じて、書き込み及び読み出し用のアドレス信号
を発生するアドレス信号発生回路と、前記Ａ／Ｄ変換回
路の出力デジタル信号を前記アドレス信号に応じて書き
込みまたは読み出しを行うメモリーと、から成ることを
特徴とする。さらに、前記遅延回路は、前記サンプリン
グ信号をクロックとし、前記Ａ／Ｄ変換回路の出力信号
を順次シフトするシフトレジスタから成ることを特徴と
する。
信号に応じて、書き込み及び読み出し用のアドレス信号
を発生するアドレス信号発生回路と、前記Ａ／Ｄ変換回
路の出力デジタル信号を前記アドレス信号に応じて書き
込みまたは読み出しを行うメモリーと、から成ることを
特徴とする。さらに、前記遅延回路は、前記サンプリン
グ信号をクロックとし、前記Ａ／Ｄ変換回路の出力信号
を順次シフトするシフトレジスタから成ることを特徴と
する。
【０００８】またさらに、前記サンプリング信号発生回
路は、前記サンプリング信号の周波数を所定の周波数の
範囲内において上昇方向及び低下方向に繰り返して変化
させることを特徴とする。さらにまた、前記サンプリン
グ信号発生回路は、前記サンプリング信号の周波数をラ
ンダムに変化させることを特徴とする。
路は、前記サンプリング信号の周波数を所定の周波数の
範囲内において上昇方向及び低下方向に繰り返して変化
させることを特徴とする。さらにまた、前記サンプリン
グ信号発生回路は、前記サンプリング信号の周波数をラ
ンダムに変化させることを特徴とする。
【０００９】本発明によれば、Ａ／Ｄ変換回路におい
て、入力信号はある周波数のサンプリング信号でデジタ
ル信号に変換され、Ａ／Ｄ変換回路の出力信号が遅延回
路で遅延されている間に、サンプリング信号の周波数が
変化し、Ｄ／Ａ変換回路は、Ａ／Ｄ変換回路のサンプリ
ング周波数と異なる周波数で遅延回路の出力信号をアナ
ログ信号に変換する。同一デジタル信号において、デジ
タル変換時とアナログ変換時とでサンプリング信号の周
波数が異なるので、サラウンド回路の出力周波数はサラ
ウンド回路の入力周波数と異なる。
て、入力信号はある周波数のサンプリング信号でデジタ
ル信号に変換され、Ａ／Ｄ変換回路の出力信号が遅延回
路で遅延されている間に、サンプリング信号の周波数が
変化し、Ｄ／Ａ変換回路は、Ａ／Ｄ変換回路のサンプリ
ング周波数と異なる周波数で遅延回路の出力信号をアナ
ログ信号に変換する。同一デジタル信号において、デジ
タル変換時とアナログ変換時とでサンプリング信号の周
波数が異なるので、サラウンド回路の出力周波数はサラ
ウンド回路の入力周波数と異なる。
【００１０】
【発明の実施の形態】図１は、本発明の一実施例を示す
図であり、１１は時間的に周波数が変化するサンプリン
グ信号で入力オーディオ信号をデジタル信号に変換する
Ａ／Ｄ変換回路、１２はＡ／Ｄ変換回路１１の出力信号
を記憶し、遅延回路を構成するメモリー、１３は時間的
に周波数が変化するサンプリング信号でメモリー１２の
出力信号をアナログ信号に変換するＤ／Ａ変換回路、１
４は時間的に周波数が変化するサンプリング信号を発生
するサンプリング信号発生回路、１５はサンプリング信
号に応じてメモリー１２の書き込み及び読み出し用のア
ドレス信号を発生するアドレス信号発生回路である。
尚、図１において、図４と同一の回路については同一の
符号を付す。
図であり、１１は時間的に周波数が変化するサンプリン
グ信号で入力オーディオ信号をデジタル信号に変換する
Ａ／Ｄ変換回路、１２はＡ／Ｄ変換回路１１の出力信号
を記憶し、遅延回路を構成するメモリー、１３は時間的
に周波数が変化するサンプリング信号でメモリー１２の
出力信号をアナログ信号に変換するＤ／Ａ変換回路、１
４は時間的に周波数が変化するサンプリング信号を発生
するサンプリング信号発生回路、１５はサンプリング信
号に応じてメモリー１２の書き込み及び読み出し用のア
ドレス信号を発生するアドレス信号発生回路である。
尚、図１において、図４と同一の回路については同一の
符号を付す。
【００１１】図１において、入力オーディオ信号は、Ａ
／Ｄ変換回路１１においてサンプリング信号発生回路１
４からのサンプリング信号ｂによって定まるサンプリン
グ周波数でデジタル信号ｃに変換される。サンプリング
信号ｂは時間的に変化するので、Ａ／Ｄ変換回路１１の
サンプリング周波数も時間的に刻々と変化する。上記の
Ａ／Ｄ変換回路１１の出力デジタル信号ｃは、アドレス
信号発生回路１５からの書き込み用のアドレス信号ｄに
よって指定されるメモリー１２のアドレスに記憶され
る。そして、アドレス信号発生回路１５からの読み出し
用のアドレス信号ｄによって上記の出力デジタル信号が
読み出される。その際、あるデジタル信号ｃがメモリー
１２に書き込まれるときと同一のデジタル信号ｅがメモ
リー１２から読み出されるときとのサンプリング周波数
は異なる。即ち、書き込みアドレスと読み出しアドレス
とは所定のアドレス分だけ離れており、それらのアドレ
スの差が遅延時間となる。ここで、アドレス信号発生回
路１５は、サンプリング信号ｂの周波数に同期して、ア
ドレス信号ｄを発生する。同一の出力デジタル信号ｃが
メモリー１２に記憶される間、サンプリング信号の周波
数は時間的に変化するので、同一デジタル信号に対する
メモリー１２の書き込み時と読み込み時とのサンプリン
グ周波数が異なる。その為、同一デジタル信号に対する
書き込み用のアドレス信号ｄと読み出し用のアドレス信
号ｄとの発生タイミングは異なる。
／Ｄ変換回路１１においてサンプリング信号発生回路１
４からのサンプリング信号ｂによって定まるサンプリン
グ周波数でデジタル信号ｃに変換される。サンプリング
信号ｂは時間的に変化するので、Ａ／Ｄ変換回路１１の
サンプリング周波数も時間的に刻々と変化する。上記の
Ａ／Ｄ変換回路１１の出力デジタル信号ｃは、アドレス
信号発生回路１５からの書き込み用のアドレス信号ｄに
よって指定されるメモリー１２のアドレスに記憶され
る。そして、アドレス信号発生回路１５からの読み出し
用のアドレス信号ｄによって上記の出力デジタル信号が
読み出される。その際、あるデジタル信号ｃがメモリー
１２に書き込まれるときと同一のデジタル信号ｅがメモ
リー１２から読み出されるときとのサンプリング周波数
は異なる。即ち、書き込みアドレスと読み出しアドレス
とは所定のアドレス分だけ離れており、それらのアドレ
スの差が遅延時間となる。ここで、アドレス信号発生回
路１５は、サンプリング信号ｂの周波数に同期して、ア
ドレス信号ｄを発生する。同一の出力デジタル信号ｃが
メモリー１２に記憶される間、サンプリング信号の周波
数は時間的に変化するので、同一デジタル信号に対する
メモリー１２の書き込み時と読み込み時とのサンプリン
グ周波数が異なる。その為、同一デジタル信号に対する
書き込み用のアドレス信号ｄと読み出し用のアドレス信
号ｄとの発生タイミングは異なる。
【００１２】その後、メモリー１２からの出力デジタル
信号ｅは、Ｄ／Ａ変換回路１３においてサンプリング信
号ｂによって定まるサンプリング周波数でアナログ信号
ｆに変換される。このとき、デジタル信号ｃがメモリー
１２でサンプリング信号ｂの周波数が変化するため、上
記のメモリー１２の出力デジタル信号ｄはＡ／Ｄ変換回
路１１のサンプリング周波数と異なるサンプリング周波
数でアナログ信号に変換する。その後、Ｄ／Ａ変換回路
１３の出力信号ｆは入力端子ＩＮの入力信号と加算回路
１０で加算される。
信号ｅは、Ｄ／Ａ変換回路１３においてサンプリング信
号ｂによって定まるサンプリング周波数でアナログ信号
ｆに変換される。このとき、デジタル信号ｃがメモリー
１２でサンプリング信号ｂの周波数が変化するため、上
記のメモリー１２の出力デジタル信号ｄはＡ／Ｄ変換回
路１１のサンプリング周波数と異なるサンプリング周波
数でアナログ信号に変換する。その後、Ｄ／Ａ変換回路
１３の出力信号ｆは入力端子ＩＮの入力信号と加算回路
１０で加算される。
【００１３】次に、具体的な数値を用いて、図１のサラ
ウンド回路の入出力信号の状態を説明する。まず、サン
プリング信号発生回路１４からのサンプリング信号ｂの
周波数は図２（イ）のように７．５ＭＨｚと８．５ＭＨ
ｚとの範囲を周期１０Ｈｚの三角波形で変化している。
例えば、Ａ／Ｄ変換回路１１のサンプリング周波数が
７．５ＭＨｚのとき、図２（ロ）のような入力信号がＡ
／Ｄ変換回路１１に印加されるとする。すると、入力信
号は図２（ロ）の点線で定まる間隔でデジタル信号ｃに
変換される。その後、サンプリング信号ｄの周波数が変
化し、Ａ／Ｄ変換回路１１の出力信号ｃは概ね７．５Ｍ
Ｈｚのサンプリング信号に同期した書き込み用のアドレ
ス信号ｄでメモリー１２に書き込まれる。そして、この
出力信号ｃがメモリー１２で遅延されている間、サンプ
リング信号ｂは７．５ＭＨｚから８．５ＭＨｚに変化す
る。遅延後、概ね８．５ＭＨｚのサンプリング信号ｂに
同期した読み出し用のアドレス信号ｄでメモリー１２か
ら出力デジタル信号ｅが読み出される。デジタル信号ｅ
が読み出されたとき、Ｄ／Ａ変換回路１３のサンプリン
グ周波数は８．５ＭＨｚになっている。その為、出力デ
ジタル信号ｅのアナログ信号への変換によって、Ｄ／Ａ
変換回路１３の出力アナログ信号ｆは図２（ハ）のよう
な信号になる。図２（ハ）より、アナログ変換する間隔
は７．５ＭＨｚでデジタル変換するたときの間隔より狭
くなる。即ち、ある入力信号が７．５ＭＨｚのサンプリ
ング周波数でＡ／Ｄ変換された後、対応するデジタル信
号が８．５ＭＨｚのサンプリング周波数でＤ／Ａ変換さ
れることにより、入力端子ＩＮの入力信号よりも、Ｄ／
Ａ変換回路１３の出力アナログ信号ｆの周期が短くな
り、その周波数は高くなる。
ウンド回路の入出力信号の状態を説明する。まず、サン
プリング信号発生回路１４からのサンプリング信号ｂの
周波数は図２（イ）のように７．５ＭＨｚと８．５ＭＨ
ｚとの範囲を周期１０Ｈｚの三角波形で変化している。
例えば、Ａ／Ｄ変換回路１１のサンプリング周波数が
７．５ＭＨｚのとき、図２（ロ）のような入力信号がＡ
／Ｄ変換回路１１に印加されるとする。すると、入力信
号は図２（ロ）の点線で定まる間隔でデジタル信号ｃに
変換される。その後、サンプリング信号ｄの周波数が変
化し、Ａ／Ｄ変換回路１１の出力信号ｃは概ね７．５Ｍ
Ｈｚのサンプリング信号に同期した書き込み用のアドレ
ス信号ｄでメモリー１２に書き込まれる。そして、この
出力信号ｃがメモリー１２で遅延されている間、サンプ
リング信号ｂは７．５ＭＨｚから８．５ＭＨｚに変化す
る。遅延後、概ね８．５ＭＨｚのサンプリング信号ｂに
同期した読み出し用のアドレス信号ｄでメモリー１２か
ら出力デジタル信号ｅが読み出される。デジタル信号ｅ
が読み出されたとき、Ｄ／Ａ変換回路１３のサンプリン
グ周波数は８．５ＭＨｚになっている。その為、出力デ
ジタル信号ｅのアナログ信号への変換によって、Ｄ／Ａ
変換回路１３の出力アナログ信号ｆは図２（ハ）のよう
な信号になる。図２（ハ）より、アナログ変換する間隔
は７．５ＭＨｚでデジタル変換するたときの間隔より狭
くなる。即ち、ある入力信号が７．５ＭＨｚのサンプリ
ング周波数でＡ／Ｄ変換された後、対応するデジタル信
号が８．５ＭＨｚのサンプリング周波数でＤ／Ａ変換さ
れることにより、入力端子ＩＮの入力信号よりも、Ｄ／
Ａ変換回路１３の出力アナログ信号ｆの周期が短くな
り、その周波数は高くなる。
【００１４】上記例えと同様に考えると、例えば、入力
信号ＩＮが８．５ＭＨｚのサンプリング周波数でＡ／Ｄ
変換された場合は、これに対応するデジタル信号がＤ／
Ａ変換回路１３に印加されたときにはサンプリング周波
数は７．５ＭＨｚになる。この場合、Ｄ／Ａ変換時のサ
ンプリング間隔がＡ／Ｄ変換時より広くなるので、Ｄ／
Ａ変換回路１３の出力信号ｆは、入力端子ＩＮの入力信
号より周期が長くなり、周波数が低くなる。このよう
に、入力信号がＡ／Ｄ変換回路１１に印加されたとき、
サンプリング周波数が上昇方向または低下方向に変化し
ているかによって、出力アナログ信号ｆの周波数は同一
の入力信号ＩＮより高くなったり、低くなったりする。
信号ＩＮが８．５ＭＨｚのサンプリング周波数でＡ／Ｄ
変換された場合は、これに対応するデジタル信号がＤ／
Ａ変換回路１３に印加されたときにはサンプリング周波
数は７．５ＭＨｚになる。この場合、Ｄ／Ａ変換時のサ
ンプリング間隔がＡ／Ｄ変換時より広くなるので、Ｄ／
Ａ変換回路１３の出力信号ｆは、入力端子ＩＮの入力信
号より周期が長くなり、周波数が低くなる。このよう
に、入力信号がＡ／Ｄ変換回路１１に印加されたとき、
サンプリング周波数が上昇方向または低下方向に変化し
ているかによって、出力アナログ信号ｆの周波数は同一
の入力信号ＩＮより高くなったり、低くなったりする。
【００１５】また、上記の例えでは、同一デジタル信号
に対応するアナログ変換時とデジタル変換時とのサンプ
リング信号の周波数差が１ＭＨｚとなっている。上記の
ように、Ａ／Ｄ変換回路１１の出力信号ｃのＤ／Ａ変換
回路１３までの伝送時間がサンプリング周波数の変化の
約半周期分かかるとすると、Ａ／Ｄ変換時のサンプリン
グ周波数が７．６ＭＨｚの場合同一デジタル信号に対す
るＤ／Ａ変換時のサンプリング周波数は８．４ＭＨｚと
なり、サンプリング信号の周波数差は０．８ＭＨｚにな
る。よって、Ｄ／Ａ変換時のサンプリングの間隔は、１
ＭＨｚのサンプリング周波数幅のときより広くなるの
で、出力アナログ信号ｆの周期は、サンプリング周波数
差が１ＭＨｚの場合より、長くなる。よって、入力信号
ＩＮがＡ／Ｄ変換回路１１に印加されたときのサンプリ
ング周波数により、入力信号ＩＮに対応する出力アナロ
グ信号ｆの１周期が様々に変わり、出力アナログ信号ｆ
の周波数が変わる。
に対応するアナログ変換時とデジタル変換時とのサンプ
リング信号の周波数差が１ＭＨｚとなっている。上記の
ように、Ａ／Ｄ変換回路１１の出力信号ｃのＤ／Ａ変換
回路１３までの伝送時間がサンプリング周波数の変化の
約半周期分かかるとすると、Ａ／Ｄ変換時のサンプリン
グ周波数が７．６ＭＨｚの場合同一デジタル信号に対す
るＤ／Ａ変換時のサンプリング周波数は８．４ＭＨｚと
なり、サンプリング信号の周波数差は０．８ＭＨｚにな
る。よって、Ｄ／Ａ変換時のサンプリングの間隔は、１
ＭＨｚのサンプリング周波数幅のときより広くなるの
で、出力アナログ信号ｆの周期は、サンプリング周波数
差が１ＭＨｚの場合より、長くなる。よって、入力信号
ＩＮがＡ／Ｄ変換回路１１に印加されたときのサンプリ
ング周波数により、入力信号ＩＮに対応する出力アナロ
グ信号ｆの１周期が様々に変わり、出力アナログ信号ｆ
の周波数が変わる。
【００１６】従って、ある入力信号がＡ／Ｄ変換回路１
１に印加されたとき、その時点でＡ／Ｄ変換のサンプリ
ング周波数やサンプリング周波数が上昇方向または低下
方向に変化しているかによって、同一入力信号に対応す
るＤ／Ａ変換回路１３の出力信号ｆの周波数は変化す
る。例えば、図３（イ）のような１ＫＨｚの単一周波数
の入力信号が入力端子ＩＮに印加されると、Ｄ／Ａ変換
回路１３の出力アナログ信号ｆは、図３（ロ）のように
様々な周波数成分を持つ出力信号となり、１ＫＨｚの周
波数が他の周波数に分散される。サンプリング信号ｂの
周波数変化に規則性を持たせることにより、図３（ロ）
のようにその入力信号の周波数を中心として左右対称に
分散させることができ、出力アナログ信号ｆの周波数
は、１ＫＨｚから高周波方向に、そして高周波方向から
１ＫＨｚに順に分散される動きと１ＫＨｚから低周波方
向に、そして低周波方向から１ＫＨｚに順に分散される
動きとが交互に繰り返されて分散される。これにより、
加算回路１０においてＤ／Ａ変換回路１３の出力信号を
入力端子ＩＮの入力信号に重畳すると、加算回路１０の
出力信号に入力信号の周波数成分の他にも周波数成分が
存在するので、相対的に入力端子ＩＮの入力信号の周波
数成分をぼやかすことができる。入力信号の周波数成分
をぼやかすことにより、擬似的にオリジナルのオーディ
オ信号と反響信号とが重畳された状態を再現することが
できる。
１に印加されたとき、その時点でＡ／Ｄ変換のサンプリ
ング周波数やサンプリング周波数が上昇方向または低下
方向に変化しているかによって、同一入力信号に対応す
るＤ／Ａ変換回路１３の出力信号ｆの周波数は変化す
る。例えば、図３（イ）のような１ＫＨｚの単一周波数
の入力信号が入力端子ＩＮに印加されると、Ｄ／Ａ変換
回路１３の出力アナログ信号ｆは、図３（ロ）のように
様々な周波数成分を持つ出力信号となり、１ＫＨｚの周
波数が他の周波数に分散される。サンプリング信号ｂの
周波数変化に規則性を持たせることにより、図３（ロ）
のようにその入力信号の周波数を中心として左右対称に
分散させることができ、出力アナログ信号ｆの周波数
は、１ＫＨｚから高周波方向に、そして高周波方向から
１ＫＨｚに順に分散される動きと１ＫＨｚから低周波方
向に、そして低周波方向から１ＫＨｚに順に分散される
動きとが交互に繰り返されて分散される。これにより、
加算回路１０においてＤ／Ａ変換回路１３の出力信号を
入力端子ＩＮの入力信号に重畳すると、加算回路１０の
出力信号に入力信号の周波数成分の他にも周波数成分が
存在するので、相対的に入力端子ＩＮの入力信号の周波
数成分をぼやかすことができる。入力信号の周波数成分
をぼやかすことにより、擬似的にオリジナルのオーディ
オ信号と反響信号とが重畳された状態を再現することが
できる。
【００１７】図４は、本発明の他の実施の形態を示す図
であり、図１と異なる点は図１のメモリー１２に代え
て、Ｎ段のシフトレジスタ１６を用いた点にある。図４
において、シフトレジスタ１６にはサンプリング信号ｂ
がクロックとして直接印加されており、シフトレジスタ
１６内のデータのシフトはサンプリング信号ｂにより行
われる。Ａ／Ｄ変換回路１１の出力信号ｃは、サンプリ
ング信号ｂによりシフトレジスタ１６に取り込まれ、シ
フトレジスタ１６中をシフトされる。尚、Ｎ段のシフト
レジスタ１６のシフト時間が遅延時間となる。サンプリ
ング信号ｂの周波数は時間的に刻々と変化するので、こ
のＡ／Ｄ変換回路１１の出力信号ｃがシフトされる間、
シフトレジスタ１６のシフト速度は刻々と変化する。そ
の為、Ａ／Ｄ変換回路１１の出力信号ｃがシフトレジス
タ１６に印加されるときと、この出力信号がシフトレジ
スタ１６から発生するときにおいて、サンプリング信号
ｂの周波数は異なる。よって、同一デジタル信号に対す
るＡ／Ｄ変換回路１１とＤ／Ａ変換回路１３とのサンプ
リング周波数は異なる。その為、図１と同様、Ｄ／Ａ変
換回路１３の出力端には入力端子ＩＮの入力信号の周波
数成分の他にも周波数成分を発生させることができる。
従って、相対的に入力端子ＩＮの入力信号の周波数成分
をぼやかすことにより、擬似的にオリジナルのオーディ
オ信号と反響信号とが重畳された状態を再現することが
できる。
であり、図１と異なる点は図１のメモリー１２に代え
て、Ｎ段のシフトレジスタ１６を用いた点にある。図４
において、シフトレジスタ１６にはサンプリング信号ｂ
がクロックとして直接印加されており、シフトレジスタ
１６内のデータのシフトはサンプリング信号ｂにより行
われる。Ａ／Ｄ変換回路１１の出力信号ｃは、サンプリ
ング信号ｂによりシフトレジスタ１６に取り込まれ、シ
フトレジスタ１６中をシフトされる。尚、Ｎ段のシフト
レジスタ１６のシフト時間が遅延時間となる。サンプリ
ング信号ｂの周波数は時間的に刻々と変化するので、こ
のＡ／Ｄ変換回路１１の出力信号ｃがシフトされる間、
シフトレジスタ１６のシフト速度は刻々と変化する。そ
の為、Ａ／Ｄ変換回路１１の出力信号ｃがシフトレジス
タ１６に印加されるときと、この出力信号がシフトレジ
スタ１６から発生するときにおいて、サンプリング信号
ｂの周波数は異なる。よって、同一デジタル信号に対す
るＡ／Ｄ変換回路１１とＤ／Ａ変換回路１３とのサンプ
リング周波数は異なる。その為、図１と同様、Ｄ／Ａ変
換回路１３の出力端には入力端子ＩＮの入力信号の周波
数成分の他にも周波数成分を発生させることができる。
従って、相対的に入力端子ＩＮの入力信号の周波数成分
をぼやかすことにより、擬似的にオリジナルのオーディ
オ信号と反響信号とが重畳された状態を再現することが
できる。
【００１８】ところで、図１において、サンプリング信
号発生回路１４からのサンプリング信号の周波数を、例
えば、図２（イ）のように７．５ＭＨｚと８．５ＭＨｚ
との周波数範囲を連続的に変化させているが、これに限
らず、サンプリング信号の周波数を図２（ニ）のように
ランダムに変化させてもよい。サンプリング信号の周波
数がランダムに変わるので、Ａ／Ｄ変換回路１１の出力
信号がメモリー１２で遅延される間、同一デジタル信号
に対するＡ／Ｄ変換時とＤ／Ａ変換時とのサンプリング
周波数が様々に且つランダムに異なる。１ＫＨｚの入力
信号ＩＮを印加したとき、出力アナログ信号ｆの周波数
は図３（ロ）になるが、分散された周波数はランダムに
表れる。その為、サンプリング信号の周波数をランダム
に変化させても、サンプリング信号の周波数を連続的に
変化させたときと同様、Ｄ／Ａ変換回路１３の出力端に
は入力端子ＩＮの入力信号の周波数成分の他にも周波数
成分を発生させることができる。
号発生回路１４からのサンプリング信号の周波数を、例
えば、図２（イ）のように７．５ＭＨｚと８．５ＭＨｚ
との周波数範囲を連続的に変化させているが、これに限
らず、サンプリング信号の周波数を図２（ニ）のように
ランダムに変化させてもよい。サンプリング信号の周波
数がランダムに変わるので、Ａ／Ｄ変換回路１１の出力
信号がメモリー１２で遅延される間、同一デジタル信号
に対するＡ／Ｄ変換時とＤ／Ａ変換時とのサンプリング
周波数が様々に且つランダムに異なる。１ＫＨｚの入力
信号ＩＮを印加したとき、出力アナログ信号ｆの周波数
は図３（ロ）になるが、分散された周波数はランダムに
表れる。その為、サンプリング信号の周波数をランダム
に変化させても、サンプリング信号の周波数を連続的に
変化させたときと同様、Ｄ／Ａ変換回路１３の出力端に
は入力端子ＩＮの入力信号の周波数成分の他にも周波数
成分を発生させることができる。
【００１９】
【発明の効果】本発明によれば、サンプリング信号の周
波数が時間的に変化するので、Ａ／Ｄ変換回路の出力信
号がメモリーで遅延されている間に、Ａ／Ｄ変換回路と
Ｄ／Ａ変換回路とのサンプリング信号の周波数が異な
り、様々な周波数を有する出力信号を得ることができ
る。Ｄ／Ａ変換回路の出力信号を入力信号に重畳すれ
ば、入力信号の周波数成分をぼやかすことになり、擬似
的にオリジナルのオーディオ信号と反響信号とが重畳さ
れた状態を再現することができる。よって、Ｄ／Ａ変換
回路を１個で、擬似的に音場を再現することができ、回
路構成を簡単に、回路規模を縮小することができる。
波数が時間的に変化するので、Ａ／Ｄ変換回路の出力信
号がメモリーで遅延されている間に、Ａ／Ｄ変換回路と
Ｄ／Ａ変換回路とのサンプリング信号の周波数が異な
り、様々な周波数を有する出力信号を得ることができ
る。Ｄ／Ａ変換回路の出力信号を入力信号に重畳すれ
ば、入力信号の周波数成分をぼやかすことになり、擬似
的にオリジナルのオーディオ信号と反響信号とが重畳さ
れた状態を再現することができる。よって、Ｄ／Ａ変換
回路を１個で、擬似的に音場を再現することができ、回
路構成を簡単に、回路規模を縮小することができる。
【００２０】また、遅延回路としてメモリーに代えてシ
フトレジスタを用いると、Ｄ／Ａ変換回路を１個で疑似
音場を再現できるとともに、遅延回路の回路構成を簡単
にすることができる。
フトレジスタを用いると、Ｄ／Ａ変換回路を１個で疑似
音場を再現できるとともに、遅延回路の回路構成を簡単
にすることができる。
【図１】本発明の実施の形態を示すブロック図である。
【図２】本発明の回路の各々の出力信号を示す波形図で
ある。
ある。
【図３】図１の回路の入出力信号の周波数成分示す特性
図である。
図である。
【図４】本発明の他の実施の形態を示すブロック図であ
る。
る。
【図５】従来例を示すブロック図である。
１１ Ａ／Ｄ変換回路 １２ メモリー １３ Ｄ／Ａ変換回路 １４ サンプリング信号発生回路 １５ アドレス信号発生回路 １６ シフトレジスタ
Claims (5)
- 【請求項１】アナログ信号をデジタル信号に変換するＡ
／Ｄ変換回路と、前記Ａ／Ｄ変換回路の出力デジタル信
号を遅延する遅延回路と、前記遅延回路の出力デジタル
信号をアナログ信号に変換するＤ／Ａ変換回路とを備え
るサラウンド回路において、 前記Ａ／Ｄ変換回路及び前記Ｄ／Ａ変換回路のサンプリ
ングのためのサンプリング信号を発生するとともに、前
記サンプリング信号の周波数を時間的に変化させるサン
プリング信号発生回路を備えることを特徴とするサラウ
ンド回路。 - 【請求項２】前記遅延回路は、 前記サンプリング信号に応じて、書き込み及び読み出し
用のアドレス信号を発生するアドレス信号発生回路と、 前記Ａ／Ｄ変換回路の出力デジタル信号を前記アドレス
信号に応じて書き込みまたは読み出しを行うメモリー
と、 から成ることを特徴とする請求項１記載のサラウンド回
路。 - 【請求項３】前記遅延回路は、 前記サンプリング信号をクロックとし、前記Ａ／Ｄ変換
回路の出力デジタル信号を順次シフトするシフトレジス
タから成ることを特徴とする請求項１記載のサラウンド
回路。 - 【請求項４】前記サンプリング信号発生回路は、 前記サンプリング信号の周波数を、所定の周波数の範囲
内において上昇方向と低下方向とに交互に繰り返して変
化させることを特徴とする請求項１記載のサラウンド回
路。 - 【請求項５】前記サンプリング信号発生回路は、 前記サンプリング信号の周波数を、ランダムに変化させ
ることを特徴とする請求項１記載のサラウンド回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8302192A JPH10143184A (ja) | 1996-11-13 | 1996-11-13 | サラウンド回路 |
| TW086116298A TW369746B (en) | 1996-11-13 | 1997-11-04 | Surround circuit |
| KR1019970059528A KR19980042342A (ko) | 1996-11-13 | 1997-11-12 | 입력 신호와 다른 주파수의 출력 신호를 얻는 서라운드 회로 |
| US08/969,141 US6118394A (en) | 1996-11-13 | 1997-11-12 | Circuit for obtaining an output signal having distributed frequencies around a frequency of an input signal |
| EP97309158A EP0843503A3 (en) | 1996-11-13 | 1997-11-13 | Circuit for obtaining a surround sound effect |
| CNB971262284A CN1146298C (zh) | 1996-11-13 | 1997-11-13 | 获得与输入信号不同频率的输出信号的环绕电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8302192A JPH10143184A (ja) | 1996-11-13 | 1996-11-13 | サラウンド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10143184A true JPH10143184A (ja) | 1998-05-29 |
Family
ID=17906052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8302192A Pending JPH10143184A (ja) | 1996-11-13 | 1996-11-13 | サラウンド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10143184A (ja) |
-
1996
- 1996-11-13 JP JP8302192A patent/JPH10143184A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6118394A (en) | Circuit for obtaining an output signal having distributed frequencies around a frequency of an input signal | |
| US5081604A (en) | Finite impulse response (fir) filter using a plurality of cascaded digital signal processors (dsps) | |
| CA2013082C (en) | Pitch shift apparatus | |
| US4268717A (en) | Time-modulated delay system and improved reverberation simulator using same | |
| GB2219158A (en) | Digital-analog converter | |
| US4303991A (en) | Time-modulated delay system | |
| JPH0798586A (ja) | 電子楽器の音源装置 | |
| JPH10143184A (ja) | サラウンド回路 | |
| JP3855711B2 (ja) | 音波形データ用ディジタル信号処理装置 | |
| JPH10161689A (ja) | サラウンド回路 | |
| JPH087642B2 (ja) | ディジタルファンクションジェネレータ | |
| JPS639240B2 (ja) | ||
| JPH10161688A (ja) | サラウンド回路 | |
| KR19980042342A (ko) | 입력 신호와 다른 주파수의 출력 신호를 얻는 서라운드 회로 | |
| JPH0549132B2 (ja) | ||
| JP2684820B2 (ja) | サラウンド回路 | |
| JP2970372B2 (ja) | 音源パラメータ供給装置 | |
| JPH0446317Y2 (ja) | ||
| JPH03174592A (ja) | 電子楽器の音源回路 | |
| JP3855710B2 (ja) | 音波形データ用ディジタル信号処理装置 | |
| JP3167267B2 (ja) | 時間軸処理装置 | |
| JPH08163399A (ja) | ディジタル信号の位相差吸収装置 | |
| JPH0325796B2 (ja) | ||
| JPH08292764A (ja) | 信号切換装置 | |
| JPS6332595A (ja) | エコ−ミユ−テイング装置 |