JPH10163111A - エピタキシャル・ウェーハ - Google Patents

エピタキシャル・ウェーハ

Info

Publication number
JPH10163111A
JPH10163111A JP32291996A JP32291996A JPH10163111A JP H10163111 A JPH10163111 A JP H10163111A JP 32291996 A JP32291996 A JP 32291996A JP 32291996 A JP32291996 A JP 32291996A JP H10163111 A JPH10163111 A JP H10163111A
Authority
JP
Japan
Prior art keywords
wafer
epitaxial wafer
epitaxial
concentration
lifetime
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32291996A
Other languages
English (en)
Inventor
Atsuko Kubota
田 敦 子 窪
Koichi Sekine
根 弘 一 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP32291996A priority Critical patent/JPH10163111A/ja
Publication of JPH10163111A publication Critical patent/JPH10163111A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 優れた特性のデバイスを製造することができ
るエピタキシャル・ウェーハの提供。 【解決手段】 μ−PCD法で測定したライフタイムが
300μsec以上であることを特徴とする、接合リー
ク電流の発生を抑制したエピタキシャル・ウェーハ、エ
ピタキシャル層中のMo濃度が4×1010cm-3以下で
あることを特徴とする接合リーク電流の発生を抑制した
エピタキシャル・ウェーハ、ならびにDLTS法によ
り、Feが検出され、Moが検出されないエピタキシャ
ル・ウェーハであって、μ−PCD法で測定したライフ
タイムが100μsec以上であることを特徴とする、
接合リーク電流の発生を抑制したエピタキシャル・ウェ
ーハ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、μ−PCD法によ
り測定されるライフタイムが長いエピタキシャル・ウェ
ーハに関するものであり、特にMOSデバイスに適用す
るのに適したエピタキシャル・ウェーハに関するもので
ある。
【0002】
【従来の技術】Siウェーハ中に存在する金属不純物
は、深い準位をつくって再結合中心になると一般に考え
られている。特に金属不純物がウェーハ表面近傍に存在
するとデバイス特性に影響を及ぼすと考えられる。例え
ばPN接合において逆バイアスを印加してできた空乏層
中に金属不純物が存在すると、生成中心から電荷のわき
だしが起こり、その結果、生成電流が発生して接合電圧
を下げる。そこでウェーハ中、特にウェーハ表面近傍の
金属不純物レベルを下げることが重要である。
【0003】最近、MOSデバイス用ウェーハとして使
用されるようになってきたエピタキシャル・ウェーハ
は、基材ウェーハ上にエピタキシャル層を形成させたも
のである。このエピタキシャル・ウェーハは、比較的高
コストではあるものの、特性の向上、設計およびプロセ
スの簡略化が可能となるため、昨今、その重要性が認識
され、応用されつつあるものである。
【0004】
【発明が解決しようとする課題】このエピタキシャル・
ウェーハを製造するためには、基材ウェーハ、例えばC
zウェーハ、表面に不純物の種類や濃度を制御して、厚
さ1μm未満から100μm程度までのエピタキシャル
層を形成させる。現在では、エピタキシャル層の材料
に、テトラクロルシラン、トリクロルシラン、ジクロル
シラン、またはモノクロルシランなどを用い、基材ウェ
ーハをこれらの材料雰囲気中において、1000〜12
00℃に加熱することによりエピタキシャル・ウェーハ
を得る、気相エピタキシャル成長法が多く用いられてい
る。
【0005】このようは方法の具体的な例はいくつかあ
る。当初はウェーハを支持するサセプタに通電すること
により加熱する抵抗加熱方式がとられていたが、一度に
処理するウェーハの枚数の増加とその際の熱分布を均一
にするために、高周波による加熱がとられるようになっ
た。現在では、さらに赤外線による加熱を組み合わせて
加熱する方法などがとられている。
【0006】一方、このような加熱によりエピタキシャ
ル成長を行う装置としても、各種のものが提案、および
実用化されている。具体的には、横型炉、ディスク型
(縦型)炉、シリンダー型(バレル型)炉、およびその
他がある。
【0007】しかし、どの方法または装置を用いても、
得られるエピタキシャル・ウェーハの特性には限りがあ
り、デバイスとしたときに微少リーク電流の発生をある
程度以下に抑えることが困難であった。検討の結果、こ
れは、エピタキシャル・ウェーハを製造するためには高
温でエピタキシャル層を形成させるために、エピタキシ
ャル層堆積時、装置内に金属不純物が存在する場合に金
属不純物による汚染を受けるためであることがわかっ
た。これらの金属汚染源としては、原料として用いるシ
リコン結晶やシリコン含有化合物の他に、反応漕、例え
ば石英ベルジャーや石英シリンダー、の洗浄または乾燥
時に付着した金属不純物、反応漕を構成する素材に含ま
れる金属不純物、装置の配管系に通常用いられるステン
レス成分が考えられる。
【0008】
【課題を解決するための手段】従来、エピタキシャル・
ウェーハ中の金属不純物、あるいはそれに起因する微少
リーク電流と、μ−PCD法によるライフタイムとの関
係は明確にはされていなかったが、本発明者らの検討に
より、特定のライフタイムを有するエピタキシャル・ウ
ェーハで微少リーク電流が少ないことがわかった。
【0009】すなわち、本発明の、特定のライフタイム
を有するエピタキシャル・ウェーハは、ウェーハ製造時
の金属汚染の要因を排除して、ウェーハ中の金属不純
物、具体的にはMo、Fe、Ni、およびCu、特にM
o、の含量を低減させることにより得ることができる。
具体的には、下記のような手段、またはそれらの組み合
わせにより達成される。 (1)用いる原材料を精製する、(2)用いる製造装置
を構成する素材を不純物含量の少ないものにする、
(3)製造装置を洗浄するための洗浄剤を精製する、
(4)製造装置の露出部を不純物含量の少ない素材でコ
ーティングする、(5)製造雰囲気そのものの金属不純
物含量を少なくする、(6)および、本発明の効果を損
なわないその他の方法。
【0010】本発明のエピタキシャル・ウェーハでは、
加熱処理などにより金属は結晶に拡散または析出して偏
在しているが、このウェーハ中の金属不純物は、種々の
方法により測定される。ウェーハ表面上の金属不純物の
分析には、ICP(Inductively Coupled Plasma)−MA
SS法、AA(Atomic Absorption) 法、またはIC(Ion
Chromatography)法が用いられる。また、ウェーハ内部
の金属不純物の分析には、DLTS(Deep Level Transi
ent Spectroscopy) 法、またはSPV(SurfacePhoto Vo
ltage) 法などが用いられる。これらの方法について
は、種々の成書、例えば「アドバンストエレクトロニク
スシリーズ I−5 シリコン−結晶成長とウェーハ加
工」阿部孝夫著(培風館)、などに記載されている。
【0011】
【発明の実施の形態】
【実施例】実施例1 典型的なエピタキシャル・ウェーハのDLTSによる不
純物測定の例は図1および図2に示す通りである。図1
はP型ウェーハのエピタキシャル層中の不純物の測定結
果を示すものであり、57Kの位置にFe−Bピーク
が、190Kの位置にMoピークが観察される。図2
は、同様にN型ウェーハのエピタキシャル層中不純物の
測定結果を示すものであり、160Kおよび190Kの
位置にMoピークが観察される。なお、この2つのピー
クはMoによるものと確定されていないが、HAMAGUCHI
らの報告(JJAP 30(1991)L1837) と下記に述べる拡散挙
動からMoによるものであると推定した。
【0012】同様にして各種のエピタキシャル・ウェー
ハについてDLTS測定を行い、得られた結果をピーク
の有無の観点からまとめると図3に示すとおりである。
P型ウェーハでは、(ア)FeおよびMo、(イ)Mo
のみ、(ウ)Feのみ、および(エ)ピークは観測され
ず、の4つの場合がある。一方、N型ウェーハではFe
によるピークは観測されず、(オ)Moだけ、(カ)ピ
ークは観測されず、の2つの場合があり、なおかつ
(オ)は、(オ)−1 160Kおよび190Kの2つ
の位置にピークが観測される、(オ)−2 160Kの
位置にのみピークが観測される、および(オ)−3 1
90Kの位置にのみピークが観測される、の3つの場合
がある。Moのピークの現れ方が3種類ある理由は現在
のところ不明である。
【0013】次に、FeとMoの深さ分布を測定した。
深さ分布の測定方法としては、HF+HNO3 溶液でエ
ピタキシャル・ウェーハの表面からエピタキシャル層ま
たは基板ウェーハまで、任意の深さまでエッチングし、
その表面にショットキー電極を作成してDLTS測定を
行った。測定対象のウェーハとして、石英ベルジャーを
有するシリンダー型炉を用い、Czウェーハ上にSiエ
ピタキシャル層を成長させたエピタキシャルウェハであ
って、深さ分布を測定しやすい、エピタキシャル層の厚
さが30μmのもの、また不純物濃度を高感度で測定す
るためにP/PあるいはN/N構造のもの、を選んだ。
エッチングの深さは、5、10、15、20、25、3
0、32、37、および42μmとした。
【0014】得られた結果は図4および図5に示す通り
である。この結果より、以下に示す通り、不純物元素ご
とに、深さ分布に特徴があることがわかった。図4はF
eの深さ分布を示すものであり、表面に向かって外方拡
散によると考えられる濃度の減少が認められるが、その
内側では、基板に至るまでほぼ均一に拡散していること
がわかる。一方、図5はMoの深さ分布を示すものであ
り、Moはエピタキシャル層/基板界面で最も濃度が高
く、表面に向かって濃度が減少する分布を示している。
しかしながら、Moの分布はFeとは異なり、エピタキ
シャル層中にのみ存在し、基板中にはほとんど分布しな
い。
【0015】このような元素による深さ分布の違いは、
各元素の拡散のし易さから説明できる。図6は、その説
明のためのものである。図6(a)〜(e)は、それぞ
れウェーハ成長過程におけるの不純物の挙動と深さ分布
を表すものである。
【0016】まず、Feの場合、基板ウェーハ表面に達
すると、エピタキシャル層の温度が高温(例えば110
0℃以上)であるために、基板ウェーハ中に拡散してい
く。エピタキシャル層の成長が(b)、(c)と進んで
いっても、外部からのFe供給と内部における拡散が常
に起こるために、Feの濃度分布はウェーハ中でほぼ一
定になるものと考えられる。さらにエピタキシャル層成
長終了後、温度が降下する過程(d)では、外部からの
Feの供給よりもエピタキシャル層からのFeの外方拡
散の量が多くなり、表面近傍ではFeの分布が少ないプ
ロファイルが形成される。
【0017】これに対して、Moは基板中に拡散しにく
いものであることが知られており、図6(b)または
(c)に示されるように、基板中のMo分布は極めて少
なくなっている。
【0018】このような結果は、エピタキシャル・ウェ
ーハに特徴的なものであって、エピタキシャル層の厚さ
などには依存しない一般的なものであると解される。従
って、エピタキシャル層の厚さが2〜3μmであるよう
なエピタキシャル・ウェーハから、エピタキシャル層の
厚さが6〜10μm、あるいは25μm以上のエピタキ
シャル・ウェーハまで、すべてのものに当てはまると考
えられる。
【0019】一方、拡散しにくいMoのプロファイルか
ら、不純物がどのように導入されるかを推定することが
できる。Moの深さ分布は、図5に示される通り、エピ
タキシャル層成長開始時で最も高く、表面に近づくにつ
れて徐々に減少している。これから、Moの汚染源と考
えられる反応装置、例えば石英ベルジャー、の内部表面
やサセプタ配管露出部などがSiのウォールデポなどで
覆われることで、雰囲気中にある不純物の量が減少して
いくものと推定される。
【0020】このようにエピタキシャル・ウェーハに導
入される金属不純物は、元素によりその拡散挙動が非常
に異なるので、ゲッタリング挙動も全く異なる。Feは
拡散しやすいためにゲッタサイト(P/P+ ウェーハで
はP+ 基板、基板がIG基板の場合はIG層、裏面ポリ
Si付き基板の場合はポリSi膜、またはリン拡散処理
を行う場合はリン拡散層)に容易に到達するためにゲッ
タリング可能であるが、Moはほとんど拡散しないため
にゲッタリングされない。そこで、特にMoがエピタキ
シャル層に導入されないようにすることが高品質なエピ
タキシャル・ウェーハを作成する上で重要となる。な
お、上述したようにこの実施例ではP/P、N/N構造
のエピタキシャル・ウェーハを用いたが、基板にゲッタ
リング効果のある基板(P+ 基板、IG基板、または裏
面ポリSi付き基板)を用いてもMoの深さ分布は同様
である。また、Feについても、ゲッタリングされる可
能性があるとはいっても、プロセスの高温処理中に再放
出され、図6(e)に示すように、表面濃度が内部と同
程度まで高くなり、そのためにデバイスに悪影響を与え
ることがあるので、Feも導入されないようにする必要
がある。
【0021】以上から、ウェーハにとって最も影響の大
きいと思われるMoについて、デバイスに与える影響を
調べた。図3で、Moのみ観測、あるいは何も観測され
なかった(イ)、(エ)、(オ)、および(カ)のウェ
ーハについて、μ−PCD法で測定したライフタイムと
DLTSで測定したMo濃度との関係を調べた。得られ
た結果は図7に示すとおりである。Mo濃度とライフタ
イムの間に負の相関関係のある部分(図3中、黒ヌリの
菱形マークで表示)と、相関のない部分(図3中、白ヌ
キの菱形マークで表示)があることがわかる。
【0022】次に、このような不純物分布を有するエピ
タキシャル・ウェーハがデバイスにどのような影響を与
えるかを調べた。図3に示される(イ)、(エ)、
(オ)、および(カ)のウェーハを用いてダイオードを
作成し、逆方向耐圧の微少接合リーク電流を調べた。D
LTSで測定したMo濃度と微少リーク電流の関係は図
8に、ライフタイムと微少リーク電流との関係は図9に
示すとおりであった。この結果から、微少リーク電流が
少ないデバイスを得るためには、ウェーハのライフタイ
ムが300μsec以上、好ましくは400μsec以
上、であることが必要であることがわかる。また、Mo
濃度とライフタイムの間の負の相関関係がある部分に着
目すると、Moの濃度が4×1010cm-3以下であるこ
とが必要であることがわかる。
【0023】実施例2 図7において、Mo濃度とライフタイムの間に相関がな
い部分は、DLTSでMoが観測されないことから、M
o以外のライフタイムを下げるDLTS不活性な不純物
を含有していると考えられた。そこで、これらのサンプ
ルをHFとHNO3 の混合溶液で溶解して得られた溶液
を濃縮し、ICP−MASSで分析した。得られた結果
は表1に示すとおりであり、NiおよびCuが含まれて
いることがわかった。
【0024】表1 サンプル1 サンプル2 サンプル3 サンプル4 Ni 1.4 ×1012 9.0 ×1011 1.0 ×1012 < D.L. Cu 5.4 ×1011 6.6 ×1011 < D.L. 4.0 ×1011 (D.L. :測定限界 Ni:5.0×1011 Cu:2.0×1011) この結果より、微少リーク電流が少ないデバイスを得る
ためには、Ni濃度が9×1011cm-3以下、好ましく
は5×1011cm-3以下、Cu濃度が4×1011cm-3
以下、好ましくは2×1011cm-3以下、であることが
必要である。
【0025】実施例3 図3の(ウ)のウェーハ、すなわちDLTSによりFe
のピークのみが観測されるウェーハ、を用いて、不純物
であるFeが微少リーク電流に与える影響を調べた。図
4よりわかるとおり、Feの分布濃度は表面と内部とで
約1桁異なる。そこで、各ウェーハについて、as epi状
態でのFe濃度をDLTSで、内部のFe濃度をSPV
(Surface Photo Voltage) で、それぞれ求め、それらと
微少リーク電流との関係を調べた。得られた結果は図1
0に示すとおりである。
【0026】前記したように、Fe濃度は、例えば表面
で3×1010cm-3と低くても、内部では2×1012c
m-3と高くなっているため、プロセス熱処理によりFe
は内部から低濃度の表面層に拡散して、プロセス中には
表面も内部も同じ濃度になってしまう(図6(e)参
照)。従って、図10より、微少リーク電流を下げるた
めには、Fe濃度がas epi状態の表面で1×1011cm
-3であることが必要であることがわかる。さらに、図1
0のそれぞれの点についてμ−PCD法によるライフタ
イムと微少リーク電流との関係は図11に示すとおりで
ある。これより、微少リーク電流の少ないデバイスを得
るためには、ライフタイムが100μsec以上、好ま
しくは200μsec以上、であることが必要であるこ
とがわかる。
【発明の効果】本発明の、μ−PCDのライフタイムを
所定範囲にしたエピタキシャル・ウェーハ、またはエピ
タキシャル層中の金属不純物含有量を所定範囲にしたエ
ピタキシャル・ウェーハは、リーク電流の発生が抑制さ
れているものである。従って、本発明のエピタキシャル
・ウェーハを用いて作成されたデバイスの特性は極めて
良好となるものである。
【図面の簡単な説明】
【図1】FeおよびMoを含んでいるP型エピタキシャ
ル・ウェーハのDLTS測定データ例を示す図。
【図2】Moを含んでいるN型エピタキシャル・ウェー
ハのDLTS測定データ例を示す図。
【図3】Feおよび(または)Moを含んだP型または
N型エピタキシャル・ウェーハのDLTSデータを模式
的に示す図。
【図4】エピタキシャル・ウェーハにおけるFe濃度の
深さ分布を示す図。
【図5】エピタキシャル・ウェーハにおけるMo濃度の
深さ分布を示す図。
【図6】製造過程におけるエピタキシャル・ウェーハが
FeまたはMoにより汚染を受ける様子を模式的に示す
図。
【図7】ウェーハ中のMo濃度とライフタイムの関係を
示す図。
【図8】ウェーハ中のMo濃度と微少リーク電流の関係
を示す図。
【図9】Moを含むウェーハにおける、微少リーク電流
とライフタイムの関係を示す図。
【図10】ウェーハ中のFe濃度と微少リーク電流の関
係を示す図。
【図11】Feを含むウェーハにおける、微少リーク電
流とライフタイムの関係を示す図。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】μ−PCD法で測定したライフタイムが3
    00μsec以上であることを特徴とする、接合リーク
    電流の発生を抑制したエピタキシャル・ウェーハ。
  2. 【請求項2】エピタキシャル層中のMo濃度が4×10
    10cm-3以下である、請求項1に記載のエピタキシャル
    ・ウェーハ。
  3. 【請求項3】さらに、エピタキシャル層中のNi濃度が
    9×1011cm-3以下、またはCu濃度が4×1011c
    m-3以下である、請求項2に記載のエピタキシャル・ウ
    ェーハ。
  4. 【請求項4】さらに、エピタキシャル層中のFe濃度が
    1×1011cm-3以下である、請求項2に記載のエピタ
    キシャル・ウェーハ。
  5. 【請求項5】さらに、Ni濃度が9×1011cm-3以
    下、またはCu濃度が4×1011cm-3以下である、請
    求項4に記載のエピタキシャル・ウェーハ。
  6. 【請求項6】DLTS法により、Feが検出され、Mo
    が検出されないエピタキシャル・ウェーハであって、μ
    −PCD法で測定したライフタイムが100μsec以
    上であることを特徴とする、接合リーク電流の発生を抑
    制したエピタキシャル・ウェーハ。
JP32291996A 1996-12-03 1996-12-03 エピタキシャル・ウェーハ Pending JPH10163111A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32291996A JPH10163111A (ja) 1996-12-03 1996-12-03 エピタキシャル・ウェーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32291996A JPH10163111A (ja) 1996-12-03 1996-12-03 エピタキシャル・ウェーハ

Publications (1)

Publication Number Publication Date
JPH10163111A true JPH10163111A (ja) 1998-06-19

Family

ID=18149100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32291996A Pending JPH10163111A (ja) 1996-12-03 1996-12-03 エピタキシャル・ウェーハ

Country Status (1)

Country Link
JP (1) JPH10163111A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334855A (ja) * 2001-05-10 2002-11-22 Sanyo Electric Co Ltd 半導体装置の製造方法
US6544145B2 (en) 2000-08-11 2003-04-08 Hakusan Corporation Movable artificial wall and free-climbing apparatus
JP2008034652A (ja) * 2006-07-28 2008-02-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010103144A (ja) * 2008-10-21 2010-05-06 Shin Etsu Handotai Co Ltd N型シリコンエピタキシャルウエーハおよびその評価方法ならびに製造方法
JP2011142327A (ja) * 2006-11-22 2011-07-21 Siltronic Ag 前面および背面を有する半導体ウェハ
JP2013162026A (ja) * 2012-02-07 2013-08-19 Shin Etsu Handotai Co Ltd 気相成長装置の清浄度評価方法及びシリコンエピタキシャルウェーハの製造方法
JP2014036122A (ja) * 2012-08-09 2014-02-24 Sumco Corp エピタキシャル成長炉の評価方法およびエピタキシャルウェーハの製造方法
JP2017005015A (ja) * 2015-06-05 2017-01-05 信越半導体株式会社 半導体基板の評価方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544145B2 (en) 2000-08-11 2003-04-08 Hakusan Corporation Movable artificial wall and free-climbing apparatus
JP2002334855A (ja) * 2001-05-10 2002-11-22 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2008034652A (ja) * 2006-07-28 2008-02-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2011142327A (ja) * 2006-11-22 2011-07-21 Siltronic Ag 前面および背面を有する半導体ウェハ
JP2010103144A (ja) * 2008-10-21 2010-05-06 Shin Etsu Handotai Co Ltd N型シリコンエピタキシャルウエーハおよびその評価方法ならびに製造方法
JP2013162026A (ja) * 2012-02-07 2013-08-19 Shin Etsu Handotai Co Ltd 気相成長装置の清浄度評価方法及びシリコンエピタキシャルウェーハの製造方法
JP2014036122A (ja) * 2012-08-09 2014-02-24 Sumco Corp エピタキシャル成長炉の評価方法およびエピタキシャルウェーハの製造方法
JP2017005015A (ja) * 2015-06-05 2017-01-05 信越半導体株式会社 半導体基板の評価方法

Similar Documents

Publication Publication Date Title
US6630024B2 (en) Method for the production of an epitaxially grown semiconductor wafer
US3142596A (en) Epitaxial deposition onto semiconductor wafers through an interaction between the wafers and the support material
US8449675B2 (en) Semiconductor wafer with an epitaxially deposited layer, and process for producing the semiconductor wafer
US7659207B2 (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer
KR100298529B1 (ko) 실리콘에서의오염물제거와소수캐리어수명개선을위한방법
US20180047586A1 (en) Epitaxially coated semiconductor wafer, and method for producing an epitaxially coated semiconductor wafer
US20100062588A1 (en) Method of manufacturing semiconductor substrate
EP3675155A1 (en) Recombination lifetime control method
Mori et al. High-rate growth of epitaxial silicon at low temperatures (530–690° C) by atmospheric pressure plasma chemical vapor deposition
US5306939A (en) Epitaxial silicon wafers for CMOS integrated circuits
JP3116487B2 (ja) 半導体エピタキシャル基板の製造方法
KR19980072454A (ko) n-형 반도체 다이아몬드의 제조방법
Fonseca et al. Silicon wafer oxygenation from SiO2 layers for radiation hard detectors
JP2560038B2 (ja) 半導体素子の製造方法
JP2019050322A (ja) シリコン中の炭素測定方法
Jerier et al. Boron Autodoping in Single‐Wafer Epitaxy of Silicon at Reduced Pressure
JP2005064054A (ja) シリコンウェーハ中の鉄濃度の測定方法
Yeh Thermal oxidation of silicon
JPH11297704A (ja) 酸素析出物密度の評価方法
Johnson Neutralization of donor dopants and formation of hydrogen-induced defects in n-type silicon
Usami et al. Effect of swirls and stacking faults on the minority carrier lifetime in silicon MOS capacitors
US4373975A (en) Method of diffusing an impurity
US20180308697A1 (en) Semiconductor substrate and manufacturing method of the same
JPWO2001081661A1 (ja) シリコン単結晶ウエーハ及びシリコン単結晶の製造方法並びにシリコン単結晶ウエーハの製造方法
JP7250216B2 (ja) シリコン基板の炭素濃度の測定方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040825

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Effective date: 20041018

Free format text: JAPANESE INTERMEDIATE CODE: A911

A912 Removal of reconsideration by examiner before appeal (zenchi)

Effective date: 20041119

Free format text: JAPANESE INTERMEDIATE CODE: A912