JPH10163237A - 改良した集積回路チップ・パッケージング方法 - Google Patents
改良した集積回路チップ・パッケージング方法Info
- Publication number
- JPH10163237A JPH10163237A JP9321030A JP32103097A JPH10163237A JP H10163237 A JPH10163237 A JP H10163237A JP 9321030 A JP9321030 A JP 9321030A JP 32103097 A JP32103097 A JP 32103097A JP H10163237 A JPH10163237 A JP H10163237A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit chip
- encapsulant
- lead frame
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/811—Multiple chips on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 従来技術の欠点、不足を解消する改良した集
積回路チップ・パッケージング方法を提供することであ
る。 【解決手段】 ここには、集積回路チップをパッケージ
ングする改良方法が開示してある。本発明によれば、集
積回路チップ（１２）を複数のリード線（２０）を有す
るリードフレーム（１８）上に装着する。この集積回路
チップをワイヤ・ボンド（２２）でリードフレームに電
気的に接続する。次に、封入材（２６）を集積回路チッ
プおよびリードフレームまわりに成形する。ドライ・ベ
ーク・ステップにおいて、成形段階後に集積回路チップ
の乾燥輸送のために封入材（２６）から湿気を除去す
る。ドライ・ベーク段階と同時に封入材（２６）を硬化
させる。こうして、集積回路チップ・パッケージを製造
するのに要する時間、電力を減らすことができる。
積回路チップ・パッケージング方法を提供することであ
る。 【解決手段】 ここには、集積回路チップをパッケージ
ングする改良方法が開示してある。本発明によれば、集
積回路チップ（１２）を複数のリード線（２０）を有す
るリードフレーム（１８）上に装着する。この集積回路
チップをワイヤ・ボンド（２２）でリードフレームに電
気的に接続する。次に、封入材（２６）を集積回路チッ
プおよびリードフレームまわりに成形する。ドライ・ベ
ーク・ステップにおいて、成形段階後に集積回路チップ
の乾燥輸送のために封入材（２６）から湿気を除去す
る。ドライ・ベーク段階と同時に封入材（２６）を硬化
させる。こうして、集積回路チップ・パッケージを製造
するのに要する時間、電力を減らすことができる。
Description
【０００１】
【発明の技術分野】本発明は、広義には集積回路チップ
の分野に関するものであり、一層詳しくは改良した集積
回路チップ・パッケージング方法に関する。
の分野に関するものであり、一層詳しくは改良した集積
回路チップ・パッケージング方法に関する。
【０００２】
【発明の背景】集積回路チップの製作、パッケージング
に伴うプロセスは周知である。代表的には、同形回路の
列を、周知の写真印刷技術を用いて円形の半導体ウェー
ハ上にパターン印刷する。次に、ウェーハを多くの矩形
片にのこ引きして個々の回路を互いから分離させる。こ
うして、各回路がそれ自体の回路チップを占有すること
になる。これらのチップは個別にリードフレーム上に装
着し、エポキシによって所定位置に保持する。次に、ワ
イヤ・ボンダを用いてチップ上のボンド・パッドとリー
ドフレームのそれぞれのリード線との間に電気的接続を
確立する。チップをリードフレームに物理的、電気的に
接続したならば、チップとリードフレームを射出成形機
に入れ、プラスチックを射出してこの組立体を囲む。こ
のプラスチック・パッケージングは、回路要素を損傷す
る可能性のある光からチップを保護するのに役立つばか
りでなく、組立体全体に機械的な剛性、耐久性を与える
のにも役立つ。次に、成形後のプラスチックをオーブン
内で数時間加熱することによって硬化させる。
に伴うプロセスは周知である。代表的には、同形回路の
列を、周知の写真印刷技術を用いて円形の半導体ウェー
ハ上にパターン印刷する。次に、ウェーハを多くの矩形
片にのこ引きして個々の回路を互いから分離させる。こ
うして、各回路がそれ自体の回路チップを占有すること
になる。これらのチップは個別にリードフレーム上に装
着し、エポキシによって所定位置に保持する。次に、ワ
イヤ・ボンダを用いてチップ上のボンド・パッドとリー
ドフレームのそれぞれのリード線との間に電気的接続を
確立する。チップをリードフレームに物理的、電気的に
接続したならば、チップとリードフレームを射出成形機
に入れ、プラスチックを射出してこの組立体を囲む。こ
のプラスチック・パッケージングは、回路要素を損傷す
る可能性のある光からチップを保護するのに役立つばか
りでなく、組立体全体に機械的な剛性、耐久性を与える
のにも役立つ。次に、成形後のプラスチックをオーブン
内で数時間加熱することによって硬化させる。
【０００３】次いで、リードフレームのリード線をトリ
ミングして所望の形状に形成する。たとえば、リード線
を、表面装着型チップ用の「カモメの翼」形に形成する
ことがある。この段階で、種々の電気的、機械的テスト
を行ってこのチップが意図した目的に合った機能を持っ
ているかどうか調べる。もしチップ・パッケージが感湿
型であると分類されたならば、完成チップを顧客に輸送
する前に、ドライ・ベーク法を実施してチップ・パッケ
ージから湿気を除去する。この段階がないと、はんだ付
け中に、水蒸気の膨張による内部圧力によってプラスチ
ック・パッケージングが破裂する可能性がある。ドライ
・ベークの後、チップをシールした完全乾燥パウチに梱
包し、顧客に輸送する。集積回路チップ産業はコスト競
争が非常に激しい分野である。したがって、上記の段階
のいずれかを短縮あるいは簡素化あるいは省略して生産
時間を短縮し、チップにかかる製造コストを低減するこ
とが望ましい。
ミングして所望の形状に形成する。たとえば、リード線
を、表面装着型チップ用の「カモメの翼」形に形成する
ことがある。この段階で、種々の電気的、機械的テスト
を行ってこのチップが意図した目的に合った機能を持っ
ているかどうか調べる。もしチップ・パッケージが感湿
型であると分類されたならば、完成チップを顧客に輸送
する前に、ドライ・ベーク法を実施してチップ・パッケ
ージから湿気を除去する。この段階がないと、はんだ付
け中に、水蒸気の膨張による内部圧力によってプラスチ
ック・パッケージングが破裂する可能性がある。ドライ
・ベークの後、チップをシールした完全乾燥パウチに梱
包し、顧客に輸送する。集積回路チップ産業はコスト競
争が非常に激しい分野である。したがって、上記の段階
のいずれかを短縮あるいは簡素化あるいは省略して生産
時間を短縮し、チップにかかる製造コストを低減するこ
とが望ましい。
【０００４】
【発明の概要】したがって、従来技術の欠点および不足
を克服する集積回路チップ・パッケージング方法の必要
性があった。集積回路チップをパッケージングする改良
方法をここに開示する。本発明の技術によれば、集積回
路チップは複数のリード線を有するリードフレーム上に
装着する。集積回路チップはワイヤ・ボンドでリードフ
レームに電気的に接続する。次に、集積回路チップとリ
ードフレームのまわりに封入材を成形する。この成形段
階に続いて、集積回路チップの乾燥輸送のために封入材
から湿気を除去する。この封入材は湿気除去段階で同時
に硬化させる。本発明の技術的な利点は、この開示した
方法が封入材を硬化させる段階と封入材から湿気を除去
する段階とを組み合わせたことにある。こうすれば、集
積回路チップ・パッケージを製造するのに必要な時間を
短縮することができる。別の技術的な利点は、本発明に
従って集積回路チップ・パッケージを製造する際に消費
電力が少なくなるということにある。
を克服する集積回路チップ・パッケージング方法の必要
性があった。集積回路チップをパッケージングする改良
方法をここに開示する。本発明の技術によれば、集積回
路チップは複数のリード線を有するリードフレーム上に
装着する。集積回路チップはワイヤ・ボンドでリードフ
レームに電気的に接続する。次に、集積回路チップとリ
ードフレームのまわりに封入材を成形する。この成形段
階に続いて、集積回路チップの乾燥輸送のために封入材
から湿気を除去する。この封入材は湿気除去段階で同時
に硬化させる。本発明の技術的な利点は、この開示した
方法が封入材を硬化させる段階と封入材から湿気を除去
する段階とを組み合わせたことにある。こうすれば、集
積回路チップ・パッケージを製造するのに必要な時間を
短縮することができる。別の技術的な利点は、本発明に
従って集積回路チップ・パッケージを製造する際に消費
電力が少なくなるということにある。
【０００５】本発明、その目的、その利点をより完全に
理解して貰うべく、以下、添付図面に関連した説明を行
う。
理解して貰うべく、以下、添付図面に関連した説明を行
う。
【０００６】 〔発明の詳細な説明〕本発明の好ましい実施例およびそ
の利点は図面の図１、２、３を参照することによって最
も良く理解できる。これらの図を通じて、同様の参照符
号は同様の部分および対応する部分を示している。図１
を参照して、ここには、本発明に従って製造した集積回
路チップ・パッケージ１０が示してある。このパッケー
ジ１０は、適当なダイ接着剤１６（たとえば、エポキ
シ）によってダイ・パッド１４上に装着した集積回路チ
ップ１２を包含する。ダイ・パッド１４はリードフレー
ム１８の一部であり、このリードフレームはカモメの翼
形のリード線２０も包含している。集積回路チップ１２
のボンド・パッド２４とリードフレーム１８のリード線
２０の電気的な接続はワイヤ・ボンド２２が行ってい
る。集積回路チップ１２、ダイ・パッド１４、ワイヤ・
ボンド２２およびリード線２０の一部は成形プラスチッ
ク封入材２６で囲まれている。封入材２６は、機械的に
剛性であり、不透明であり、電気的に絶縁性である。以
下により詳しく説明するように、集積回路チップ・パッ
ケージ１０の製造過程は、この集積回路チップ・パッケ
ージ１０が完全に組み立て終わり、テストを受けてしま
うまで封入材２６を硬化させないことによって加速する
ことができる。
の利点は図面の図１、２、３を参照することによって最
も良く理解できる。これらの図を通じて、同様の参照符
号は同様の部分および対応する部分を示している。図１
を参照して、ここには、本発明に従って製造した集積回
路チップ・パッケージ１０が示してある。このパッケー
ジ１０は、適当なダイ接着剤１６（たとえば、エポキ
シ）によってダイ・パッド１４上に装着した集積回路チ
ップ１２を包含する。ダイ・パッド１４はリードフレー
ム１８の一部であり、このリードフレームはカモメの翼
形のリード線２０も包含している。集積回路チップ１２
のボンド・パッド２４とリードフレーム１８のリード線
２０の電気的な接続はワイヤ・ボンド２２が行ってい
る。集積回路チップ１２、ダイ・パッド１４、ワイヤ・
ボンド２２およびリード線２０の一部は成形プラスチッ
ク封入材２６で囲まれている。封入材２６は、機械的に
剛性であり、不透明であり、電気的に絶縁性である。以
下により詳しく説明するように、集積回路チップ・パッ
ケージ１０の製造過程は、この集積回路チップ・パッケ
ージ１０が完全に組み立て終わり、テストを受けてしま
うまで封入材２６を硬化させないことによって加速する
ことができる。
【０００７】図２を参照して、ここには、集積回路チッ
プ・パッケージ１０を製造する改良方法を説明するフロ
ーチャートが示してある。この方法は、ステップ３０で
始まり、ステップ３２に進み、そこにおいて、集積回路
製造で普通に用いられているタイプの半導体ウェーハを
製造するか、あるいは、このようなウェーハのベンダー
から取得する。ステップ３４で、同形回路の列を半導体
ウェーハ上にパターン印刷する。このとき、適当な写真
印刷技術、たとえば、エピタキシー、イオン注入、エッ
チングなどを用いる。ステップ３６で、半導体ウェーハ
を接着面に置き、ソーイング・ストリートに沿って多く
の矩形片にのこ引きする。各片は半導体ウェーハの表面
にパターン印刷した同形回路の１つを有する。集積回路
チップ１２はこれらの片の１つを包含することになる。
プ・パッケージ１０を製造する改良方法を説明するフロ
ーチャートが示してある。この方法は、ステップ３０で
始まり、ステップ３２に進み、そこにおいて、集積回路
製造で普通に用いられているタイプの半導体ウェーハを
製造するか、あるいは、このようなウェーハのベンダー
から取得する。ステップ３４で、同形回路の列を半導体
ウェーハ上にパターン印刷する。このとき、適当な写真
印刷技術、たとえば、エピタキシー、イオン注入、エッ
チングなどを用いる。ステップ３６で、半導体ウェーハ
を接着面に置き、ソーイング・ストリートに沿って多く
の矩形片にのこ引きする。各片は半導体ウェーハの表面
にパターン印刷した同形回路の１つを有する。集積回路
チップ１２はこれらの片の１つを包含することになる。
【０００８】ステップ３７で、ダイ接着剤１６（たとえ
ば、エポキシ）をリードフレーム１８のダイ・パッド１
４上に置く。次いで、集積回路チップ１２を接着面から
取り外し、ダイ・パッド１４上に装着する。ここで、集
積回路チップ１２はダイ接着剤１６によって所定位置に
保持される。次いでステップ３８に進み、集積回路チッ
プ１２、リードフレーム１８およびダイ接着剤１６から
なる集積回路チップ組立体を硬化オーブン内に置き、約
１７５℃の温度まで加熱してエポキシ溶剤を蒸発させ、
ダイ接着剤１６を化学的に硬化させる。あるいは、ホッ
ト・プレートあるいはマイクロ波オーブンを用いてダイ
接着剤１６を硬化させてもよい。ステップ４０で、集積
回路チップ組立体を集積回路製造で普通に用いられてい
るタイプのワイヤ・ボンダ内に置く。このワイヤ・ボン
ダは、ワイヤ・ボンド２２を集積回路チップ１２のボン
ド・パッド２４およびリードフレーム１８のリード線２
０に取り付ける。
ば、エポキシ）をリードフレーム１８のダイ・パッド１
４上に置く。次いで、集積回路チップ１２を接着面から
取り外し、ダイ・パッド１４上に装着する。ここで、集
積回路チップ１２はダイ接着剤１６によって所定位置に
保持される。次いでステップ３８に進み、集積回路チッ
プ１２、リードフレーム１８およびダイ接着剤１６から
なる集積回路チップ組立体を硬化オーブン内に置き、約
１７５℃の温度まで加熱してエポキシ溶剤を蒸発させ、
ダイ接着剤１６を化学的に硬化させる。あるいは、ホッ
ト・プレートあるいはマイクロ波オーブンを用いてダイ
接着剤１６を硬化させてもよい。ステップ４０で、集積
回路チップ組立体を集積回路製造で普通に用いられてい
るタイプのワイヤ・ボンダ内に置く。このワイヤ・ボン
ダは、ワイヤ・ボンド２２を集積回路チップ１２のボン
ド・パッド２４およびリードフレーム１８のリード線２
０に取り付ける。
【０００９】ステップ４２で、集積回路チップ組立体を
集積回路製造で普通に用いられるタイプの射出成形機内
に置く。集積回路チップ１２およびリードフレーム１８
を薄い矩形の金型で取り囲み、リード線２０のみを金型
の側部から突出させる。加熱した液状のプラスチック封
入材または成形材料を金型内へ射出して集積回路チップ
１２、ダイ・パッド１４およびワイヤ・ボンド２２を封
入する。集積回路チップ・パッケージ１０を射出成形機
から取り出してから封入材２６を冷却、固化させて金型
によって定められた薄い矩形体を得る。公知のパッケー
ジング方法と異なり、封入材２６はパッケージング過程
の次のステップまで硬化させない。むしろ、ステップ４
４において、このプラスチック封入材２６はこのパッケ
ージ１０に含まれる集積回路チップ１２のタイプ、チッ
プ製造業者および他の識別情報を示すシンボルでマーク
付けする。このマーキング・ステップは公知のレーザ・
エッチング法を用いたり、インクを用いたりして行い、
その後に硬化を行う。
集積回路製造で普通に用いられるタイプの射出成形機内
に置く。集積回路チップ１２およびリードフレーム１８
を薄い矩形の金型で取り囲み、リード線２０のみを金型
の側部から突出させる。加熱した液状のプラスチック封
入材または成形材料を金型内へ射出して集積回路チップ
１２、ダイ・パッド１４およびワイヤ・ボンド２２を封
入する。集積回路チップ・パッケージ１０を射出成形機
から取り出してから封入材２６を冷却、固化させて金型
によって定められた薄い矩形体を得る。公知のパッケー
ジング方法と異なり、封入材２６はパッケージング過程
の次のステップまで硬化させない。むしろ、ステップ４
４において、このプラスチック封入材２６はこのパッケ
ージ１０に含まれる集積回路チップ１２のタイプ、チッ
プ製造業者および他の識別情報を示すシンボルでマーク
付けする。このマーキング・ステップは公知のレーザ・
エッチング法を用いたり、インクを用いたりして行い、
その後に硬化を行う。
【００１０】ステップ４６で、リードフレーム１８のリ
ード線２０をトリム加工し、所望の形状に形成する。こ
のステップに先立って、リード線２０はパッケージ１０
の側面から真っ直ぐに外方へ突出しており、その端のと
ころで、多くの同形リードフレームを含むリードフレー
ム組立体に取り付けてある。ステップ４６で、リード線
２０の端をリードフレーム組立体から分離する。このス
テップは自動プレスで実施してもよい。もしリード線２
０が機械的な支持を与えるべく過剰な金属で相互に結合
してあるならば、ステップ４６で、この金属も除去す
る。最後に、リード線２０を所望の形状、たとえば、図
１に示すカモメの翼形にプレスで整形する。ステップ４
８に進み、パッケージ１０を試験プラットフォーム上に
置く。ここで、リード線２０を電気接点表面と整合させ
る。電気信号をリード線２０に与えて集積回路チップ１
２およびワイヤ・ボンド２２で形成した電気接点の動作
をテストする。ステップ５０で、パッケージ１０を目視
点検して先のステップのいずれかにおいてなんらかのエ
ラーがなされたかどうかを調べる。
ード線２０をトリム加工し、所望の形状に形成する。こ
のステップに先立って、リード線２０はパッケージ１０
の側面から真っ直ぐに外方へ突出しており、その端のと
ころで、多くの同形リードフレームを含むリードフレー
ム組立体に取り付けてある。ステップ４６で、リード線
２０の端をリードフレーム組立体から分離する。このス
テップは自動プレスで実施してもよい。もしリード線２
０が機械的な支持を与えるべく過剰な金属で相互に結合
してあるならば、ステップ４６で、この金属も除去す
る。最後に、リード線２０を所望の形状、たとえば、図
１に示すカモメの翼形にプレスで整形する。ステップ４
８に進み、パッケージ１０を試験プラットフォーム上に
置く。ここで、リード線２０を電気接点表面と整合させ
る。電気信号をリード線２０に与えて集積回路チップ１
２およびワイヤ・ボンド２２で形成した電気接点の動作
をテストする。ステップ５０で、パッケージ１０を目視
点検して先のステップのいずれかにおいてなんらかのエ
ラーがなされたかどうかを調べる。
【００１１】ステップ５０で、パッケージ１０をドライ
・ベークして封入材２６の含有湿気分を0.０５重量％以
下に減らす。封入材２６内の過剰湿気分は後続の高温作
業、たとえば、リード線２０の回路板へのはんだ付けの
ときに封入材が破裂する原因となり得る。この実施例で
は、ドライ・ベーク・ステップ５２は、パッケージ１０
を他の同様のパッケージを持つラック上に置いてから開
始する。このラックはドライ・ベーク・オーブン内に設
置してあり、このオーブンで、パッケージ１０を約８時
間にわたって約１２５℃の温度まで加熱してパッケージ
１０から湿気を除去する。あるいは、パッケージ１０を
約４時間にわたって約１７５℃の温度まで加熱してもよ
い。次に、パッケージ１０をドライ・ベーク・オーブン
から取り出し、冷却させる。
・ベークして封入材２６の含有湿気分を0.０５重量％以
下に減らす。封入材２６内の過剰湿気分は後続の高温作
業、たとえば、リード線２０の回路板へのはんだ付けの
ときに封入材が破裂する原因となり得る。この実施例で
は、ドライ・ベーク・ステップ５２は、パッケージ１０
を他の同様のパッケージを持つラック上に置いてから開
始する。このラックはドライ・ベーク・オーブン内に設
置してあり、このオーブンで、パッケージ１０を約８時
間にわたって約１２５℃の温度まで加熱してパッケージ
１０から湿気を除去する。あるいは、パッケージ１０を
約４時間にわたって約１７５℃の温度まで加熱してもよ
い。次に、パッケージ１０をドライ・ベーク・オーブン
から取り出し、冷却させる。
【００１２】ドライ・ベーク過程の付加的な利益ある効
果は、封入材２６をパッケージング過程のいかなる先行
ステップでも硬化させないので、また、封入材２６を硬
化させるのに普通に使用される温度と同様の温度でドラ
イ・ベーク過程を行うので、封入材はドライ・ベーク過
程で硬化するということである。封入材硬化過程とドラ
イ・ベーク過程のこの組み合わせにより、集積回路チッ
プ全製造過程で数時間の短縮とかなりのコスト低減を達
成できる。ステップ５４で、パッケージの購入者へ輸送
するために、パッケージ１０は、他の同様のパッケージ
と一緒にシールした完全乾燥パウチ内に置く。ステップ
５６で、改良した集積回路チップ・パッケージ方法が終
わる。図３を参照して、ここには、本発明による別のパ
ッケージング方法を説明するフローチャートが示してあ
る。この方法は、ステップ６０で始まり、上述したステ
ップ３０〜４２と同じ一連のステップにおけるステップ
７４を通って進む。しかしながら、射出成形ステップ７
４の後、集積回路チップ・パッケージ１０は、図２に示
すステップ５２に関して先に説明した要領で、ステップ
７６においてドライ・ベークし、硬化させる。本方法は
先に説明したステップ４４〜５０に対応するステップ７
８から８４に進み、先に説明したステップ５４に対応す
るステップ８６に進む。
果は、封入材２６をパッケージング過程のいかなる先行
ステップでも硬化させないので、また、封入材２６を硬
化させるのに普通に使用される温度と同様の温度でドラ
イ・ベーク過程を行うので、封入材はドライ・ベーク過
程で硬化するということである。封入材硬化過程とドラ
イ・ベーク過程のこの組み合わせにより、集積回路チッ
プ全製造過程で数時間の短縮とかなりのコスト低減を達
成できる。ステップ５４で、パッケージの購入者へ輸送
するために、パッケージ１０は、他の同様のパッケージ
と一緒にシールした完全乾燥パウチ内に置く。ステップ
５６で、改良した集積回路チップ・パッケージ方法が終
わる。図３を参照して、ここには、本発明による別のパ
ッケージング方法を説明するフローチャートが示してあ
る。この方法は、ステップ６０で始まり、上述したステ
ップ３０〜４２と同じ一連のステップにおけるステップ
７４を通って進む。しかしながら、射出成形ステップ７
４の後、集積回路チップ・パッケージ１０は、図２に示
すステップ５２に関して先に説明した要領で、ステップ
７６においてドライ・ベークし、硬化させる。本方法は
先に説明したステップ４４〜５０に対応するステップ７
８から８４に進み、先に説明したステップ５４に対応す
るステップ８６に進む。
【００１３】ドライ・ベーク・ステップ７６では、集積
回路チップ・パッケージ１０から湿気のすべてあるいは
大部分を除去する。集積回路チップ・パッケージ１０が
充分な期間（この実施例では、約８時間）にわたって通
常の大気中湿度にさらされたならば、集積回路チップ・
パッケージ１０は再び大気から湿気を吸収し、ドライ・
ベーク過程の利点をなくしてしまうことになる。集積回
路チップ・パッケージ１０がドライ・ベーク嘉禎後に大
気湿度に安全にさらされ得る時間は、集積回路チップ・
パッケージ１０の幾何学形状その他のパラメータに依存
する。ドライ・ベーク／硬化ステップ７６後に集積回路
チップ・パッケージ１０が湿気を再吸収するのを防ぐに
は、ステップ７８〜８４を８時間未満で実施しなければ
ならない。したがって、ステップ８６で、集積回路チッ
プ・パッケージ１０をシールした完全乾燥パウチ内に置
き、大気湿度から保護するとよい。
回路チップ・パッケージ１０から湿気のすべてあるいは
大部分を除去する。集積回路チップ・パッケージ１０が
充分な期間（この実施例では、約８時間）にわたって通
常の大気中湿度にさらされたならば、集積回路チップ・
パッケージ１０は再び大気から湿気を吸収し、ドライ・
ベーク過程の利点をなくしてしまうことになる。集積回
路チップ・パッケージ１０がドライ・ベーク嘉禎後に大
気湿度に安全にさらされ得る時間は、集積回路チップ・
パッケージ１０の幾何学形状その他のパラメータに依存
する。ドライ・ベーク／硬化ステップ７６後に集積回路
チップ・パッケージ１０が湿気を再吸収するのを防ぐに
は、ステップ７８〜８４を８時間未満で実施しなければ
ならない。したがって、ステップ８６で、集積回路チッ
プ・パッケージ１０をシールした完全乾燥パウチ内に置
き、大気湿度から保護するとよい。
【００１４】ステップ８６で、集積回路チップ・パッケ
ージ１０を顧客に輸送するときに使用するパウチは、は
んだ付けに先立って顧客が集積回路チップ・パッケージ
１０を大気湿度にさらすべき最長時間を記載する注意書
きでマーク付けすることができる。パウチにマーク付け
した時間は、ドライ・ベーク後のステップ７８〜８４を
実施する消費時間より短い、集積回路チップ・パッケー
ジ１０の公知の最長露出時間を表していると好ましい。
本方法はステップ８８で終了する。前記の詳しい説明で
本発明を特別に説明してきたが、発明の精神、範囲から
逸脱することなく形態および細部において種々の他の変
更をなし得ることは当業者であれば了解できよう。以上
の記載に関連して、以下の各項を開示する。
ージ１０を顧客に輸送するときに使用するパウチは、は
んだ付けに先立って顧客が集積回路チップ・パッケージ
１０を大気湿度にさらすべき最長時間を記載する注意書
きでマーク付けすることができる。パウチにマーク付け
した時間は、ドライ・ベーク後のステップ７８〜８４を
実施する消費時間より短い、集積回路チップ・パッケー
ジ１０の公知の最長露出時間を表していると好ましい。
本方法はステップ８８で終了する。前記の詳しい説明で
本発明を特別に説明してきたが、発明の精神、範囲から
逸脱することなく形態および細部において種々の他の変
更をなし得ることは当業者であれば了解できよう。以上
の記載に関連して、以下の各項を開示する。
【００１５】（１） 集積回路チップをパッケージング
する方法であって、複数のリード線を有するリードフレ
ーム上に集積回路チップを装着する段階と、集積回路お
よびリードフレームまわりに封入材を成形する段階と、
リードフレームのリード線を選定形状に形成する段階
と、この形成段階に続いて封入材を硬化させる段階とを
包含することを特徴とする方法。 （２） 第１項記載の方法において、さらに、装着段階
後に集積回路チップをリードフレームに電気的に接続す
る段階を包含することを特徴とする方法。 （３） 第２項記載の方法において、さらに、接続段階
後に集積回路チップおよびリードフレームを電気的にテ
ストする段階を包含することを特徴とする方法。
する方法であって、複数のリード線を有するリードフレ
ーム上に集積回路チップを装着する段階と、集積回路お
よびリードフレームまわりに封入材を成形する段階と、
リードフレームのリード線を選定形状に形成する段階
と、この形成段階に続いて封入材を硬化させる段階とを
包含することを特徴とする方法。 （２） 第１項記載の方法において、さらに、装着段階
後に集積回路チップをリードフレームに電気的に接続す
る段階を包含することを特徴とする方法。 （３） 第２項記載の方法において、さらに、接続段階
後に集積回路チップおよびリードフレームを電気的にテ
ストする段階を包含することを特徴とする方法。
【００１６】（４） 第１項記載の方法において、さら
に、硬化段階と同時に封入材から湿気を除去する段階を
包含することを特徴とする方法。 （５） 第４項記載の方法において、湿気除去段階が、
封入材の含有湿気分を約0.０５重量％以下まで減らす段
階を包含することを特徴とする方法。 （６） 集積回路チップをパッケージングする方法であ
って、複数のリード線を有するリードフレーム上に集積
回路チップを装着する段階と、この集積回路チップをリ
ードフレームの選定リード線に電気的に接続する段階
と、集積回路チップおよびリードフレームまわりに封入
材を成形する段階と、この成形段階後に集積回路チップ
の乾燥輸送のために封入材から湿気を除去する段階と、
この湿気除去段階と同時に封入材を硬化させる段階とを
包含することを特徴とする方法。
に、硬化段階と同時に封入材から湿気を除去する段階を
包含することを特徴とする方法。 （５） 第４項記載の方法において、湿気除去段階が、
封入材の含有湿気分を約0.０５重量％以下まで減らす段
階を包含することを特徴とする方法。 （６） 集積回路チップをパッケージングする方法であ
って、複数のリード線を有するリードフレーム上に集積
回路チップを装着する段階と、この集積回路チップをリ
ードフレームの選定リード線に電気的に接続する段階
と、集積回路チップおよびリードフレームまわりに封入
材を成形する段階と、この成形段階後に集積回路チップ
の乾燥輸送のために封入材から湿気を除去する段階と、
この湿気除去段階と同時に封入材を硬化させる段階とを
包含することを特徴とする方法。
【００１７】（７） 第６項記載の方法において、さら
に、接続段階後に集積回路チップおよびリードフレーム
を電気的にテストする段階を包含することを特徴とする
方法。 （８） 第６項記載の方法において、さらに、リードフ
レームのリード線を選定した形状に整形する段階を包含
することを特徴とする方法。 （９） 第６項記載の方法において、さらに、湿気除去
段階の後にリードフレームのリード線を選定形状に整形
する段階を包含することを特徴とする方法。 （１０） 第６項記載の方法において、さらに、硬化段
階に先立ってリードフレームのリード線を選定形状に整
形する段階を包含することを特徴とする方法。 （１１） 第６項記載の方法において、湿気除去段階
が、封入材の含有湿気分を約0.０５重量％以下に減らす
段階を包含することを特徴とする方法。
に、接続段階後に集積回路チップおよびリードフレーム
を電気的にテストする段階を包含することを特徴とする
方法。 （８） 第６項記載の方法において、さらに、リードフ
レームのリード線を選定した形状に整形する段階を包含
することを特徴とする方法。 （９） 第６項記載の方法において、さらに、湿気除去
段階の後にリードフレームのリード線を選定形状に整形
する段階を包含することを特徴とする方法。 （１０） 第６項記載の方法において、さらに、硬化段
階に先立ってリードフレームのリード線を選定形状に整
形する段階を包含することを特徴とする方法。 （１１） 第６項記載の方法において、湿気除去段階
が、封入材の含有湿気分を約0.０５重量％以下に減らす
段階を包含することを特徴とする方法。
【００１８】（１２） 集積回路チップをパッケージン
グする方法であって、複数のリード線を有するリードフ
レーム上に集積回路チップを装着する段階と、この集積
回路チップをリードフレームの選定リード線に電気的に
接続する段階と、接続段階の後に集積回路チップおよび
リードフレームを電気的にテストする段階と、集積回路
チップおよびリードフレームまわりに封入材を成形する
段階と、この成形段階後にリードフレームのリード線を
選定した形状に整形する段階と、成形段階後に集積回路
チップの乾燥輸送のために封入材から湿気を除去する段
階と、この湿気除去段階と同時に封入材を硬化させる段
階とを包含することを特徴とする方法。 （１３） 第１２項記載の方法において、湿気除去段階
が、封入材を、約８時間にわたって約１２５℃の温度に
維持する段階を包含することを特徴とする方法。
グする方法であって、複数のリード線を有するリードフ
レーム上に集積回路チップを装着する段階と、この集積
回路チップをリードフレームの選定リード線に電気的に
接続する段階と、接続段階の後に集積回路チップおよび
リードフレームを電気的にテストする段階と、集積回路
チップおよびリードフレームまわりに封入材を成形する
段階と、この成形段階後にリードフレームのリード線を
選定した形状に整形する段階と、成形段階後に集積回路
チップの乾燥輸送のために封入材から湿気を除去する段
階と、この湿気除去段階と同時に封入材を硬化させる段
階とを包含することを特徴とする方法。 （１３） 第１２項記載の方法において、湿気除去段階
が、封入材を、約８時間にわたって約１２５℃の温度に
維持する段階を包含することを特徴とする方法。
【００１９】（１４） ここには、集積回路チップをパ
ッケージングする改良方法が開示してある。本発明によ
れば、集積回路チップ（１２）を複数のリード線（２
０）を有するリードフレーム（１８）上に装着する。こ
の集積回路チップをワイヤ・ボンド（２２）でリードフ
レームに電気的に接続する。次に、封入材（２６）を集
積回路チップおよびリードフレームまわりに成形する。
ドライ・ベーク・ステップにおいて、成形段階後に集積
回路チップの乾燥輸送のために封入材（２６）から湿気
を除去する。ドライ・ベーク段階と同時に封入材（２
６）を硬化させる。こうして、集積回路チップ・パッケ
ージを製造するのに要する時間、電力を減らすことがで
きる。
ッケージングする改良方法が開示してある。本発明によ
れば、集積回路チップ（１２）を複数のリード線（２
０）を有するリードフレーム（１８）上に装着する。こ
の集積回路チップをワイヤ・ボンド（２２）でリードフ
レームに電気的に接続する。次に、封入材（２６）を集
積回路チップおよびリードフレームまわりに成形する。
ドライ・ベーク・ステップにおいて、成形段階後に集積
回路チップの乾燥輸送のために封入材（２６）から湿気
を除去する。ドライ・ベーク段階と同時に封入材（２
６）を硬化させる。こうして、集積回路チップ・パッケ
ージを製造するのに要する時間、電力を減らすことがで
きる。
【図面の簡単な説明】
【図１】この図は、本発明に従って製造した集積回路チ
ップ・パッケージの横断面図である。
ップ・パッケージの横断面図である。
【図２】この図は、改良した集積回路チップ・パッケー
ジング方法を説明するフローチャートである。
ジング方法を説明するフローチャートである。
【図３】この図は、本発明による別の集積回路チップ・
パッケージング方法を説明するフローチャートである。
パッケージング方法を説明するフローチャートである。
１０ 集積回路チップ・パッケージ １２ 集積回路チップ １４ ダイ・パッド １６ ダイ接着剤 １８ リードフレーム ２０ リード線 ２２ ワイヤ・ボンド ２４ ボンド・パッド ２６ 封入材
Claims (1)
- 【請求項１】 集積回路チップをパッケージングする方
法であって、複数のリード線を有するリードフレーム上
に集積回路チップを装着する段階と、集積回路およびリ
ードフレームまわりに封入材を成形する段階と、リード
フレームのリード線を選定形状に形成する段階と、この
形成段階に続いて封入材を硬化させる段階とを包含する
ことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US3177696P | 1996-11-22 | 1996-11-22 | |
| US60/031776 | 1996-11-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163237A true JPH10163237A (ja) | 1998-06-19 |
Family
ID=21861332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9321030A Pending JPH10163237A (ja) | 1996-11-22 | 1997-11-21 | 改良した集積回路チップ・パッケージング方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0844655A3 (ja) |
| JP (1) | JPH10163237A (ja) |
| KR (1) | KR19980042662A (ja) |
| TW (1) | TW419767B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002214288A (ja) * | 2000-12-20 | 2002-07-31 | Hanmi Co Ltd | 半導体パッケージ装置切断用ハンドラ・システム |
| JP2011054961A (ja) * | 2009-08-18 | 2011-03-17 | Multitest Elektronische Systeme Gmbh | 電子コンポーネントの後処理システム |
| US8683680B2 (en) | 2009-08-18 | 2014-04-01 | Multitest Elektronische Systeme Gmbh | Align fixture for alignment of an electronic component |
| US8689436B2 (en) | 2009-08-18 | 2014-04-08 | Multitest Elektronische Systeme Gmbh | Two abutting sections of an align fixture together floatingly engaging an electronic component |
| US8964404B2 (en) | 2009-08-18 | 2015-02-24 | Multitest Elektronische Systeme Gmbh | Elastic unit for clamping an electronic component and extending below an electronic component receiving volume of an align fixture |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115602546B (zh) * | 2022-09-27 | 2024-06-04 | 瓴承家办(深圳)科技有限公司 | 一种集成电路封装结构及封装方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4003125A (en) * | 1975-11-03 | 1977-01-18 | E. I. Du Pont De Nemours And Company | Apparatus for manufacturing dual in-line packages |
| JPS5326670A (en) * | 1976-08-25 | 1978-03-11 | Hitachi Ltd | Manufacture of semiconductor device |
| US4132856A (en) * | 1977-11-28 | 1979-01-02 | Burroughs Corporation | Process of forming a plastic encapsulated molded film carrier CML package and the package formed thereby |
| JPS5835946A (ja) * | 1981-08-28 | 1983-03-02 | Fujitsu Ltd | 紫外線消去型半導体装置およびその製造方法 |
| JPS58204543A (ja) * | 1982-05-24 | 1983-11-29 | Kazuo Bando | 半導体の樹脂モ−ルド成形方法 |
| US4508758A (en) * | 1982-12-27 | 1985-04-02 | At&T Technologies, Inc. | Encapsulated electronic circuit |
| JPS59145534A (ja) * | 1983-02-09 | 1984-08-21 | Matsushita Electric Ind Co Ltd | 半導体デバイスの封止方法 |
| JPS60176259A (ja) * | 1984-02-22 | 1985-09-10 | Toshiba Corp | 樹脂封止形半導体装置の製造方法 |
| US5106784A (en) * | 1987-04-16 | 1992-04-21 | Texas Instruments Incorporated | Method of making a post molded cavity package with internal dam bar for integrated circuit |
| JPH0654444A (ja) * | 1992-07-24 | 1994-02-25 | Toshiba Corp | 過電圧保護装置 |
| US5622731A (en) * | 1993-09-10 | 1997-04-22 | Fierkens; Richard H. J. | Automatic post mold curing apparatus for use in providing encapsulated semiconductor chips and method therefor |
-
1997
- 1997-11-21 JP JP9321030A patent/JPH10163237A/ja active Pending
- 1997-11-21 KR KR1019970062053A patent/KR19980042662A/ko not_active Withdrawn
- 1997-11-21 EP EP97120464A patent/EP0844655A3/en not_active Withdrawn
- 1997-11-21 TW TW086117407A patent/TW419767B/zh not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002214288A (ja) * | 2000-12-20 | 2002-07-31 | Hanmi Co Ltd | 半導体パッケージ装置切断用ハンドラ・システム |
| JP2011054961A (ja) * | 2009-08-18 | 2011-03-17 | Multitest Elektronische Systeme Gmbh | 電子コンポーネントの後処理システム |
| US8683680B2 (en) | 2009-08-18 | 2014-04-01 | Multitest Elektronische Systeme Gmbh | Align fixture for alignment of an electronic component |
| US8689436B2 (en) | 2009-08-18 | 2014-04-08 | Multitest Elektronische Systeme Gmbh | Two abutting sections of an align fixture together floatingly engaging an electronic component |
| US8717048B2 (en) | 2009-08-18 | 2014-05-06 | Multitest Elektronische Systems GmbH | System for post-processing of electronic components |
| US8964404B2 (en) | 2009-08-18 | 2015-02-24 | Multitest Elektronische Systeme Gmbh | Elastic unit for clamping an electronic component and extending below an electronic component receiving volume of an align fixture |
| US9255965B2 (en) | 2009-08-18 | 2016-02-09 | Multitest Elektronische Systeme Gmbh | System for post-processsing of electronic components |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0844655A3 (en) | 1999-12-15 |
| KR19980042662A (ko) | 1998-08-17 |
| TW419767B (en) | 2001-01-21 |
| EP0844655A2 (en) | 1998-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100220154B1 (ko) | 반도체 패키지의 제조방법 | |
| US5114880A (en) | Method for fabricating multiple electronic devices within a single carrier structure | |
| US5837558A (en) | Integrated circuit chip packaging method | |
| JP2696772B2 (ja) | リードフレーム組立体とその加工方法 | |
| JPH07321139A (ja) | 半導体装置およびその製造方法 | |
| KR100242393B1 (ko) | 반도체 패키지 및 제조방법 | |
| JPH10163237A (ja) | 改良した集積回路チップ・パッケージング方法 | |
| JPH05299530A (ja) | 樹脂封止半導体装置及びその製造方法 | |
| US5036381A (en) | Multiple electronic devices within a single carrier structure | |
| US5939777A (en) | High aspect ratio integrated circuit chip and method for producing the same | |
| US7151013B2 (en) | Semiconductor package having exposed heat dissipating surface and method of fabrication | |
| US5304738A (en) | System for protecting leads of a semiconductor chip package during testing, burn-in and handling | |
| US20070077732A1 (en) | Semiconductor device and a manufacturing method of the same | |
| JP4485210B2 (ja) | 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法 | |
| US8859333B2 (en) | Integrated circuit package and a method for dissipating heat in an integrated circuit package | |
| JPS5916357A (ja) | 半導体装置 | |
| US20040188864A1 (en) | Packaged device and method of packaging | |
| JPH0870082A (ja) | 半導体集積回路装置およびその製造方法ならびにリードフレーム | |
| KR100369391B1 (ko) | 반도체패키지제조용와이어본딩장치및그반도체패키지의제조방법 | |
| KR200292790Y1 (ko) | 반도체 패키지용 리드프레임의 탑재판 구조 | |
| KR950005967B1 (ko) | 플라스틱 리드레스 패키지 및 그 제조방법 | |
| KR0145840B1 (ko) | 리드프레임 제조방법 | |
| KR100649866B1 (ko) | 반도체 패키지 제조 방법 | |
| JPH09330962A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000228413A (ja) | 半導体パッケージの製造方法 |