JPH10163501A - 絶縁ゲイト型トランジスタ - Google Patents
絶縁ゲイト型トランジスタInfo
- Publication number
- JPH10163501A JPH10163501A JP8334641A JP33464196A JPH10163501A JP H10163501 A JPH10163501 A JP H10163501A JP 8334641 A JP8334641 A JP 8334641A JP 33464196 A JP33464196 A JP 33464196A JP H10163501 A JPH10163501 A JP H10163501A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- metal layer
- drain
- gate
- anodic oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
- H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H10D64/01324—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T or inverted-T
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H10D64/01316—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of elemental metal contacting the insulator, e.g. Ta, W, Mo or Al
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ドレイン近傍の電界を弱める構造を有する絶
縁ゲイト型電界効果トランジスタを提供する。 【解決手段】 トップゲイト型のトランジスタにおい
て、ゲイト電極を陽極酸化が可能な２種類以上の金属層
（例えば、金属層４と同５）によって形成し、最下層の
金属層４の陽極酸化がその上の金属層５の陽極酸化より
も早く進行するように材料、陽極酸化条件を選択する。
かくして、下層の金属層の陽極酸化された部分の下の部
分２０には、ゲイト絶縁膜３だけでなく、陽極酸化物１
７をも介して弱い電界が印加される。この電界によって
生じる弱い反転層によって、ドレイン近傍の電界が弱め
られる。
縁ゲイト型電界効果トランジスタを提供する。 【解決手段】 トップゲイト型のトランジスタにおい
て、ゲイト電極を陽極酸化が可能な２種類以上の金属層
（例えば、金属層４と同５）によって形成し、最下層の
金属層４の陽極酸化がその上の金属層５の陽極酸化より
も早く進行するように材料、陽極酸化条件を選択する。
かくして、下層の金属層の陽極酸化された部分の下の部
分２０には、ゲイト絶縁膜３だけでなく、陽極酸化物１
７をも介して弱い電界が印加される。この電界によって
生じる弱い反転層によって、ドレイン近傍の電界が弱め
られる。
Description
【０００１】
【発明が属する技術分野】本明細書で開示する発明は、
トップゲイト型の絶縁ゲイト型電界効果トランジスタの
構成および作製方法に関する。
トップゲイト型の絶縁ゲイト型電界効果トランジスタの
構成および作製方法に関する。
【０００２】
【従来の技術】絶縁ゲイト型電界効果トランジスタは、
そのサイズが微小化するにしたがって、ドレイン近傍の
電位差が急峻になり、その電位差によって加速された電
子やホール（ホットキャリヤ）が、様々な問題をもたら
すことが認識されている。特にチャネル長が１μｍ以下
のサブミクロンデバイスでは重大な問題である。
そのサイズが微小化するにしたがって、ドレイン近傍の
電位差が急峻になり、その電位差によって加速された電
子やホール（ホットキャリヤ）が、様々な問題をもたら
すことが認識されている。特にチャネル長が１μｍ以下
のサブミクロンデバイスでは重大な問題である。
【０００３】また、多結晶半導体のように粒界を有する
半導体を用いたトランジスタ（例えば、薄膜トランジス
タ）においては、ゲイト電極に逆バイアスが印加された
状態（ＯＦＦ状態）でのリーク電流の増大の一因ともな
る。そのため、ドレイン近傍の電位差の緩和が必要とさ
れ、さまざまな構造の絶縁ゲイト型電界効果トランジス
タが提案されている。
半導体を用いたトランジスタ（例えば、薄膜トランジス
タ）においては、ゲイト電極に逆バイアスが印加された
状態（ＯＦＦ状態）でのリーク電流の増大の一因ともな
る。そのため、ドレイン近傍の電位差の緩和が必要とさ
れ、さまざまな構造の絶縁ゲイト型電界効果トランジス
タが提案されている。
【０００４】図３（Ａ）に示す構造のものは、一般的に
オフセットゲイト型と称されるもので、ソース３２、ド
レイン３３と、その間に真性（もしくはソース／ドレイ
ンと逆の導電型）の半導体層（活性層）３１、および、
活性層３１上に設けられたゲイト絶縁膜３４とゲイト電
極３５という構成において、ゲイト電極３５をドレイン
３３から距離ｘ1 だけ離した構造としたものである。こ
のため、ドレイン近傍の電界が緩和され、ホットキャリ
ヤの寄与を防止することができる。（図３（Ａ））
オフセットゲイト型と称されるもので、ソース３２、ド
レイン３３と、その間に真性（もしくはソース／ドレイ
ンと逆の導電型）の半導体層（活性層）３１、および、
活性層３１上に設けられたゲイト絶縁膜３４とゲイト電
極３５という構成において、ゲイト電極３５をドレイン
３３から距離ｘ1 だけ離した構造としたものである。こ
のため、ドレイン近傍の電界が緩和され、ホットキャリ
ヤの寄与を防止することができる。（図３（Ａ））
【０００５】また、図３（Ｂ）に示す構造のものは、低
濃度ドレイン（ＬＤＤ）構造（特公平３−３８７５５）
と称されるもので、ドレイン３３と活性層３１の間にド
レインと同じ導電型で、不純物濃度の低い領域（低濃度
不純物領域）３７を設けたものである。ソース３２と活
性層３１の間にも、同様に低濃度不純物領域３６を設け
てもよい。、低濃度不純物領域３７が緩衝領域となり、
ドレイン近傍の電界を緩和する上で効果がある。（図３
（Ｂ））
濃度ドレイン（ＬＤＤ）構造（特公平３−３８７５５）
と称されるもので、ドレイン３３と活性層３１の間にド
レインと同じ導電型で、不純物濃度の低い領域（低濃度
不純物領域）３７を設けたものである。ソース３２と活
性層３１の間にも、同様に低濃度不純物領域３６を設け
てもよい。、低濃度不純物領域３７が緩衝領域となり、
ドレイン近傍の電界を緩和する上で効果がある。（図３
（Ｂ））
【０００６】オフセットゲイト構造は、ゲイト電極を陽
極酸化することによって、効果的に作製される（特開平
６−３３８６１２、同７−２２６５１５）。図３（Ｃ）
に示すように、ゲイト電極の側面を陽極酸化して得られ
た陽極酸化物３８を用いて、自己整合的なドーピングを
おこなうことによって、。ソース３２、ドレイン３３の
ドーピングをおこなうと、ゲイト電極が、ソース／ドレ
インから陽極酸化物３８の厚さｘ2 だけ離れた構造とな
る。（図３（Ｃ））
極酸化することによって、効果的に作製される（特開平
６−３３８６１２、同７−２２６５１５）。図３（Ｃ）
に示すように、ゲイト電極の側面を陽極酸化して得られ
た陽極酸化物３８を用いて、自己整合的なドーピングを
おこなうことによって、。ソース３２、ドレイン３３の
ドーピングをおこなうと、ゲイト電極が、ソース／ドレ
インから陽極酸化物３８の厚さｘ2 だけ離れた構造とな
る。（図３（Ｃ））
【０００７】同様に、低濃度不純物領域もゲイト電極を
陽極酸化することによって、効果的に作製される（特開
平７−１６９９７４）。詳細な説明は省略するが、ゲイ
ト電極の側面を陽極酸化して得られた陽極酸化物の幅に
概略等しい幅を有する低濃度不純物領域３６、３７を得
ることができる。また、特開平７−１６９９７４におい
ては、厳密にはゲイト電極３５は低濃度不純物領域３
６、３７から、ゲイト電極３５を覆う陽極酸化物３９の
厚さ厚さｘ3 だけ離れた構造となる。（図３（Ｄ））
陽極酸化することによって、効果的に作製される（特開
平７−１６９９７４）。詳細な説明は省略するが、ゲイ
ト電極の側面を陽極酸化して得られた陽極酸化物の幅に
概略等しい幅を有する低濃度不純物領域３６、３７を得
ることができる。また、特開平７−１６９９７４におい
ては、厳密にはゲイト電極３５は低濃度不純物領域３
６、３７から、ゲイト電極３５を覆う陽極酸化物３９の
厚さ厚さｘ3 だけ離れた構造となる。（図３（Ｄ））
【０００８】オフセット構造は最も単純な構造である
が、電界緩和の効果は大きくない。一方、低濃度ドレイ
ン構造は、電界緩和の効果は大きいが、その分のドーピ
ングが必要である。このような問題を解消する方法とし
て、不純物のドーピングではなく、図４に示すように、
電界を印加することによって、低濃度ドレインと同様な
作用を有する領域を形成する構造が提案されている（電
解効果型オフセット構造、特公平８−１７２３８）。
が、電界緩和の効果は大きくない。一方、低濃度ドレイ
ン構造は、電界緩和の効果は大きいが、その分のドーピ
ングが必要である。このような問題を解消する方法とし
て、不純物のドーピングではなく、図４に示すように、
電界を印加することによって、低濃度ドレインと同様な
作用を有する領域を形成する構造が提案されている（電
解効果型オフセット構造、特公平８−１７２３８）。
【０００９】これは、ソース４２、ドレイン４３、活性
層４１、ゲイト絶縁膜４４とゲイト電極４５という構成
において、ゲイト電極４５をドレイン４３から話したオ
フセットゲイト構造とし、この部分を覆うように絶縁層
４９を介して、第２のゲイト電極４０を設ける。絶縁層
４９には、ゲイト電極４５を陽極酸化して得られる絶縁
物を用いる。（図４）
層４１、ゲイト絶縁膜４４とゲイト電極４５という構成
において、ゲイト電極４５をドレイン４３から話したオ
フセットゲイト構造とし、この部分を覆うように絶縁層
４９を介して、第２のゲイト電極４０を設ける。絶縁層
４９には、ゲイト電極４５を陽極酸化して得られる絶縁
物を用いる。（図４）
【００１０】この構造において、ソース、ドレインがＮ
型であるならば第２のゲイト電極４０には正のバイアス
電圧を印加することにより、活性層４１のうち、第２の
ゲイト電極４０の下の部分４７に弱い反転層を形成す
る。これは弱いＮ型と同等な作用を有するので、領域４
７は低濃度ドレインと同じ作用を有する。ソース、ドレ
インがＰ型の場合には、第２のゲイト電極に印加する電
圧を負とする。
型であるならば第２のゲイト電極４０には正のバイアス
電圧を印加することにより、活性層４１のうち、第２の
ゲイト電極４０の下の部分４７に弱い反転層を形成す
る。これは弱いＮ型と同等な作用を有するので、領域４
７は低濃度ドレインと同じ作用を有する。ソース、ドレ
インがＰ型の場合には、第２のゲイト電極に印加する電
圧を負とする。
【００１１】
【発明が解決しようとする課題】上記の構造では、低濃
度不純物領域を形成するためのドーピングは不要である
が、新たに第２のゲイト電極４０を形成する必要が生
じ、工程的には従来の低濃度ドレイン構造より有利とは
言えない。本発明は、より簡単な構造で図４と同等な効
果を有する絶縁ゲイト型電界効果トランジスタの構造を
提供することを目的とする。
度不純物領域を形成するためのドーピングは不要である
が、新たに第２のゲイト電極４０を形成する必要が生
じ、工程的には従来の低濃度ドレイン構造より有利とは
言えない。本発明は、より簡単な構造で図４と同等な効
果を有する絶縁ゲイト型電界効果トランジスタの構造を
提供することを目的とする。
【００１２】
【課題を解決するための手段】本明細書で開示する発明
は、トップゲイト型の絶縁ゲイト型電界効果トランジス
タにおいて、ゲイト電極を陽極酸化可能な２種類以上の
金属層によって構成し、この多層の金属層よりなるゲイ
ト電極を陽極酸化する際に、最下層（ゲイト絶縁膜に接
する）の金属層の陽極酸化速度が、その次の金属層より
も陽極酸化速度が大きくなるように、金属層の材料、陽
極酸化条件等を選択する。
は、トップゲイト型の絶縁ゲイト型電界効果トランジス
タにおいて、ゲイト電極を陽極酸化可能な２種類以上の
金属層によって構成し、この多層の金属層よりなるゲイ
ト電極を陽極酸化する際に、最下層（ゲイト絶縁膜に接
する）の金属層の陽極酸化速度が、その次の金属層より
も陽極酸化速度が大きくなるように、金属層の材料、陽
極酸化条件等を選択する。
【００１３】以上の酸化工程によって得られるトランジ
スタのゲイト電極近傍の構造は図２（Ａ）に示すように
なる。この例では、ゲイト電極を２層の金属層、すなわ
ち、下層金属層４、上層金属層５より構成し、下層金属
層４の陽極酸化速度が上層金属層５の陽極酸化速度より
も早いため、下層金属層４の幅が上層金属層５の幅より
狭くなる。また、ゲイト電極の側面には陽極酸化物８が
形成されるが、厳密には、金属層４の陽極酸化物１７と
金属層５の陽極酸化物１８に分けられる。
スタのゲイト電極近傍の構造は図２（Ａ）に示すように
なる。この例では、ゲイト電極を２層の金属層、すなわ
ち、下層金属層４、上層金属層５より構成し、下層金属
層４の陽極酸化速度が上層金属層５の陽極酸化速度より
も早いため、下層金属層４の幅が上層金属層５の幅より
狭くなる。また、ゲイト電極の側面には陽極酸化物８が
形成されるが、厳密には、金属層４の陽極酸化物１７と
金属層５の陽極酸化物１８に分けられる。
【００１４】図においては、ゲイト電極の上面にも陽極
酸化物が形成されている様子が示されているが、本発明
で本質的に必要なのは、側面の陽極酸化物であり、上面
の陽極酸化物は不可欠ではない。このようなゲイト電極
およびその陽極酸化物をマスクとして自己整合的にドー
ピングをおこなえば、活性層２に、ソース１０、ドレイ
ン１１を形成できる。この際、少なくともドレインはゲ
イト電極およびその陽極酸化物をマスクとして自己整合
的に形成されることが重要である。（図２（Ａ））
酸化物が形成されている様子が示されているが、本発明
で本質的に必要なのは、側面の陽極酸化物であり、上面
の陽極酸化物は不可欠ではない。このようなゲイト電極
およびその陽極酸化物をマスクとして自己整合的にドー
ピングをおこなえば、活性層２に、ソース１０、ドレイ
ン１１を形成できる。この際、少なくともドレインはゲ
イト電極およびその陽極酸化物をマスクとして自己整合
的に形成されることが重要である。（図２（Ａ））
【００１５】このような構造のトランジスタの動作につ
いて簡単に説明する。最初に、金属層４の厚さｔ1 に比
べて金属層５とドレイン１１（ソース１０）との距離ｘ
0 が十分に大きい場合について考察する。活性層２のう
ち、ドーピングされなかった領域は大きく３つに分けら
れる。すなわち、金属層４の直下の領域（チャネル領
域）と、それに隣接し、金属層５の下にある領域２０、
および領域２０とソース１０（ドレイン１１）に挟まれ
た領域１９である。（図２（Ｂ））
いて簡単に説明する。最初に、金属層４の厚さｔ1 に比
べて金属層５とドレイン１１（ソース１０）との距離ｘ
0 が十分に大きい場合について考察する。活性層２のう
ち、ドーピングされなかった領域は大きく３つに分けら
れる。すなわち、金属層４の直下の領域（チャネル領
域）と、それに隣接し、金属層５の下にある領域２０、
および領域２０とソース１０（ドレイン１１）に挟まれ
た領域１９である。（図２（Ｂ））
【００１６】いま、ｘ0 はｔ1 よりも十分に大きいの
で、領域１９に対するゲイト電極（金属層５）の影響は
無視できる。その結果、領域１９はオフセット領域と同
様に機能する。一方、領域２０には、金属層４の陽極酸
化物１７を介してゲイト電極（金属層５）の影響が現れ
る。影響の大きさは陽極酸化物１７の厚さに反比例し、
陽極酸化物の誘電率に比例する。例えば、金属層４とし
て厚さ５０００Åのタンタルを用いれば、その陽極酸化
物である酸化タンタルの比誘電率は２２である。陽極酸
化物の厚さは５０００Åもあるが、その誘電率が大きい
ため、酸化珪素（比誘電率３．９）に換算すれば、９０
０Å程度である。
で、領域１９に対するゲイト電極（金属層５）の影響は
無視できる。その結果、領域１９はオフセット領域と同
様に機能する。一方、領域２０には、金属層４の陽極酸
化物１７を介してゲイト電極（金属層５）の影響が現れ
る。影響の大きさは陽極酸化物１７の厚さに反比例し、
陽極酸化物の誘電率に比例する。例えば、金属層４とし
て厚さ５０００Åのタンタルを用いれば、その陽極酸化
物である酸化タンタルの比誘電率は２２である。陽極酸
化物の厚さは５０００Åもあるが、その誘電率が大きい
ため、酸化珪素（比誘電率３．９）に換算すれば、９０
０Å程度である。
【００１７】もし、ゲイト絶縁膜３が厚さ９００Åの酸
化珪素であれば、領域２０の実効的なゲイト絶縁膜の厚
さは酸化珪素に換算して２０００Å、つまり、領域２０
においては、ゲイト電極の影響はチャネル領域（金属層
４の直下の領域）の半分程度である。したがって、領域
２０には弱い反転層が生じ、図４の領域４７と同様な機
能がある。
化珪素であれば、領域２０の実効的なゲイト絶縁膜の厚
さは酸化珪素に換算して２０００Å、つまり、領域２０
においては、ゲイト電極の影響はチャネル領域（金属層
４の直下の領域）の半分程度である。したがって、領域
２０には弱い反転層が生じ、図４の領域４７と同様な機
能がある。
【００１８】この様子を通常のゲイト電極８を有するト
ランジスタに置き換えると、オフセット領域１９に隣接
する領域２０上のゲイト絶縁膜が、チャネル領域よりも
ｔ2だけ大きい。ただし、 ｔ2 ＝ ｔ1 εGI／εAO （εGI：ゲイト絶縁膜３の誘電率、εAO：陽極酸化物１
７の誘電率）である。（図２（Ｃ））
ランジスタに置き換えると、オフセット領域１９に隣接
する領域２０上のゲイト絶縁膜が、チャネル領域よりも
ｔ2だけ大きい。ただし、 ｔ2 ＝ ｔ1 εGI／εAO （εGI：ゲイト絶縁膜３の誘電率、εAO：陽極酸化物１
７の誘電率）である。（図２（Ｃ））
【００１９】次に、金属層４の厚さｔ1 と金属層５とド
レイン１１（ソース１０）との距離ｘ0 が同程度、もし
くはそれ以下の場合について考察する。この場合、幾何
学的には図 2（Ｂ）の領域１９に相当する部分において
も、ゲイト電極（金属層５）の影響は無視できず、実効
的には領域１９に相当する領域は存在しない。すなわ
ち、チャネル領域以外の非ドーピング領域は、全て領域
２０、すなわち、弱い反転層の生じる領域となる。
レイン１１（ソース１０）との距離ｘ0 が同程度、もし
くはそれ以下の場合について考察する。この場合、幾何
学的には図 2（Ｂ）の領域１９に相当する部分において
も、ゲイト電極（金属層５）の影響は無視できず、実効
的には領域１９に相当する領域は存在しない。すなわ
ち、チャネル領域以外の非ドーピング領域は、全て領域
２０、すなわち、弱い反転層の生じる領域となる。
【００２０】このように、いずれの場合においても、図
４と同等な機能を有する構造とすることができる。本発
明では、図４とは異なりゲイト電極を一括して作製する
ことができるので、工程数は削減できる。ｘ0 としては
５００〜１０００Åが好ましい。また、ｔ2 はゲイト絶
縁膜３の厚さの０．２〜２倍とするとよい。したがっ
て、ｔ1 は上記の式より、ゲイト絶縁膜３と陽極酸化物
１７の誘電率を考慮して決定される。金属層４もしくは
５を構成する材料としては、モリブテン、タンタル、ア
ルミニウム、クロム、ニッケル、ジルコニウム、チタ
ン、パラジウム、銀、銅、コバルトなどを用いればよ
い。
４と同等な機能を有する構造とすることができる。本発
明では、図４とは異なりゲイト電極を一括して作製する
ことができるので、工程数は削減できる。ｘ0 としては
５００〜１０００Åが好ましい。また、ｔ2 はゲイト絶
縁膜３の厚さの０．２〜２倍とするとよい。したがっ
て、ｔ1 は上記の式より、ゲイト絶縁膜３と陽極酸化物
１７の誘電率を考慮して決定される。金属層４もしくは
５を構成する材料としては、モリブテン、タンタル、ア
ルミニウム、クロム、ニッケル、ジルコニウム、チタ
ン、パラジウム、銀、銅、コバルトなどを用いればよ
い。
【００２１】
【実施例】本実施例の作製工程を図１に示す。絶縁性基
板１上に珪素等の材料によって、真性の半導体被膜の活
性層２を形成する。例えば、活性層２は厚さ５００Åの
多結晶珪素を用いればよい。非晶質珪素でもよい。活性
層２を覆って、ゲイト絶縁膜３を形成する。ゲイト絶縁
膜３としては、プラズマＣＶＤ、減圧ＣＶＤ、大気圧Ｃ
ＶＤ、熱酸化法等の手段により形成される酸化珪素、窒
化珪素等の絶縁膜を用いればよい。ここでは、プラズマ
ＣＶＤ法による厚さ１０００Åの酸化珪素膜を用いる。
そして、その上に厚さ２０００Åのタンタル膜４と、厚
さ３０００Åのアルミニウム膜５をスパッタリング法で
堆積する。（図１（Ａ））
板１上に珪素等の材料によって、真性の半導体被膜の活
性層２を形成する。例えば、活性層２は厚さ５００Åの
多結晶珪素を用いればよい。非晶質珪素でもよい。活性
層２を覆って、ゲイト絶縁膜３を形成する。ゲイト絶縁
膜３としては、プラズマＣＶＤ、減圧ＣＶＤ、大気圧Ｃ
ＶＤ、熱酸化法等の手段により形成される酸化珪素、窒
化珪素等の絶縁膜を用いればよい。ここでは、プラズマ
ＣＶＤ法による厚さ１０００Åの酸化珪素膜を用いる。
そして、その上に厚さ２０００Åのタンタル膜４と、厚
さ３０００Åのアルミニウム膜５をスパッタリング法で
堆積する。（図１（Ａ））
【００２２】そして、公知のフォトリソグラフィー法に
よってゲイト電極６およびゲイト配線７のパターニング
をおこない、公知のエッチング手段、例えば、ドライエ
ッチング法やウェットエッチング法によりエッチング
し、ゲイト電極６、ゲイト配線７を形成する。（図１
（Ｂ））
よってゲイト電極６およびゲイト配線７のパターニング
をおこない、公知のエッチング手段、例えば、ドライエ
ッチング法やウェットエッチング法によりエッチング
し、ゲイト電極６、ゲイト配線７を形成する。（図１
（Ｂ））
【００２３】次に、ゲイト電極５およびゲイト配線６を
陽極酸化する。陽極酸化の電解液としては３重量％の酒
石酸アンモニウム水溶液を用いる。電圧を徐々に上げて
ゆくと、陽極酸化物がより厚く形成され、陽極酸化物の
厚さは印加電圧にほぼ比例する。タンタルの陽極酸化物
の抵抗率は、アルミニウムの陽極酸化物の抵抗率の１／
３程度であるので、同じ電圧を印加しても、タンタルの
陽極酸化物の厚さはアルミニウムの陽極酸化物の厚さの
３倍となる。
陽極酸化する。陽極酸化の電解液としては３重量％の酒
石酸アンモニウム水溶液を用いる。電圧を徐々に上げて
ゆくと、陽極酸化物がより厚く形成され、陽極酸化物の
厚さは印加電圧にほぼ比例する。タンタルの陽極酸化物
の抵抗率は、アルミニウムの陽極酸化物の抵抗率の１／
３程度であるので、同じ電圧を印加しても、タンタルの
陽極酸化物の厚さはアルミニウムの陽極酸化物の厚さの
３倍となる。
【００２４】このようにして、陽極酸化をおこない、図
２のｘ0 が１０００Åとなった段階で陽極酸化を終了し
た。この結果、ゲイト電極６およびゲイト配線７の側面
と上面にはそれぞれ陽極酸化物８、９が得られる。（図
１（Ｃ）） 次に、公知のイオンドーピング法によって、活性層２に
燐もしくは砒素、あるいは硼素のドーピングをおこな
い、ソース１０、ドレイン１１を形成する。（図１
（Ｄ））
２のｘ0 が１０００Åとなった段階で陽極酸化を終了し
た。この結果、ゲイト電極６およびゲイト配線７の側面
と上面にはそれぞれ陽極酸化物８、９が得られる。（図
１（Ｃ）） 次に、公知のイオンドーピング法によって、活性層２に
燐もしくは砒素、あるいは硼素のドーピングをおこな
い、ソース１０、ドレイン１１を形成する。（図１
（Ｄ））
【００２５】さらに、層間絶縁物１２を公知の手段によ
り形成する。例えば、プラズマＣＶＤ法により堆積した
厚さ５０００Åの酸化珪素膜を用いればよい。そして、
これにコンタクトホールを開孔する。さらに、公知の金
属配線形成技術によりソース配線１３、ドレイン配線１
４を形成する。配線としては、例えば、厚さ５０００Å
のアルミニウム膜を用いればよい。この際、ゲイト配線
７をドレイン配線１４が横断する部分１６においては、
酸化物が形成されたために、ゲイト配線７の部分の段差
の急峻性が緩和され、断線の確率が低下する。かくし
て、薄膜トランジスタ（ＴＦＴ）１５が形成された。
（図１（Ｅ）） 本実施例においては、ｘ0 ＝１０００Å、ｔ1 ＝３００
０Åであり、したがって、図２（Ｄ）の構造に相当す
る。また、ｔ2 ＝５３１Åである。
り形成する。例えば、プラズマＣＶＤ法により堆積した
厚さ５０００Åの酸化珪素膜を用いればよい。そして、
これにコンタクトホールを開孔する。さらに、公知の金
属配線形成技術によりソース配線１３、ドレイン配線１
４を形成する。配線としては、例えば、厚さ５０００Å
のアルミニウム膜を用いればよい。この際、ゲイト配線
７をドレイン配線１４が横断する部分１６においては、
酸化物が形成されたために、ゲイト配線７の部分の段差
の急峻性が緩和され、断線の確率が低下する。かくし
て、薄膜トランジスタ（ＴＦＴ）１５が形成された。
（図１（Ｅ）） 本実施例においては、ｘ0 ＝１０００Å、ｔ1 ＝３００
０Åであり、したがって、図２（Ｄ）の構造に相当す
る。また、ｔ2 ＝５３１Åである。
【００２６】
【発明の効果】本発明により、低濃度ドレイン構造と同
等な機能を有する電解効果トランジスタを平易に形成す
ることができる。このように本発明は産業上、有益であ
る。
等な機能を有する電解効果トランジスタを平易に形成す
ることができる。このように本発明は産業上、有益であ
る。
【図１】 実施例のトランジスタの作製工程断面図を示
す図。
す図。
【図２】 本発明のトランジスタの構造を説明する図。
【図３】 従来のオフセット構造、低濃度ドレイン構造
トランジスタの断面の概略を示す図。
トランジスタの断面の概略を示す図。
【図４】 従来の電解効果型オフセット構造トランジス
タの断面の概略を示す図。
タの断面の概略を示す図。
１ 絶縁性基板 ２ 活性層 ３ ゲイト絶縁膜 ４ タンタル膜 ５ アルミニウム膜 ６ ゲイト電極 ７ ゲイト配線 ８、９ 陽極酸化物。 １０ ソース １１ ドレイン １２ 層間絶縁物 １３ ソース配線 １４ ドレイン配線 １５ 薄膜トランジスタ １６ ドレイン配線とゲイト配線の
交差部
交差部
Claims (3)
- 【請求項１】 ゲイト電極が少なくとも２種類の金属層
よりなり、 前記ゲイト電極の最下層の金属層の幅は、その次の金属
層の幅より狭く、 前記ゲイト電極の少なくとも側面は陽極酸化物により覆
われており、 前記ゲイト電極およびその陽極酸化物を用いて、少なく
ともドレインが自己整合的に形成されたことを特徴とす
るトップゲイト型の絶縁ゲイト型電解効果トランジス
タ。 - 【請求項２】 請求項１において、最下層の金属層がタ
ンタル、その次の金属層がアルミニウムを、それおぞれ
主成分とする電解効果トランジスタ。 - 【請求項３】 請求項１において、最下層の次の金属層
とドレインとの距離が５００〜１０００Åである電解効
果トランジスタ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8334641A JPH10163501A (ja) | 1996-11-29 | 1996-11-29 | 絶縁ゲイト型トランジスタ |
| US08/976,739 US5973378A (en) | 1996-11-29 | 1997-11-24 | Semiconductor device with insulated gate electrode configured for reducing electric field adjacent drain |
| US09/389,393 US7135707B1 (en) | 1996-11-29 | 1999-09-03 | Semiconductor device having insulated gate electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8334641A JPH10163501A (ja) | 1996-11-29 | 1996-11-29 | 絶縁ゲイト型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163501A true JPH10163501A (ja) | 1998-06-19 |
Family
ID=18279648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8334641A Pending JPH10163501A (ja) | 1996-11-29 | 1996-11-29 | 絶縁ゲイト型トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5973378A (ja) |
| JP (1) | JPH10163501A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6501094B1 (en) | 1997-06-11 | 2002-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a bottom gate type thin film transistor |
| US6369410B1 (en) | 1997-12-15 | 2002-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| TWI224806B (en) * | 2000-05-12 | 2004-12-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| TW480576B (en) * | 2000-05-12 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing same |
| CN100449779C (zh) * | 2002-10-07 | 2009-01-07 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| US20060003485A1 (en) * | 2004-06-30 | 2006-01-05 | Hoffman Randy L | Devices and methods of making the same |
| US8995218B2 (en) | 2012-03-07 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5272100A (en) * | 1988-09-08 | 1993-12-21 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor with T-shaped gate electrode and manufacturing method therefor |
| JPH0382164A (ja) * | 1989-08-25 | 1991-04-08 | Casio Comput Co Ltd | 薄膜モランジスタメモリおよびその製造方法 |
| JPH0465168A (ja) * | 1990-07-05 | 1992-03-02 | Hitachi Ltd | 薄膜トランジスタ |
| JP2744126B2 (ja) * | 1990-10-17 | 1998-04-28 | 株式会社東芝 | 半導体装置 |
| JP2999271B2 (ja) * | 1990-12-10 | 2000-01-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2794678B2 (ja) * | 1991-08-26 | 1998-09-10 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| GB2255443B (en) * | 1991-04-30 | 1995-09-13 | Samsung Electronics Co Ltd | Fabricating a metal electrode of a semiconductor device |
| JPH0793363B2 (ja) * | 1991-09-25 | 1995-10-09 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその作製方法 |
| US5485019A (en) * | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JPH05315615A (ja) * | 1992-05-08 | 1993-11-26 | Nippon Steel Corp | 薄膜トランジスタ |
| JP2905032B2 (ja) * | 1992-05-12 | 1999-06-14 | シャープ株式会社 | 金属配線の製造方法 |
| JP3163822B2 (ja) | 1993-02-23 | 2001-05-08 | セイコーエプソン株式会社 | トランジスタ及びその製造方法 |
| JP2948436B2 (ja) * | 1993-03-12 | 1999-09-13 | ローム株式会社 | 薄膜トランジスタおよびそれを用いる液晶表示装置 |
| JP3315191B2 (ja) | 1993-03-22 | 2002-08-19 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| US5580800A (en) * | 1993-03-22 | 1996-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of patterning aluminum containing group IIIb Element |
| KR970004885B1 (ko) * | 1993-05-12 | 1997-04-08 | 삼성전자 주식회사 | 평판표시장치 및 그 제조방법 |
| US5481121A (en) * | 1993-05-26 | 1996-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| KR970010685B1 (ko) * | 1993-10-30 | 1997-06-30 | 삼성전자 주식회사 | 누설전류가 감소된 박막 트랜지스터 및 그 제조방법 |
| US5576231A (en) * | 1993-11-05 | 1996-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode |
| US5518805A (en) * | 1994-04-28 | 1996-05-21 | Xerox Corporation | Hillock-free multilayer metal lines for high performance thin film structures |
| JPH07318978A (ja) * | 1994-05-20 | 1995-12-08 | Sony Corp | 表示素子用薄膜トランジスタアレイ |
| KR960042942A (ko) * | 1995-05-04 | 1996-12-21 | 빈센트 비.인그라시아 | 반도체 디바이스 형성 방법 |
| US5668032A (en) * | 1995-07-31 | 1997-09-16 | Holmberg; Scott H. | Active matrix ESD protection and testing scheme |
| KR100359795B1 (ko) * | 1995-08-22 | 2003-01-14 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
| US5612234A (en) * | 1995-10-04 | 1997-03-18 | Lg Electronics Inc. | Method for manufacturing a thin film transistor |
| US5731216A (en) * | 1996-03-27 | 1998-03-24 | Image Quest Technologies, Inc. | Method of making an active matrix display incorporating an improved TFT |
-
1996
- 1996-11-29 JP JP8334641A patent/JPH10163501A/ja active Pending
-
1997
- 1997-11-24 US US08/976,739 patent/US5973378A/en not_active Expired - Lifetime
-
1999
- 1999-09-03 US US09/389,393 patent/US7135707B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5973378A (en) | 1999-10-26 |
| US7135707B1 (en) | 2006-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7893501B2 (en) | Semiconductor device including MISFET having internal stress film | |
| JP3425201B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US5308999A (en) | MOS FET having a thin film SOI structure | |
| KR0139573B1 (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
| US6436774B1 (en) | Method for forming variable-K gate dielectric | |
| US6133099A (en) | Vertical MOSFET and method of manufacturing thereof | |
| JP3980985B2 (ja) | 半導体装置とその製造方法 | |
| US7851891B2 (en) | Semiconductor device and method for fabricating the same | |
| JPH10163501A (ja) | 絶縁ゲイト型トランジスタ | |
| US20090224324A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPS62136877A (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JP2003298050A (ja) | 半導体装置の製造方法 | |
| JP2004207517A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH04137562A (ja) | 半導体装置 | |
| JP3177360B2 (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
| KR100253261B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP3260200B2 (ja) | 半導体装置の製造方法 | |
| JPH04302438A (ja) | 薄膜トランジスタ | |
| JPH05315605A (ja) | Ｍｏｓ型半導体装置 | |
| JPH08115924A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP3208816B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2917720B2 (ja) | 縦型電界効果トランジスタ | |
| TW202543401A (zh) | 電晶體結構及其製造方法 | |
| JP3425877B2 (ja) | パワーｍｏｓｆｅｔ及びその製造方法 | |
| JPH0252469A (ja) | 半導体装置の製造方法 |