JPH0793363B2 - 半導体集積回路およびその作製方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、信頼性および量産性に
優れ、集積度の高い、半導体集積回路およびその作製方
法に関する。

【０００２】

【従来の技術】近年、単結晶半導体基板上に従来のよう
に形成された半導体回路の上に、さらに、半導体の多結
晶、あるいは実質的に単結晶の被膜を形成して、そこに
半導体回路を形成し、より集積度を高めた半導体集積回
路が開発されている。その典型的な例は、２層のＭＯＳ
トランジスタ（すなわち、単結晶基板上のＭＯＳトラン
ジスタと、その上の薄膜トランジスタ）を有する完全Ｃ
ＭＯＳ型のスタティックＲＡＭ（ＳＲＡＭ）である。従
来の完全ＣＭＯＳ型のＳＲＡＭは、１つの記憶セルにつ
き、２組のＣＭＯＳ（すなわち、２つのＮＭＯＳと２つ
のＰＭＯＳ）と２つのドライバ用のＮＭＯＳを必要と
し、したがって、大きな面積を要していた。それゆえ、
ＰＭＯＳのかわりに高抵抗の多結晶シリコンを使用し、
なおかつ、これをトランジスタに対して、立体的に配置
して集積度を高めた、いわゆる高抵抗型のＳＲＡＭによ
って、置き換えられていった。しかしながら、より高集
積化が進行すると、線型素子である抵抗を負荷とする方
式では、リーク電流が大きすぎるので、再び、非線型素
子であるＰＭＯＳを負荷とする従来の完全ＣＭＯＳ型が
採用されるにいたった。しかし、集積度の点で、従来の
ような平面的な方式を採用することはできないので、現
在のように、ＰＭＯＳを薄膜トランジスタとして、これ
を立体的に配置するようになったのである。

【０００３】また、このように立体的に配置すると、単
に集積度が上げられるに留まらず、他にも利点がもたら
される。その１つは、素子間の分離が容易で、特に従来
のＣＭＯＳのモノリシック集積回路で問題となるような
ラッチアップ現象がおこらないことである。すなわち、
このように立体的に配置された場合には、ＰＭＯＳは基
板やＮＭＯＳとは完全に分離されているので、基板と隣
接するＮＭＯＳを介した寄生トランジスタが発生する余
地がなく、したがって、ラッチアップは全く起こりえな
い。

【０００４】

【発明が解決しようとする課題】このような理由から多
層構造の集積回路（以下、立体集積回路、あるいは３次
元ＩＣという）が形成されるようになった。しかしなが
ら、従来の立体集積回路は、通常の半導体基板上の集積
回路と同じ製造工程を援用した為、作製に要するマスク
数が多くなった。例えば、３層多結晶シリコンと１層ア
ルミニウム配線を有する立体集積回路で、ＣＭＯＳイン
バータ回路を構成するには、１層目のＭＯＳトランジス
タ（第１の多結晶シリコン層を用いた多結晶シリコンゲ
イトを有する）を形成した後、さらに以下のプロセスが
必要とされた。すなわち、 （１） 第１の層間絶縁物の形成 （２） 第２多結晶シリコン層の形成・エッチング （３） ゲイト絶縁膜の形成 （４） 層間絶縁物に、第１のＭＯＳトランジスタのゲ
イト配線への接続用の穴の形成 （５） 第２のトランジスタのゲイト電極（第３多結晶
シリコン層）の形成 （６） 不純物イオンの注入 （７） 第２の層間絶縁物の形成 （８） 第２の層間絶縁物へのソース、ドレイン電極用
の穴の形成 （９） 第１の層間絶縁物へのソース、ドレイン電極用
の穴の形成 （１０）ソース、ドレイン電極配線の形成 （１１）パッシベーション膜の形成

【０００５】ここで、丸数字はマスクの番号・枚数を表
す。すなわち、最低でも６枚ものマスクが必要とされ
る。より付加価値をつけるためには、さらに多くのマス
クが必要とされる。特に、（７）と（８）のプロセスに
おいては、ＣＭＯＳインバータの場合には、接地側とド
レイン電圧供給側にわけて配線しなければならないので
仕方がないにしても、例えば、ＣＭＯＳトランスファー
ゲイト回路では、ＮＭＯＳとＰＭＯＳの不純物領域が両
方とも結合されて構成されている。したがって、そのよ
うな場合には、通常、ＮＭＯＳの不純物領域はＰＭＯＳ
の不純物領域と重なって構成されているので、ＮＭＯＳ
の不純物領域とＰＭＯＳの不純物領域を結線するだけで
あれば、わざわざ、２工程にわける必要はないと考えら
れるかもしれない。確かに、ＮＭＯＳとＰＭＯＳのソー
ス、あるいはドレインを貫通して、１枚のマスクで穴を
開ければ、双方とコンタクトをとることができるように
考えられる。

【０００６】しかしながら、ＰＭＯＳの不純物領域層の
厚さは、最近の研究では薄いほど特性がよいことが発見
され、通常、１００ｎｍ以下、場合によっては２０ｎｍ
というような極めて薄いものが用いられる場合がある。
したがって、単に１つの両不純物領域間を貫通する穴を
形成しただけでは、そのコンタクトはとても十分とはい
えない。典型的には、穴の半径を２μｍ、ＰＭＯＳの不
純物領域の厚さを１００ｎｍとすると、ＮＭＯＳに形成
される電極の面積は約１２．６μｍ² であるのに対し、
ＰＭＯＳの不純物領域の『電極』の面積はその１０分の
１の１．３μｍ² でしかない。ＣＭＯＳであるので、消
費電力が小さいとはいえ、これはあまりにも小さな電極
面積であり、通常の動作に耐えられないものである。

【０００７】したがって、面倒ではあるが、わざわざ、
第２の層間絶縁物に穴を開けて、ＰＭＯＳの不純物領域
への電極形成用の穴を形成し、その上で、第２および第
１の層間絶縁物を貫通して、ＮＭＯＳの不純物領域への
電極形成用の穴を形成し、その電極部分の面積はほぼ同
じ大きさとすることが必要とされる。

【０００８】さらに、ＰＭＯＳの不純物領域の厚さが５
０ｎｍ以下の極めて薄い場合には、第２の層間絶縁物へ
の穴の形成も十分な注意が必要とされる。一般に、層間
絶縁物はその絶縁特性と下層と上層の配線間の寄生容量
とを考慮して、２００ｎｍ以上とされる。実際には、先
に形成されたゲイト酸化膜が残っており、ゲイト酸化膜
は、薄膜トランジスタの場合には、５０〜２００ｎｍの
厚さに形成されるので、実際には不純物領域の上には、
２５０〜４００ｎｍ、あるいはそれ以上の厚さの酸化物
が存在している。

【０００９】そして、このような層間絶縁物への穴開け
は、プラズマ気相エッチング法が採用されるが、酸化珪
素とシリコンとのエッチング選択比は十分大きいと言え
ども、プラズマエッチングを精密におこなわないと、誤
って、シリコン膜をも貫通した穴を形成してしまう恐れ
がある。特に、平坦な部分への穴の形成は比較的容易で
あるが、曲面への形成は、例えば層間絶縁物の厚さ自体
が、場所によってばらついているため、穴全域にわたっ
てエッチングをシリコン膜の表面で終了することは極め
て難しい。

【００１０】半導体集積回路の製作歩留りを上げ、コス
トダウンを図るうえで、マスクプロセスの削減が必須で
あることは、言うまでもない。本発明では、よりマスク
の枚数を減らして、歩留りを向上させることを目的とす
る。また、本発明では、耐圧性に優れた絶縁被膜で配線
を被覆し、よって、上部配線との短絡を防止することを
も目的とする。

【００１１】

【問題を解決する方法】本発明では、従来用いられてい
た、上層の薄膜トランジスタ（第２のＭＯＳトランジス
タともいう。先の例では、ＰＭＯＳにあたるが、ＮＭＯ
Ｓであってもよいことはいうまでもない。）において、
シリコンゲイト電極をアルミニウムゲイト電極とし、そ
の表面を陽極酸化法によって酸化せしめることによっ
て、高耐圧の酸化物層を形成し、これを層間絶縁物のか
わりに用いて、マスクの枚数を減らし、なおかつ、配線
間の耐圧を向上せしめる。

【００１２】すなわち、本発明で、先の例と同じＣＭＯ
Ｓインバータ回路構成しようとすると、半導体基板上
に、ＮＭＯＳを形成した後に、以下のプロセスが必要と
なる。ただし、本発明のこの例では、ＰＭＯＳのゲイト
電極がアルミニウムであるので、『２層多結晶シリコ
ン、２層アルミ配線』となる。 （１ａ） 層間絶縁物の形成 （２ａ） 第２多結晶シリコン層の形成・エッチング （３ａ） ゲイト絶縁膜の形成 （４ａ） 層間絶縁物に、第１のＭＯＳトランジスタの
ゲイト配線への接続用のの形成 （５ａ） 第２のトランジスタのゲイト電極（第１アル
ミニウム層）の形成 （６ａ） ゲイト電極・配線の表面の陽極酸化 （７ａ） 不純物イオンの注入 （８ａ） ゲイト絶縁膜の除去・ＰＭＯＳの不純物領域
の露出 （９ａ） 層間絶縁物へのソース、ドレイン電極用の穴
の形成 （１０ａ）第２のアルミニウム層を用いてソース、ドレ
イン電極配線の形成 （１１ａ）パッシベーション膜の形成

【００１３】以上のように、工程数は変わらないが、マ
スクの枚数を１枚減らすことができた。特に、ここで、
削減されたマスクプロセスは、先に説明したように、最
も難易度の高いプロセスであり、この工程を省略するこ
とによって、歩留りは著しく高められる。従来の例のプ
ロセス（８）の代わりに、本発明では、プロセス（８
ａ）があるが、これは、例えば、弗化水素酸のように、
シリコンおよび酸化アルミニウムをおかさず、かつ、酸
化珪素を溶解させるような溶液によって、エッチングを
おこなえばよい。この工程において、先に形成されてい
た層間絶縁物の一部が浸食されるが、、層間絶縁物が、
ゲイト酸化膜以上に厚く形成されていれば、この工程に
よって、層間絶縁物が浸食されて、下地の半導体基板や
多結晶シリコンが露出することはない。

【００１４】また、特に第１の多結晶シリコン（第１の
ＭＯＳトランジスタのゲイト配線・電極が形成されてい
る）層が露出することを積極的に防ぐためには、第１の
多結晶シリコン配線・電極に重なるように第１のアルミ
ニウム層による配線（第２のＭＯＳトランジスタのゲイ
ト配線・電極が形成されている）を形成すればよい。す
なわち、このアルミニウム配線は陽極酸化されるので、
表面は、不溶性の酸化アルミニウムにかわり、その下に
ある物体は浸食されにくいからである。

【００１５】同じく、２層多結晶シリコン、２層アルミ
配線で、ＣＭＯＳトランスファーゲイト回路を構成しよ
うとすると、半導体基板上に、ＮＭＯＳを形成した後
に、以下のプロセスが必要となる。 （１ｂ） 層間絶縁物の形成 （２ｂ） 第２多結晶シリコン層の形成・エッチング （３ｂ） ゲイト絶縁膜の形成 （４ｂ） 第２のトランジスタのゲイト電極（第１アル
ミニウム層）の形成 （５ｂ） ゲイト電極・配線の表面の陽極酸化 （６ｂ） 不純物イオンの注入 （７ｂ） ゲイト絶縁膜の除去・ＰＭＯＳの不純物領域
の露出 （８ｂ） 層間絶縁物へのソース、ドレイン電極用の穴
の形成 （９ｂ） 第２のアルミニウム層を用いてソース、ドレ
イン電極配線の形成 （１０ｂ）パッシベーション膜の形成

【００１６】すなわち、ＣＭＯＳインバータの工程で必
要だった（４ａ）の工程は必要とされない。ＣＭＯＳト
ランスファーゲイト回路では、ＮＭＯＳとＰＭＯＳのゲ
イトは結線される必要がないので、この工程は不要であ
る。結局、４枚のマスクで完成される。このことは、従
来の方法をもってしても同様で、従来の立体集積回路の
作製においても、インバータの場合より１枚マスクの少
ない、計５枚のマスクで作製される。

【００１７】本発明では、マスクの枚数は従来と同じで
も、より信頼性の高い回路を形成することができる。そ
の方法によって、同じインバータを作製する工程は以下
のようになる。 （１ｃ） 第１の層間絶縁物の形成 （２ｃ） 第２多結晶シリコン層の形成・エッチング （３ｃ） ゲイト絶縁膜の形成 （４ｃ） 層間絶縁物に、第１のＭＯＳトランジスタの
ゲイト配線への接続用の穴の形成 （５ｃ） 第２のトランジスタのゲイト電極（第１アル
ミニウム層）の形成 （６ｃ） ゲイト電極・配線の表面の陽極酸化 （７ｃ） 不純物イオンの注入 （８ｃ） 第２の層間絶縁物の形成 （９ｃ） 第２の層間絶縁物へのソース、ドレイン電極
用の穴の形成 （１０ｃ）第２の層間絶縁物へのソース、ドレイン電極
用の穴の形成 （１１ｃ）第２のアルミニウム層を用いてソース、ドレ
イン電極配線の形成 （１２ｃ）パッシベーション膜の形成

【００１８】このように、工程が増え、さらにマスクプ
ロセスの数も従来と変わらないが、このようにして形成
された回路では、特に第２のトランジスタのゲイト電極
・配線の表面は陽極酸化膜と層間絶縁物で覆われ、特
に、陽極酸化膜はちみつで耐圧性に優れているので、配
線間に不意の高電圧がかかった場合の短絡を防止するう
えで有効である。

【００１９】従来、層間絶縁物として使用される酸化珪
素は、配線の起伏を完全にカバーすることができず、そ
の厚さに厚いところや薄いところが生じ、特に、下部配
線であるゲイト配線の側面では膜は薄くなった。一方、
下部配線の上面には十分な厚さの膜が形成された。そし
て、この厚さの変動は、その後の熱処理等によって層間
絶縁物の剥離等につながった。この状態で、上部配線を
形成すると、下部配線の側面において、短絡がおこりや
すかった。しかしながら、本発明によれば、下部配線の
側面も上面もほぼ同じ厚さの陽極酸化絶縁膜を形成でき
るので、そのような問題は解決される。

【００２０】本発明においては、第２のＭＯＳトランジ
スタのゲイト電極はほとんど不純物を含有しないアルミ
ニウムや、純粋なアルミニウムでは強度が不十分で、例
えば、エレクトロマイグレーションのような機械的な力
に弱い場合には、アルミニウムにシリコンを１〜１０％
添加した合金等を用いて被膜を形成する。アルミニウム
のかわりにチタンやタンタルであってもよい。これらの
金属は陽極酸化法（陽極化成法）によってその酸化物膜
を形成することができ、また、この酸化物膜は耐圧性に
優れている。しかしながら、この金属の選択で注意しな
ければならないことは、酸化アルミニウムに比べると、
酸化チタンや酸化タンタルは格段に比誘電率が大きいと
いうことである。したがって、層間絶縁物としてこれら
の誘電率の高い材料を使用すれば、誘電損失が大きくな
ることがある。また、タンタルやチタンはアルミニウム
に比して抵抗率が高いことも材料の選択においては検討
しなければならない。また、チタンやタンタルは耐熱性
が優れているので、後の製造プロセスで高温となる場合
には、これらの材料を用いるとよい。

【００２１】特に、第２のトランジスタがＰＭＯＳの場
合にアルミニウムを用いると、アルミニウムの仕事関数
と、シリコンの仕事関数、エネルギー準位の関係から、
オフ状態のチャネル形成がほとんどなく（すなわちリー
ク電流の少ない）、極めて信頼性の高いＭＯＳトランジ
スタとなる。

【００２２】アルミニウムのかわりにチタンやタンタル
を使用とする場合には、これらの材料と、下地の酸化膜
との密着性も考慮しなければならない。一般に、これら
の材料と酸化珪素の間の密着性はよくない。したがっ
て、ゲイト絶縁膜を多層膜として、密着性の不連続性を
無くす工夫が必要であるが、そのようなことは工程の複
雑化につながり望ましくない。

【００２３】陽極酸化の方法としては、溶液法とプラズ
マ法がある。溶液法は、電解溶液中に基板ごと浸漬し
て、ゲイト配線を電源に接続し、直流もしくは交流の電
流を通じて陽極酸化をおこない、ゲイト配線、ゲイト電
極等の表面に酸化膜を形成する方法である。ゲイト配線
等の材料としてアルミニウムを用いた場合には酸化アル
ミニウムの、チタンを用いた場合には酸化チタンの、タ
ンタルを用いた場合には酸化タンタルの被膜が形成され
る。これらの酸化物膜は、純粋に金属と酸素からなるの
ではなく、内部に電解質を構成する元素が含まれたり、
水和物となったりし、よって、その物理的性質は変化す
る。例えば、電解質に有機酸を用いた場合には、酸化物
膜中に炭素が含まれ、硫酸を用いた場合には硫黄が含ま
れる。電解質にアルカリ金属イオンを含む材料を用いる
ことは避けるべきである。アルカリ金属イオン（ナトリ
ウムやカリウム）は、半導体領域中に侵入すると半導体
の導電特性に著しい損害を与えるからである。

【００２４】また、例えば、特定のゲイト配線だけを電
源に接続し、他のゲイト配線はつながなかった場合に
は、電源に接続されたゲイト配線にのみ酸化物膜が形成
され、他のゲイト配線には、自然酸化膜以外には実質的
に酸化物膜が形成されない。あるいは、それぞれに通電
する時間、電流、電圧等を変化させてもよい。このよう
にして、形成される酸化物膜の厚さを変化させることが
可能である。例えば、層間絶縁物として使用する場合に
は配線間の容量を減らす為に膜厚は大きい方が望ましい
が、一方、キャパシタの絶縁物として使用する場合には
薄い方が望ましい。このような目的に違いがある場合に
は上記のような手法を用いることが有効である。

【００２５】このようにして、上記配線等が酸化物膜で
被覆されたら、基板を溶液から取り出し、よく乾燥させ
る。また、必要によっては熱水あるいは高温蒸気にさら
すことによって酸化物膜の改質をおこなってもい。すな
わち、陽極酸化法において、特に厚い酸化物膜を得るこ
とを目的とする条件においては、得られる膜は多孔質の
膜である。このような膜は厚いけれども耐圧に問題があ
る場合があり、また、後の工程において、孔を介して電
流が短絡することがある。そのような場合には酸化物膜
を高温の水と反応させて、水和物とし、体積を膨張させ
ることによって孔をふさぐとよい。このようにして緻密
な絶縁性のよい膜が得られる。いずれにせよ、被膜上に
電解質が残存しないように十分に洗浄し、乾燥させるこ
とが必要である。このようにして、図１（Ｃ）が得られ
る。

【００２６】また、陽極酸化の手法としては、通常の酸
溶液中での方法以外に、プラズマ中での方法を採用して
もよい。溶液を用いる方法は、安価で、一度に多量の処
理が可能であるが、例えば、ナトリウム等の可動イオン
の侵入が容易であり、特にサブミクロン、クォータミク
ロンのデバイスにおいては、このようなイオンの存在は
致命的である。一方、プラズマ陽極酸化法は、溶液を用
いる方法に比べると極めてクリーンな手法である。しか
しながら、量産性に欠けるとともに、厚い酸化膜を形成
することが困難であるという欠点をも有する。

【００２７】陽極酸化膜の厚さは、その目的に応じて、
決定されなければならない。通常は、層間絶縁物として
機能することを期待されるので、０．１〜０．６μｍ、
好ましくは０．２〜０．５μｍとされる。

【００２８】本発明によってもたらされる効果は以上述
べただけにはとどまらない。例えば、通常の立体集積回
路では、薄膜トランジスタに、低濃度ドレイン（ＬＤ
Ｄ）領域を設けるということはほとんどされなかった。
これは、工程が複雑になるという理由だけからではな
く、従来の方法によってＬＤＤ領域を形成しようとした
場合、ＬＤＤ領域の幅を決定するうえで重要な側壁は、
厚い絶縁膜を方向性エッチングによってゲイト電極の側
面に残存せしめるという手法によって得られていたのに
対し、特に立体集積回路における薄膜トランジスタの存
在する場所は起伏が激しく、したがって、再現性良く、
あるいは場所に依存することなく同じ大きさの側壁を得
られなかったためである。

【００２９】したがって、従来の薄膜トランジスタはた
いてい、図８に示すような典型的なＭＯＳトランジスタ
の構造をしていた。これは以下のように形成された。ま
ず、薄膜状の半導体領域の表面にゲイト絶縁膜８０１を
形成し、その上にゲイト電極８０２を形成し、このゲイ
ト電極をマスクとしてイオン注入法によって自己整合的
に不純物領域８０３を形成した。その後、層間絶縁物８
０４を形成した。このようにして形成された薄膜トラン
ジスタでは図８（Ｂ）に見られるように、どうしても、
イオン注入の際のイオンの２次散乱によってゲイト電極
の下の部分に不純物が侵入する。そして、長さＬの領域
だけ、ゲイト電極と不純物領域の重なる部分ができた。
このような重なりは、寄生容量となり、ＭＯＳトランジ
スタの動作を鈍らせる原因である。

【００３０】一方、本発明を利用すれば、このような問
題は解決される。図３には、本発明を用いた薄膜トラン
ジスタの作製方法が示されている。すなわち、図３
（Ａ）のように、薄膜状の半導体領域上にゲイト絶縁膜
３０１を形成し、さらにゲイト電極３０２を形成して、
自己整合的に不純物領域３０３を形成する。不純物領域
３０３は通常、ゲイト電極の下方に回り込む。ここまで
は従来の例と同じである。しかしながら、本発明によっ
て、次に、ゲイト電極の表面を陽極酸化すると事情は異
なる。陽極酸化によって、図３（Ｂ）のように酸化膜３
０４が形成されるが、この酸化によって、ゲイト電極の
表面は後退する。そして、イオン注入によるイオンの２
次散乱と陽極酸化によるゲイト電極表面の後退を考慮す
れば、図３に示すように、ほとんど不純物領域とゲイト
電極の重なりのない状態が実現される。イオンの２次散
乱や陽極酸化の程度は、シュミレーションや経験によっ
て、かなり正確に計算できるので、実質的に重なりのな
い状態を実現することも可能である。また、任意の幅だ
け重ねることや、任意の幅だけ離すことも可能である。

【００３１】図４は別の例である。まず図４（Ａ）のよ
うに薄膜状の半導体領域４０３上にゲイト絶縁膜４０１
とゲイト電極４０２を形成する。そして、図４（Ｂ）の
ように、先に陽極酸化をおこない、ゲイト電極のまわり
に酸化物４０４を形成する。そして、図４（Ｃ）のよう
に、イオン注入をおこない、不純物領域４０５を形成す
る。このときには不純物領域とゲイト電極は重なりがな
く、逆に離れた状態（オフセット状態）となる。特に薄
膜トランジスタでは、粒界を経由したオフ電流（リーク
電流）が問題とされることがあるが、このようにオフセ
ット状態とすることによって、オフ電流を著しく低減さ
せることができる。また、ゲイト電極に逆電圧を加えた
場合には、薄膜トランジスタでは、しばしば、電流が流
れる現象（逆方向リーク）が観測されたが、これも抑制
できることがあきらかになった。このオフセットの長さ
Ｌとしては０．２〜０．５μｍが適しているので、その
ような条件を実現できるように、イオン注入のエネルギ
ーと陽極酸化膜の厚さを決定すればよい。このとき、こ
れらのパラメータを変更することによって、Ｌの値を任
意の値にすることができる。

【００３２】図５は本発明によって、ＬＤＤ領域を形成
する例である。まず、図５（Ａ）のように不純物領域５
０３を形成する。ここで、この不純物領域の不純物濃度
は、１×１０¹⁷〜５×１０¹⁸ｃｍ^-3、好ましくは５×１
０¹⁷〜２×１０¹⁸ｃｍ^-3となるようにする。ついで、図
５（Ｂ）のようにゲイト電極を陽極酸化し、酸化物５０
４を形成する。最後に、図５（Ｃ）に示すように、再び
イオン注入をおこない、不純物領域を形成する。この不
純物領域の不純物濃度は１×１０¹⁹〜５×１０²²ｃ
ｍ^-3、好ましくは５×１０²⁰〜２×１０²¹ｃｍ^-3とす
る。すると、低濃度の不純物領域５０３と高濃度の不純
物領域５０５が形成される。本発明では、陽極酸化法を
採用するので、酸化物（側壁として機能する）の厚さ
は、半導体領域の傾斜に関係なくほぼ一定であり、極め
て再現性の良くＬＤＤ領域が得られる。

【００３３】図６は本発明に、レーザーアニール法を組
み合わせた例である。まず、図６（Ａ）に示すように、
従来の方法によって、不純物領域６０３を形成する。そ
して、ゲイト電極を陽極酸化し、酸化物６０４を得る。
このとき、イオン注入によって不純物領域はアモルファ
ス状態、あるいは微結晶状態となっている。そして、図
６（Ｃ）のように、上面からレーザー光、あるいはそれ
と同等な強力な電磁波を照射すれば、このようなアモル
ファスあるいは微結晶は再結晶化するが、ゲイト電極と
その周囲の酸化物が影となって、酸化物６０４の下に存
在する部分は再結晶化できない。すなわち、Ｎ型（Ｐ
型）領域−アモルファスＮ型（Ｐ型）領域−Ｉ型チャネ
ル形成領域−アモルファスＮ型（Ｐ型）領域−Ｎ型（Ｐ
型）領域という構造が得られる。この構造によって、Ｌ
ＤＤ領域を設けることと同等な効果が得られることが本
発明人らによって確認されている。その詳細は、本発明
人等の発明で、株式会社半導体エネルギー研究所の平成
３年８月２６日出願の『絶縁ゲイト型半導体装置および
その作製方法』に詳述されているのでここでは省略す
る。

【００３４】図７は、本発明によって得られるオフセッ
ト領域と先のアモルファス領域を組み合わせたものであ
る。すなわち、図７（Ａ）に示すように、半導体領域７
０１上にゲイト絶縁膜７０２とゲイト電極７０３を形成
し、ゲイト電極を陽極酸化して酸化物７０４を得る。次
に図７（Ｂ）のように、イオン注入法によって不純物領
域７０５を形成する。最後に、図６の場合のように、レ
ーザーアニールをおこなう。以上の工程によって、Ｎ型
（Ｐ型）領域−アモルファスＮ型（Ｐ型）領域−Ｉ型オ
フッセト領域−Ｉ型チャネル形成領域−Ｉ型オフセット
領域−アモルファスＮ型（Ｐ型）領域−Ｎ型（Ｐ型）領
域という構造が得られる。この構造の薄膜トランジスタ
の効果は、図４と図６を組み合わせたものである。この
ように、本発明によって、実に多用な構造の薄膜トラン
ジスタが形成される。そして、これらの多種多用な薄膜
トランジスタを形成するには、特殊な技術や複雑な工程
はほとんど必要とされず、いずれもゲイト電極の陽極酸
化という、本発明の根幹となっている技術がそのベース
となっていることは容易に理解されるであろう。

【００３５】以下に実施例を示し、より詳細に本発明を
説明するとともに、その効果を明らかにする。

【００３６】

【実施例】図１には本実施例を示す。図１（Ａ）には、
既に単結晶シリコンウェファー上に第１のＭＯＳトラン
ジスタが形成されている。すなわち、素子分離領域（い
わゆるＬＯＣＯＳ）１０７の間に露出された単結晶シリ
コン面に、ＬＤＤ領域を有するＮ型不純物領域１０１が
形成され、その上に側壁を伴ったゲイト電極１０２が形
成されている。また、素子分離領域１０７上には、この
ゲイト電極から延びたゲイト配線１０８が走っている。
これらの電極・配線を包んで層間絶縁物１０３が形成さ
れている。そして、第２のＭＯＳトランジスタを形成す
るために選択的に形成された多結晶シリコン膜１０４と
その上の熱酸化によって形成されたゲイト酸化膜１０５
があり、ゲイト配線１０８上の層間絶縁物には、ゲイト
配線の接続用の穴１０６が形成されてある。

【００３７】次に、図１（Ｂ）のように第１のトランジ
スタのゲイト電極配線と重なるようにアルミニウムの第
２のトランジスタのゲイト電極１０９とそれにつながる
ゲイト配線１１０を形成する。第１のトランジスタのゲ
イト配線１０８と第２のトランジスタのゲイト配線１１
０とは、穴１０６を介して接続されている。

【００３８】そして、第２のトランジスタのゲイト電極
を陽極酸化する。陽極酸化は以下のような手順によって
おこなわれた。ここで、注意しなければならないこと
は、以下の記述で用いられる数値は、一例に過ぎず、作
製する素子の大きさ等によって、最適な値が決定される
ということである。すなわち、以下の記述で用いられる
数値は絶対的なものではない。まず、充分にアルカリイ
オン濃度の小さい、酒石酸のエチレングリコール溶液を
作製した。酒石酸の濃度としては、０．１〜１０％、例
えば、３％とし、これに、１〜２０％、例えば１０％の
アンモニア水を加え、ｐＨが７±０．５となるように調
整した。

【００３９】この溶液中に、陰極として白金電極を設
け、シリコンウェファーごと溶液に浸した。そして、ウ
ェファー上のゲイト配線・電極を直流電源装置の正極に
接続した。そして、最初は電流を２ｍＡで一定となるよ
うに通じた。陽極と陰極（白金電極）との間の電圧は、
溶液の濃度とともに、ゲイト電極・配線上に形成される
酸化膜の厚さによって時間とともに変化し、一般に酸化
膜の厚さが大きくなるにしたがって、高い電圧を要する
ようになる。このように電流を流し続け、電圧が１５０
Ｖとなったところで、電圧を一定に保持し、電流が０．
１ｍＡになるまで電流を流し続けた。定電流状態は約５
０分、定電圧状態は約２時間続いた。このようにして、
ゲイト電極・配線の表面に厚さ０．３〜０．５μｍの酸
化アルミニウム膜１１１を形成することができた。この
ようにして形成された酸化アルミニウム膜は、それだけ
でも十分に緻密であったが、より絶縁性を増すために、
熱水中で１０分間保持した。この工程によって、６〜１
２ＭＶ／ｃｍの高耐圧被膜が形成できた。

【００４０】その後、公知のイオン注入法によって、ゲ
イト電極１０９をマスクとして硼素イオンあるいは硼素
化合物イオン（例えばＢＦ₂ ⁺ ）を注入する。こうし
て、Ｐ型の不純物領域１１２を形成する。さらに、ウェ
ファーを熱アニールして、不純物領域の再結晶をおこな
う。

【００４１】その後、弗酸溶液、例えば１／１０弗酸に
基板を浸し、ゲイト酸化膜（酸化珪素）１０５をエッチ
ングし、半導体領域１１２の表面を露出させる。このと
き、酸化アルミニウムは弗酸に不溶なので、ゲイト電極
・配線の下の酸化珪素膜は除去されず、そのまま残存す
る。しかしながら、長時間にわたって弗酸中に置いてお
くとゲイト電極・配線の下の酸化珪素膜も溶解してしま
うので、注意しなければならない。

【００４２】最後に、第２のトランジスタの不純物領域
１１２を貫通して第１のトランジスタの不純物領域１０
１に穴１１３を形成し、アルミニウム、クロム等の金属
材料によって、トランジスタに電極・配線１１４を形成
し、完成する。

【００４３】図２には、図１の工程によって得られた立
体構造ＣＭＯＳ回路を上面から見た図を示す。図１２
（Ａ）は第１のトランジスタが形成されている様子を示
し、図２（Ｂ）は、その上に第２のトランジスタが形成
され、トランジスタ間の結線が完了した様子を示す。

【００４４】このように本発明では、第２のトランジス
タ上に層間絶縁物を形成しないで、じかに上部配線を形
成することが可能である。すなわち、既に下部配線が酸
化物膜で被覆されているからである。したがって、従来
の方法に比べて、この段階で、マスクを１枚減らすこと
が可能となる。

【００４５】しかしながら、そのような方法では、実質
的に問題がのこる場合がある。図１の例では、層間絶縁
物は、下部配線の酸化膜だけであったが、その場合に
は、厚さの点で問題があり、また、このような酸化物は
誘電率が大きいので、配線間容量の増加の原因となる。
そこで、陽極酸化膜を用いるとともに、従来のように層
間絶縁物をその上に形成し、その厚さを増すとともに、
平均的な誘電率の低下を計って、配線間容量の低減をお
こなってもよい。すなわち、陽極化成によって形成され
た酸化物はちみつで耐圧性に富んでいるため、層間の絶
縁分離には好適である。従来は、層間絶縁物層が１層だ
けであったので、その耐圧性には問題があり、特に、配
線交差部では段差が存在するため、層間絶縁物が、この
段差を覆いきれず、クラック等の欠陥が存在して、上部
配線との短絡等を招くことが多かった。しかしながら、
本発明では、このような段差による欠陥は全く考慮する
必要がなく、歩留りの大いなる向上に寄与している。こ
のような方法を採用するにあたっては、装置の作製に必
要なマスクの枚数は従来と同じであるので、第２のトラ
ンジスタの不純物領域の厚さが極端に薄い場合には適切
でないが、５０ｎｍ以上の場合には、電極形成の工程で
歩留りを下げることなく量産することができる。このよ
うな回路は、特に高圧用に適している。

【００４６】

【発明の効果】本発明によって、従来よりも少ない枚数
のマスクによって立体集積回路を作製することができ
た。また、本発明によって、従来とマスクの枚数は変わ
らないけれどもより信頼性の高い立体集積回路を作製す
ることができた。特に本発明の目的は、立体集積回路の
歩留りの向上にある。特に、立体集積回路において薄膜
トランジスタのソース、ドレインの電極の形成は、幅１
μｍ以下、厚さ１０ｎｍ以下の精度を要求される高度な
作業であり、この工程によって発生する不良は、他の工
程で発生するものより著しく多かった。本発明によれ
ば、薄膜トランジスタへの電極の穴開けは不要であるの
で、歩留りは、著しく向上する。

【００４７】一方、特に多層配線集積回路においては、
ゲイト配線と信号線（ソース、ドレイン配線）との短絡
による不良の発生は大きな問題であった。これは、直接
的には取扱上の問題に起因する不良であったが、間接的
には、層間絶縁物の不良であると考えられる。すなわ
ち、層間絶縁物として使用される酸化珪素は、配線の起
伏を完全にカバーすることができず、その厚さに厚いと
ころや薄いところが生じ、特に、下部配線であるゲイト
配線の側面では膜は薄くなった。一方、下部配線の上面
には十分な厚さの膜が形成された。この状態で、上部配
線を形成すると、下部配線の側面において、短絡がおこ
りやすかった。しかしながら、本発明によれば、下部配
線の側面も上面もほぼ同じ厚さの陽極酸化絶縁膜を形成
できるので、そのような問題は解決される。この陽極酸
化絶縁膜を形成したのちに、従来のように層間絶縁膜を
形成すれば、絶縁効果は一層高められる。

【００４８】本発明で対象とする立体集積回路は、ＣＭ
ＯＳだけには限らない。ＮＭＯＳのみ、あるいはＰＭＯ
Ｓのみからなる集積回路も本発明を利用すれば、同等な
効果を得られることは明らかであろう。さらに、本発明
では、説明を容易にするため、第１のトランジスタはＮ
ＭＯＳ、第２のトランジスタはＰＭＯＳという例を頻繁
に用いたが、それは逆であっても何ら本発明の根幹を否
定するものでないことは明らかであろう。

【図面の簡単な説明】

【図１】本発明による立体集積回路の作製工程例を示
す。

【図２】本発明によって作製した立体集積回路の例を示
す。

【図３】本発明による薄膜トランジスタとその作製工程
例を示す。

【図４】本発明による薄膜トランジスタとその作製工程
例を示す。

【図５】本発明による薄膜トランジスタとその作製工程
例を示す。

【図６】本発明による薄膜トランジスタとその作製工程
例を示す。

【図７】本発明による薄膜トランジスタとその作製工程
例を示す。

【図８】従来法による薄膜トランジスタとその作製工程
例を示す。

【符号の説明】

１０１ 第１のＭＯＳトランジスタの不純物領
域 １０２ 第１のＭＯＳトランジスタのゲイト電
極 １０３ 層間絶縁物 １０４ 半導体（シリコン）被膜 １０５ 第２のＭＯＳトランジスタのゲイト酸
化膜 １０６ ゲイト電極接続用の穴 １０７ 素子分離領域（ＬＯＣＯＳ） １０８ 第１のＭＯＳトランジスタのゲイト配
線 １０９ 第２のＭＯＳトランジスタのゲイト電
極 １１０ 第２のＭＯＳトランジスタのゲイト配
線 １１１ 陽極酸化膜 １１２ 第２のＭＯＳトランジスタの不純物領
域 １１３ 第１のＭＯＳトランジスタの不純物領
域への電極形成用穴 １１４ 金属配線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/11 29/786 7210−4Ｍ Ｈ０１Ｌ 27/10 ３８１

Claims (6)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に形成された、１つの導電
   型の第１のＭＯＳトランジスタと、前記ＭＯＳトランジ
   スタ上に形成された層間絶縁物と、前記第１の層間絶縁
   物上に形成された第１のトランジスタとは異なる導電型
   であり、かつゲイト電極はアルミニウムを主成分とする
   材料によって構成され、かつ、その上面および側面が酸
   化アルミニウムを主成分とする材料によって被覆された
   第２のＭＯＳトランジスタとを有することを特徴とする
   半導体集積回路。
2. 【請求項２】 請求項１において、第２のトランジスタ
   はＰチャネル型トランジスタであることを特徴とする半
   導体集積回路。
3. 【請求項３】 請求項１において、第１のトランジスタ
   のゲイトは半導体を主成分とする材料によって構成され
   ていることを特徴とする半導体集積回路。
4. 【請求項４】 半導体基板上に１つの導電型の第１のＭ
   ＯＳトランジスタを形成する工程と、第１のトランジス
   タ上に絶縁物膜を形成する工程と、該絶縁物膜上に選択
   的に半導体被膜を形成する工程と、前記絶縁物を通し
   て、第１のトランジスタに接続する穴を形成する工程
   と、アルミニウムを主成分とする材料によって前記半導
   体被膜上にゲイト電極となる部分と、前記穴を通して第
   １のトランジスタのゲイト電極に接続する電極とそれに
   接続する配線を形成する工程と、前記アルミニウムを主
   成分とするゲイト電極の表面を酸化する工程とを有する
   ことを特徴とする半導体集積回路の作製方法。
5. 【請求項５】 請求項４において、前記アルミニウムを
   主成分とするゲイト電極の表面を酸化する方法は陽極酸
   化法であることを特徴とする半導体集積回路の作製方
   法。
6. 【請求項６】 半導体基板上に形成された１つの導電型
   の第１のＭＯＳトランジスタと、第１のトランジスタ上
   に絶縁膜を介して形成された第１のトランジスタの導電
   型とは異なる導電型であり、ゲイト電極の表面がゲイト
   電極の酸化物によって覆われ、不純物領域がその酸化物
   膜によって覆われた第２のＭＯＳトランジスタとを有す
   る集積回路において、第２のトランジスタの不純物領域
   の表面の酸化物膜を除去したのち、該不純物領域のすく
   なくとも一方に、第１のトランジスタの不純物領域の一
   方に達する穴を形成し、その後、この穴を通して、第１
   の不純物領域に接続し、また、酸化物の除去された第２
   のトランジスタの不純物領域に接続する金属電極・配線
   を形成することを特徴とする半導体集積回路の作製方
   法。