JPH10163786A - アッテネータ - Google Patents
アッテネータInfo
- Publication number
- JPH10163786A JPH10163786A JP32059396A JP32059396A JPH10163786A JP H10163786 A JPH10163786 A JP H10163786A JP 32059396 A JP32059396 A JP 32059396A JP 32059396 A JP32059396 A JP 32059396A JP H10163786 A JPH10163786 A JP H10163786A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- capacitor
- attenuator
- inductor
- resonance circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Attenuators (AREA)
Abstract
(57)【要約】
【課題】 より低挿入損失化を図ったアッテネータを提
供する。 【解決手段】 高周波入力端子RF IN および高周波出力
端子RF OUT間に、インダクタL1，L2、コンデンサC1の直
列共振回路１を接続する。インダクタL1、コンデンサC
2、ダイオードD1の並列共振回路２、および、インダク
タL2、コンデンサC3、ダイオードD2の並列共振回路３を
接続する。抵抗R1、抵抗R2を介してコントロール端子CO
NTを接続する。高周波入力端子RF IN 、高周波出力端子
RF OUTはマッチング用のダイオードD3および抵抗R3また
はダイオードD4および抵抗R4の直列回路を介して接地
し、コンデンサC1は信号シャント用のダイオードD5、ダ
イオードD6を介して接地する。
供する。 【解決手段】 高周波入力端子RF IN および高周波出力
端子RF OUT間に、インダクタL1，L2、コンデンサC1の直
列共振回路１を接続する。インダクタL1、コンデンサC
2、ダイオードD1の並列共振回路２、および、インダク
タL2、コンデンサC3、ダイオードD2の並列共振回路３を
接続する。抵抗R1、抵抗R2を介してコントロール端子CO
NTを接続する。高周波入力端子RF IN 、高周波出力端子
RF OUTはマッチング用のダイオードD3および抵抗R3また
はダイオードD4および抵抗R4の直列回路を介して接地
し、コンデンサC1は信号シャント用のダイオードD5、ダ
イオードD6を介して接地する。
Description
【０００１】
【発明の属する技術分野】本発明は、低挿入損失のアッ
テネータに関する。
テネータに関する。
【０００２】
【従来の技術】近年、たとえば自動車電話あるいは携帯
電話の移動体通信機器用に挿入損失を小さくしたアッテ
ネータが用いられている。
電話の移動体通信機器用に挿入損失を小さくしたアッテ
ネータが用いられている。
【０００３】そして、従来、この種の電力損失のアッテ
ネータとしては、たとえば特開平６−１５２３０１号公
報に記載の構成が知られている。
ネータとしては、たとえば特開平６−１５２３０１号公
報に記載の構成が知られている。
【０００４】この特開平６−１５２３０１号公報には、
４つのＰＩＮダイオードをπ型に接続し、このＰＩＮダ
イオードのコントロール端子側および接地配線に高周波
チョークコイルを接続している。そして、高周波チョー
クコイルは、直流成分に対して非常に小さなインピーダ
ンスとなるとともに、ＰＩＮダイオードは低電圧で駆動
するので、低電圧でアッテネータを駆動でき、低挿入損
失とすることができる。
４つのＰＩＮダイオードをπ型に接続し、このＰＩＮダ
イオードのコントロール端子側および接地配線に高周波
チョークコイルを接続している。そして、高周波チョー
クコイルは、直流成分に対して非常に小さなインピーダ
ンスとなるとともに、ＰＩＮダイオードは低電圧で駆動
するので、低電圧でアッテネータを駆動でき、低挿入損
失とすることができる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記特
開平６−１５２３０１号公報に記載の構成では、ＰＩＮ
ダイオードを低電圧で駆動することができるものの、ダ
イオードの高周波抵抗低減には限界がある問題を有して
いる。
開平６−１５２３０１号公報に記載の構成では、ＰＩＮ
ダイオードを低電圧で駆動することができるものの、ダ
イオードの高周波抵抗低減には限界がある問題を有して
いる。
【０００６】本発明は、上記問題点に鑑みなされたもの
で、より低挿入損失化を図ったアッテネータを提供する
ことを目的とする。
で、より低挿入損失化を図ったアッテネータを提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】請求項１記載のアッテネ
ータは、入出力端間に接続されたインダクタおよびキャ
パシタの直列共振回路を具備したもので、入出力端子間
で直列共振回路により、低挿入損失化を図れる。
ータは、入出力端間に接続されたインダクタおよびキャ
パシタの直列共振回路を具備したもので、入出力端子間
で直列共振回路により、低挿入損失化を図れる。
【０００８】請求項２記載のアッテネータは、請求項１
記載のアッテネータにおいて、インダクタおよびキャパ
シタとともに形成される並列共振回路を具備したもの
で、並列共振により必要な周波数帯でRF信号を減衰す
る。
記載のアッテネータにおいて、インダクタおよびキャパ
シタとともに形成される並列共振回路を具備したもの
で、並列共振により必要な周波数帯でRF信号を減衰す
る。
【０００９】請求項３記載のアッテネータは、請求項２
記載のアッテネータにおいて、並列共振回路内に接続さ
れ共振を制御するダイオードを具備したもので、ダイオ
ードにより並列共振のＱ値を制御でき、適切な減衰にな
る。
記載のアッテネータにおいて、並列共振回路内に接続さ
れ共振を制御するダイオードを具備したもので、ダイオ
ードにより並列共振のＱ値を制御でき、適切な減衰にな
る。
【００１０】
【発明の実施の形態】以下、本発明のアッテネータの一
実施の形態を図面に示す電圧制御可変型のアッテネータ
を参照して説明する。
実施の形態を図面に示す電圧制御可変型のアッテネータ
を参照して説明する。
【００１１】図１は本発明の一実施の形態のアッテネー
タを示す回路図で、高周波入力端子RF IN および高周波
出力端子RF OUT間に、インダクタL1、キャパシタとして
のコンデンサC1およびインダクタL2の直列共振回路１が
接続されている。また、インダクタL1に対して並列にコ
ンデンサC2および並列共振を制御するダイオードD1の直
列回路が接続されて並列共振回路２が形成され、インダ
クタL2に対して並列にコンデンサC3および並列共振を制
御するダイオードD2の直列回路が接続されて並列共振回
路３が形成されている。
タを示す回路図で、高周波入力端子RF IN および高周波
出力端子RF OUT間に、インダクタL1、キャパシタとして
のコンデンサC1およびインダクタL2の直列共振回路１が
接続されている。また、インダクタL1に対して並列にコ
ンデンサC2および並列共振を制御するダイオードD1の直
列回路が接続されて並列共振回路２が形成され、インダ
クタL2に対して並列にコンデンサC3および並列共振を制
御するダイオードD2の直列回路が接続されて並列共振回
路３が形成されている。
【００１２】また、コンデンサC2およびダイオードD1の
接続点に抵抗R1が接続され、コンデンサC3およびダイオ
ードD2の接続点に抵抗R2が接続され、これら抵抗R1およ
び抵抗R2の接続点にコントロール端子CONTが形成されて
いる。
接続点に抵抗R1が接続され、コンデンサC3およびダイオ
ードD2の接続点に抵抗R2が接続され、これら抵抗R1およ
び抵抗R2の接続点にコントロール端子CONTが形成されて
いる。
【００１３】さらに、高周波入力端子RF IN はマッチン
グ用のダイオードD3および抵抗R3の直列回路を介して接
地され、高周波出力端子RF OUTはマッチング用のダイオ
ードD4および抵抗R4の直列回路を介して接地され、コン
デンサC1の一端は信号シャント用のダイオードD5、他端
は同じく信号シャント用のダイオードD6を介して接地さ
れている。
グ用のダイオードD3および抵抗R3の直列回路を介して接
地され、高周波出力端子RF OUTはマッチング用のダイオ
ードD4および抵抗R4の直列回路を介して接地され、コン
デンサC1の一端は信号シャント用のダイオードD5、他端
は同じく信号シャント用のダイオードD6を介して接地さ
れている。
【００１４】次に、上記実施の形態の動作について説明
する。
する。
【００１５】まず、コントロール端子CONTからコントロ
ール電流が供給されると、コントロール電流に従いイン
ダクタL1、コンデンサC1およびインダクタL2の直列共振
回路１で直列共振するとともに、インダクタL1、コンデ
ンサC2およびダイオードD1の並列共振回路２で並列共振
し、インダクタL2、コンデンサC3およびダイオードD2の
並列共振回路３で並列共振し、高周波入力端子RF IN か
ら入力された高周波は所定量減衰されて高周波出力端子
RF OUTから出力される。
ール電流が供給されると、コントロール電流に従いイン
ダクタL1、コンデンサC1およびインダクタL2の直列共振
回路１で直列共振するとともに、インダクタL1、コンデ
ンサC2およびダイオードD1の並列共振回路２で並列共振
し、インダクタL2、コンデンサC3およびダイオードD2の
並列共振回路３で並列共振し、高周波入力端子RF IN か
ら入力された高周波は所定量減衰されて高周波出力端子
RF OUTから出力される。
【００１６】また、高周波入力端子RF IN および高周波
出力端子RF OUT間には、インダクタL1、コンデンサC1お
よびインダクタL2の直列共振回路１のみが接続されてい
るため、ダイオードなどが接続されている場合に比べて
挿入損失を大きく低減できる。
出力端子RF OUT間には、インダクタL1、コンデンサC1お
よびインダクタL2の直列共振回路１のみが接続されてい
るため、ダイオードなどが接続されている場合に比べて
挿入損失を大きく低減できる。
【００１７】なお、上記実施の形態のダイオードD1〜D6
は、挿入損失あるいはアッテネーションレベルに従いＰ
ＩＮダイオード、ＰＮ接合ダイオードあるいはショット
キーダイオードなどのいずれをも用いることができ、接
続は上述の形態に限らずπ型あるいはＴ型などとするこ
とができる。
は、挿入損失あるいはアッテネーションレベルに従いＰ
ＩＮダイオード、ＰＮ接合ダイオードあるいはショット
キーダイオードなどのいずれをも用いることができ、接
続は上述の形態に限らずπ型あるいはＴ型などとするこ
とができる。
【００１８】
【発明の効果】請求項１記載のアッテネータによれば、
入出力端間に接続されたインダクタおよびキャパシタの
直列共振回路を具備したことにより、入出力端子間で直
列共振回路が形成され、低挿入損失化を図ることができ
る。
入出力端間に接続されたインダクタおよびキャパシタの
直列共振回路を具備したことにより、入出力端子間で直
列共振回路が形成され、低挿入損失化を図ることができ
る。
【００１９】請求項２記載のアッテネータによれば、請
求項１記載のアッテネータに加え、インダクタおよびキ
ャパシタのいずれかの素子とともに形成される並列共振
回路を具備したので、並列共振により必要な周波数を減
衰できる。
求項１記載のアッテネータに加え、インダクタおよびキ
ャパシタのいずれかの素子とともに形成される並列共振
回路を具備したので、並列共振により必要な周波数を減
衰できる。
【００２０】請求項３記載のアッテネータによれば、請
求項２記載のアッテネータに加え、並列共振回路内に接
続され共振を制御するダイオードを具備したので、ダイ
オードにより並列共振のＱ値を制御でき、適切に減衰で
きる。
求項２記載のアッテネータに加え、並列共振回路内に接
続され共振を制御するダイオードを具備したので、ダイ
オードにより並列共振のＱ値を制御でき、適切に減衰で
きる。
【図１】本発明のアッテネータの一実施の形態を示す回
路図である。
路図である。
【図２】周波数と減衰量およびバイアス電流との関係を
示すグラフである。
示すグラフである。
１ 直列共振回路 ２，３ 並列共振回路 C1 キャパシタとしてのコンデンサ D1，D2 ダイオード L1，L2 インダクタ
Claims (3)
- 【請求項１】 入出力端間に接続されたインダクタおよ
びキャパシタの直列共振回路を具備したことを特徴とす
るアッテネータ。 - 【請求項２】 インダクタおよびキャパシタとともに形
成される並列共振回路を具備したことを特徴とする請求
項１記載のアッテネータ。 - 【請求項３】 並列共振回路内に接続され共振を制御す
るダイオードを具備したことを特徴とする請求項２記載
のアッテネータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32059396A JPH10163786A (ja) | 1996-11-29 | 1996-11-29 | アッテネータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32059396A JPH10163786A (ja) | 1996-11-29 | 1996-11-29 | アッテネータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163786A true JPH10163786A (ja) | 1998-06-19 |
Family
ID=18123153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32059396A Abandoned JPH10163786A (ja) | 1996-11-29 | 1996-11-29 | アッテネータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10163786A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7184731B2 (en) | 2002-11-12 | 2007-02-27 | Gi Mun Kim | Variable attenuator system and method |
| US7274272B2 (en) | 2004-11-11 | 2007-09-25 | Electronics And Telecommunications Research Institute | Microwave variable attenuator |
| US7755214B2 (en) | 2005-06-01 | 2010-07-13 | Samsung Electronics Co., Ltd. | Diode circuit having passive element property, impedance modulator including the diode circuit, and DC source including the diode circuit |
-
1996
- 1996-11-29 JP JP32059396A patent/JPH10163786A/ja not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7184731B2 (en) | 2002-11-12 | 2007-02-27 | Gi Mun Kim | Variable attenuator system and method |
| US7274272B2 (en) | 2004-11-11 | 2007-09-25 | Electronics And Telecommunications Research Institute | Microwave variable attenuator |
| US7755214B2 (en) | 2005-06-01 | 2010-07-13 | Samsung Electronics Co., Ltd. | Diode circuit having passive element property, impedance modulator including the diode circuit, and DC source including the diode circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5095285A (en) | Monolithically realizable harmonic trapping circuit | |
| US5995814A (en) | Single-stage dual-band low-noise amplifier for use in a wireless communication system receiver | |
| US5105172A (en) | Monolithically realizable radio frequency bias choke | |
| JP2004166205A (ja) | 可変減衰器 | |
| KR930003012B1 (ko) | 무선 주파수 신호 스위칭 스위치 및 그 방법 | |
| JPH053165B2 (ja) | ||
| JP3454163B2 (ja) | 周波数可変型フィルタ、アンテナ共用器及び通信機装置 | |
| JPH0541627A (ja) | 高周波減衰回路 | |
| EP1331730A2 (en) | Transmission-line tuned switching power amplifier | |
| US5783965A (en) | Bias circuit | |
| US7227421B2 (en) | Crystal oscillator circuit | |
| JPH10163786A (ja) | アッテネータ | |
| JP2000286659A (ja) | アッテネータ | |
| US6229201B1 (en) | Integrated circuit having a parasitic resonance filter | |
| JPH09512405A (ja) | 負性抵抗補償マイクロウエーブバッファ | |
| JPH05121988A (ja) | 電力線搬送通信用ローパスフイルタ | |
| US20040017244A1 (en) | Balanced load switch | |
| JP3296038B2 (ja) | 高周波スイッチ | |
| US6208205B1 (en) | Amplifier circuit and method for reducing noise therein | |
| JP4071549B2 (ja) | 多段増幅器 | |
| JPH02213206A (ja) | Ｕｈｆ帯トランジスタミキサ回路 | |
| JP3031260B2 (ja) | ミキサ回路 | |
| JPS5937889B2 (ja) | Ｐｉｎダイオ−ドを用いた可変アツテネ−タ回路 | |
| JP4483119B2 (ja) | 高周波発振器 | |
| JP2002198855A (ja) | 送受信制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070704 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070831 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20071226 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20080122 |