JPH10173448A

JPH10173448A - 半導体増幅器

Info

Publication number: JPH10173448A
Application number: JP33421596A
Authority: JP
Inventors: Koichi Kobayashi; 紘一小林; Hirokazu Komatsu; 弘和小松
Original assignee: NEC Corp; NEC Miyagi Ltd
Current assignee: NEC Corp; NEC Miyagi Ltd
Priority date: 1996-12-13
Filing date: 1996-12-13
Publication date: 1998-06-26

Abstract

(57)【要約】【課題】カットオフ周波数の広帯域化および増幅感度
を向上することができる半導体増幅回路を提供すること
を目的とする。【解決手段】 R1は抵抗値「r1」の抵抗であり、電源端
子VccとバイポーラトランジスタQ1のコレクタ端子との
間に介挿され、バイポーラトランジスタQ1の負荷として
用いられる。バイポーラトランジスタQ1はNPN型のバイ
ポーラトランジスタであり、ベース端子がアンプOP1の
出力端子に接続され、エミッタ端子に入力端子IN1と、
抵抗R2と、アンプOP1の入力端子とが接続されており、
ベース端子とエミッタ端子と間の電圧がバイポーラトラ
ンジスタQ1のしきい値電圧よりも高ければオンする。バ
イポーラトランジスタQ1のコレクタ端子は、出力端子OU
T1と接続されている。R2は抵抗値「r2」の抵抗であり、
バイポーラトランジスタQ1のエミッタ端子と接地点であ
るGNDとの間に介挿されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フォトダイオード
を用いた光受信における微小電圧を増幅する半導体増幅
器に関する。

【０００２】

【従来の技術】図７に従来例の半導体光受信器のベース
接地トランスインピーダンス型プリアンプを示す。Ｒ１
０１は抵抗値「ｒ１０１」の抵抗であり、電源端子Ｖｃ
ｃとバイポーラトランジスタＱ１０１のコレクタ端子と
の間に介挿され、バイポーラトランジスタＱ１０１の負
荷として用いられる。バイポーラトランジスタＱ１０１
はＮＰＮ型のバイポーラトランジスタであり、ベース端
子が定電圧源に接続されているバイアス端子ＴＶ１０１
に接続され、エミッタ端子に入力端子ＩＮ１０１と抵抗
Ｒ１０２とが接続されており、ベース端子とエミッタ端
子と間の電圧がバイポーラトランジスタＱ１０１のしき
い値電圧よりも高ければオンする。バイポーラトランジ
スタＱ１０１のコレクタ端子は出力端子ＯＵＴ１０１と
接続されている。Ｒ１０２は抵抗値「ｒ１０２」の抵抗
であり、バイポーラトランジスタＱ１０１のエミッタ端
子と接地点であるＧＮＤとの間に介挿されている。

【０００３】図７に示すベース接地トランスインピーダ
ンス型プリアンプにおいて、入力端子ＩＮ１０１からの
入力電流をｉ１０１、入力端子ＩＮ１０１の電圧値を
「ｖｉ１０１」、入力端子１０１の容量値を「ｃ１０
１」、バイポーラトランジスタＱ１０１の相互コンダク
タンスを「ｇｍ１０１」、角周波数を「ω」とすると、
ベース接地型プリアンプの入力インピーダンス「ｚ１０
１」は、以下に示す（１）式で表せられる。

【数１】

【０００４】また、トランスインピーダンス利得（電流
電圧変換利得）「Ｚ１０２」は、出力端子ＯＵＴ１０１
の電圧値を「ｖｏ１０１」としたとき、以下に示す
（２）式で表せられる。

【数２】ただし、ｇｍ１０１≧１／ｒ１０２とする。そして、直
流トランスインピーダンス利得「Ｚ１０３」は、（２）
式より｜ｖ１０１／ｉ１０１｜_DC≒Ｒ１０１となる。

【０００５】また、カットオフ周波数「ｆｃ１０１」
は、（２）式より以下に示す（３）式で表せられる。

【数３】（３）式はバイポーラトランジスタＱ１０１を用いたベ
ース接地増幅回路の相互コンダクタンスｇｍ１０１に比
例し、入力容量値「ｃ１０１」に反比例するため、広帯
域プリアンプを実現するためには、ｇｍを大きくし、入
力容量を小さくすることが必要である。しかし、入力容
量値「ｃ１０１」は実装状態および受光素子・ＬＳＩ
（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｅｄｃ
ｉｒｃｕｉｔ）内部の寄生容量が原因であるため低減は
困難である。

【０００６】しかしながら、相互コンダクタンス「ｇｍ
１０１」は、バイポーラトランジスタＱ１０１のコレク
タ端子に流れる電流値「ｉｃ１０１」、ボルツマン定数
「ｋ」、周囲の絶対温度値「Ｔ」および電子の電荷量
「ｑ」を用いて以下に示す（４）式で表せられる。

【数４】（４）式から判るようにバイポーラトランジスタＱ１０
１のコレクタ電流値「ｉｃ１０１」を大きくすることに
より、カットオフ周波数の高帯域化が可能となる。

【０００７】一方で、電源端子Ｖｃｃの電圧を「ｖｃ
ｃ」、バイポーラトランジスタＱ１０１のベース電圧を
「ｖ_B１０１」およびバイポーラトランジスタＱ１０１
のベース−エミッタ電圧を「ｖ_BE１０１」とすると、バ
イポーラトランジスタＱ１０１のコレクタ−エミッタ間
電圧値「ｖ_CE１０１」は、以下の（５）式で表される。

【数５】

【０００８】そのため、バイポーラトランジスタＱ１０
１が、広い電圧範囲でリニア動作するためには、コレク
タ電流ｉｃ１０１、抵抗値「ｒ１０１」を小さくする
か、電圧値「ｖｃｃ」を上げる必要がある。しかしなが
ら、「ｉｃ１０１」を小さくすると、（３）式および
（４）式からカットオフ周波数の広帯域化に反し、ま
た、抵抗値「ｒ１０１」を小さくすると（２）式からト
ランスインピーダンス利得が下がってしまうことが判
る。

【０００９】さらに、昨今の電源電圧５Ｖおよび電源電
圧３．３Ｖといった低電圧回路において、Ｖｃｃの電圧
値「ｖｃｃ」を上げることは不可能である。また、バイ
ポーラトランジスタＱ１０１で発生するノイズに注目す
ると、バイポーラトランジスタＱ１０１で発生すノイズ
で最も支配的となるコレクタ電流によるショットノイズ
「ｉ_nic１０１」は、以下に示す（６）式で表せられ
る。

【数６】

【００１０】このように（６）式で示されるように、コ
レクタ電流値「ｉｃ１０１」の増加とともに、ショット
ノイズも増加してしまう。以上の理由より、従来のベー
ス接地トランスインピーダンス型プリアンプは、広帯域
化した場合、トランスインピーダンス利得を高くでき
ず、初段利得の低下および回路内で発生するノイズの増
加により、半導体増幅器の感度低下が問題となる。この
ように従来のベース接地トランスインピーダンス型プリ
アンプは高速化、広帯域化、高利得化および低雑音化の
トレードオフの関係が著しく、高速光通信用プリアンプ
には向いていないことがわかる。

【００１１】

【発明が解決しようとする課題】上述したように従来の
半導体増幅器において、べ一ス接地トランスインピーダ
ンス型プリアンプは、トランスインピーダンス利得を高
く設定できないため初段アンプの低利得化と、回路内で
発生するノイズ増加による増幅感度低下が問題となる。
さらに、ベース接地バイポーラトランジスタで発生する
ノイズは、コレクタ電流の１／２乗に比例するので、コ
レクタ電流を増加させると、回路内で発生するノイズも
増加する。そのため、半導体増幅器のＳ／Ｎ比は劣化
し、増幅感度が低下する欠点がある。本発明はこのよう
な背景の下になされたもので、カットオフ周波数の広帯
域化および増幅感度を向上することができる半導体増幅
回路を提供することを目的とする。

【００１２】

【課題を解決するための手段】請求項１記載の発明は、
半導体増幅器において、第１の抵抗と、第２の抵抗と、
前記第１の抵抗と前記第二の抵抗との間に介挿された第
１のバイポーラトランジスタと、増幅回路とを具備し、
電源端子に前記第１の抵抗の一方が接続され、他方が前
記第１のバイポーラトランジスタのコレクタ端子および
半導体増幅回路の出力端子に接続され、接地点に前記第
２の抵抗の一方接続され、他方が半導体増幅回路の入力
端子と、前記第１のバイポーラトランジスタのエミッタ
端子と、前記増幅回路の入力端子とに接続され、前記第
１のバイポーラトランジスタのベース端子が前記増幅器
の出力端子と接続されていることを特徴とする。

【００１３】請求項２記載の発明は、半導体増幅器にお
いて、第１の抵抗と、第２の抵抗と、前記第１の抵抗と
前記第二の抵抗との間に介挿された第１の電界効果型ト
ランジスタと、増幅回路とを具備し、電源端子に前記第
１の抵抗の一方が接続され、他方が前記第１の電界効果
型トランジスタのドレイン端子および半導体増幅回路の
出力端子に接続され、接地点に前記第２の抵抗の一方接
続され、他方が半導体増幅回路の入力端子と、前記第１
の電界効果型トランジスタのソース端子と、前記増幅回
路の入力端子とに接続され、前記第１の電界効果型トラ
ンジスタのゲート端子が前記増幅器の出力端子と接続さ
れていることを特徴とする。

【００１４】請求項３記載の発明は、請求項１記載の半
導体増幅器において、前記第二の抵抗の代わりにゲート
端子が電源端子に接続された電界効果型トランジスタを
用いることを特徴とする。請求項４記載の発明は、請求
項１または請求項３記載の半導体増幅器において、前記
増幅器が第３の抵抗と前記第２のバイポーラトランジス
タとで構成されるエミッタ接地増幅回路であることを特
徴とする。請求項５記載の発明は、請求項２記載の半導
体増幅器において、前記増幅器が第３の抵抗と前記第２
の電界効果トランジスタとで構成されるソース接地増幅
回路であることを特徴とする。請求項６記載の発明は、
請求項１、請求項３または請求項４記載の半導体増幅器
において、第１および第２のバイポーラトランジスタが
ＮＰＮ型であることを特徴とする。請求項７記載の発明
は、請求項２または請求項５記載の半導体増幅器におい
て、第１および第２の電界効果型トランジスタがＮチャ
ンネル型であることを特徴とする。

【００１５】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明する。図１は本発明の一実施形態に
よる半導体増幅器の構成を示すブロック図である。Ｒ１
は抵抗値「ｒ１」の抵抗であり、電源端子Ｖｃｃとバイ
ポーラトランジスタＱ１のコレクタ端子との間に介挿さ
れ、バイポーラトランジスタＱ１の負荷として用いられ
る。バイポーラトランジスタＱ１はＮＰＮ型のバイポー
ラトランジスタであり、ベース端子がアンプＯＰ１の出
力端子に接続され、エミッタ端子に入力端子ＩＮ１と、
抵抗Ｒ２と、アンプＯＰ１の入力端子とが接続されてお
り、ベース端子とエミッタ端子と間の電圧がバイポーラ
トランジスタＱ１のしきい値電圧よりも高ければオンす
る。バイポーラトランジスタＱ１のコレクタ端子は、出
力端子ＯＵＴ１と接続されている。Ｒ２は抵抗値「ｒ
２」の抵抗であり、バイポーラトランジスタＱ１のエミ
ッタ端子と接地点であるＧＮＤとの間に介挿されてい
る。

【００１６】次に、上述した実施の形態の動作について
図１と図２とを参照して詳細に説明する。図２は、図１
の半導体増幅器の小信号等価回路である。入力端子ＩＮ
１の入力電流値「ｉ１」が増加すると、抵抗Ｒ２により
バイポーラトランジスタＱ１のエミッタ電圧が上昇する
ため、バイポーラトランジスタＱ１のコレクタ電流は減
少する。このコレクタ電流の減少分が抵抗Ｒ１により電
流電圧変換されるため、出力端子ＯＵＴ２の電圧値「ｖ
ｏ１」は、電流無入力時よりも高い電圧となる。

【００１７】このとき、トランスインピーダンス利得を
決める負荷抵抗Ｒ１の抵抗値「ｒ１」は、出力電圧「ｖ
ｏ１」がもっとも低くなったときにバイポーラトランジ
スタＱ１が飽和しないように設定すればよいので、コレ
クタ電流を減少させられ、抵抗値を大きくすることがで
きる。よって、アンプＯＰ１がバイポーラトランジスタ
Ｑ１のベース電圧を入力端子ＩＮ１の電圧値により調整
するため、トランスインピータンス利得は帯域に依存し
ない大きな値に設定でき、高利得化が可能となる。

【００１８】次に、図２の小信号等価回路より、上述し
た半導体増幅器の入力インピーダンス、トランスインピ
ーダンス利得、帯域について説明する。ただし、図２で
は、トランスインピーダンス型プリアンプの周波数特性
に最も影響する入力容量を考慮し、バイポーラトランジ
スタＱ１の寄生容量は省略し、アンプＯＰ１の極性と入
カインピーダンスとは無視する。

【００１９】図２より本半導体増幅器の入力インピーダ
ンス「ｚ１」は、入力端子ＩＮ１の電圧値を「ｖｉ
１」、電流値を「ｉ１」、入力容量を「ｃ１」、バイポ
ーラトランジスタＱ１の相互コンダクタンスを「ｇｍ
１」、アンプＯＰ１の増幅度を「Ａｖ」とすると、以下
に示す（７）式によって表せられる。

【数７】（７）式より判るように、（１）式で示される従来のベ
ース接地型の入力インピーダンスと比較して、本実施の
形態の入力インピーダンスは、アンプＯＰ１の挿入によ
り低減することができる。

【００２０】また、半導体増幅器のトランスインピーダ
ンス利得「Ｚ１」は、バイポーラトランジスタＱ１の入
力抵抗値を「ｒ３」とすると、以下に示す（８）式で表
せられる。

【数８】また、（８）式より、直流トランスインピーダンス利得
「Ｚ_DC１」は、ほぼ「ｒ１」となる。

【００２１】さらに、（８）式から半導体増幅器のカッ
トオフ周波数「ｆｃ１」は、以下に示す（９）式で表せ
られる。

【数９】

【００２２】入カインピーダンスと同様に、（９）式よ
り、入力容量の影響を半導体増幅器の電圧利得「Ａｖ」
で低減することができ、周波数の広帯域化が容易とな
る。また、従来例と同様の周波数帯域とした場合、半導
体増幅器の電圧利得Ａｖは数十倍の利得が得られるの
で、バイポーラトランジスタＱ１の相互コンダクタンス
ｇｍ１を下げることができ、バイポーラトランジスタＱ
１のコレクタ電流を減少させ、抵抗Ｒ１の抵抗値「ｒ
１」をより大きい値に設定できる。その結果、半導体増
幅回路のトランスインピータンスの向上が可能である。

【００２３】次に、本発明の実施形態について、図３を
参照して説明する。図３は、本発明の概要を示す回路図
である。この図において、Ｒ１１は抵抗値「ｒ１１」の
抵抗であり、電源端子Ｖｃｃとバイポーラトランジスタ
Ｑ１１のコレクタ端子との間に介挿されている。

【００２４】Ｑ１１は相互コンダクタンスが「ｇｍ１
１」のＮＰＮバイポーラトランジスタであり、コレクタ
端子が出力端子ＯＵＴ１１に接続され、ベース端子がバ
イポーラトランジスタＱ１２のコレクタ端子と接続さ
れ、エミッタ端子が入力端子ＩＮ１１と、抵抗Ｒ１２
と、バイポーラトランジスタＱ１２にベース端子と接続
されており、ベース端子とエミッタ端子との電位差がし
きい値電圧より高い場合オンする。抵抗Ｒ１２は抵抗値
が「ｒ１２」の抵抗であり、バイポーラトランジスタＱ
１２のエミッタ端子と接地点であるＧＮＤ端子との間に
介挿されている。

【００２５】バイポーラトランジスタＱ１２は、相互コ
ンダクタンスが「ｇｍ１２」のＮＰＮ型のバイポーラト
ランジスタであり、コレクタ端子が抵抗Ｒ１３に接続さ
れ、ベース端子がバイポーラトランジスタＱ１１のエミ
ッタ端子に接続され、エミッタ端子がＧＮＤに接続され
ている。抵抗Ｒ１３は、抵抗値「ｒ１３」であり、電源
端子ＶｃｃとバイポーラトランジスタＱ１３のコレクタ
端子との間に介挿されている。

【００２６】次に、上記実施形態の動作を図３を参照し
て説明する。バイポーラトランジスタＱ１１のコレクタ
端子に流れる電流値「Ｉｃ１１」は、入力端子ＩＮ１１
に流れ込む電流値を「ｉ１１」、半導体増幅器の入力端
子と接地点との間に流れる低電流源の「Ｉ１２」とする
と、以下に示す（１０）式で表せられる。ここで、バイ
ポーラトランジスタＱ１２のベース電流は微小な値のた
め無視する。

【数１０】

【００２７】また、出力端子ＯＵＴ１１の電圧値「ｖｏ
１１」は、電源端子Ｖｃｃの電圧値「ｖｃｃ」および抵
抗Ｒ１１の抵抗値「ｒ１１」により以下に示す（１１）
式で表せられる。

【数１１】

【００２８】そして、（１１）式に（９）式を代入し
て、以下の出力端子ＯＵＴ１１の電圧値「ｖｏ１１」を
示す（１２）式が求められる。

【数１２】

【００２９】さらに、半導体増幅器のトランスインピー
ダンス利得「Ｚ_DC１１」は以下に示す（１３）式で表せ
られる。

【数１３】

【００３０】また、バイポーラトランジスタＱ１２と抵
抗Ｒ１３とで構成される増幅回路の電圧利得「Ａｖ１
２」は、バイポーラトランジスタＱ１１の入力抵抗値を
「ｒ１４」とすると、以下に示す（１４）式で表せられ
る。

【数１４】

【００３１】トランスインピーダンス利得「Ｚ１１」
は、入力容量値「ｃ１１」の影響等を考慮して、（９）
式および（１４）式から以下に示す（１５）式で表せら
れる。

【数１５】

【００３２】また、カットオフ周波数帯域「ｆｃ１１」
は、以下に示される（１６）式により表せられる。ここ
で「ω」は入力信号の角周波数である。

【数１６】この結果、エミッタ接地バイポーラトランジスタＱ１２
の電圧利得により、入力容量の感度が抑えられ、カット
オフ周波数の広帯域化が可能となる。

【００３３】以上、本発明の一実施形態を図面を参照し
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、本発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。例えば、図４は
本発明の第二の実施形態を示す回路図である。この半導
体増幅回路は、第一の実施形態の抵抗Ｒ１３を電界効果
トランジスタＱＣ２３の低電流回路に置き換え、低ノイ
ズ化を図ったものである。

【００３４】トランジスタＱＣ２３は、相互コンダクタ
ンスが「ｇｍ２３」のＮチャネル型電界効果トランジス
タであり、ドレイン端子がバイポーラトランジスタＱ１
１のエミッタに接続され、ゲート端子が電源端子Ｖｃｃ
に接続され、ソース端子がＧＮＤに接続されており、ゲ
ート端子とソース端子との電位差がしきい値電圧より高
い場合オンする。

【００３５】次に、上記実施形態の動作を図４を参照し
て説明する。半導体増幅器の電流源は、抵抗Ｒ２を用い
た図２の回路と同様の電流値とし、（８）式および
（９）式と同等のトランスインピーダンス利得および周
波数帯域の値を得ることができる。

【００３６】次に、図１と図４の回路における、定電流
源で発生するノイズを計算すると、図１の回路におい
て、抵抗Ｒ２を用いたときの熱ノイズ「ｉ_nR2」は、以
下に示す（１７）式で表せられる。ここで、「Δｆ」は
周波数の偏差である。

【数１７】

【００３７】また、図４の電界効果トランジスタＱＣ２
３を用いたときの熱ノイズ「ｉ_nQ3」は、以下に示す
（１８）式で表せられる。

【数１８】

【００３８】そして、（１８）式から判るように、電界
効果トランジスタＱＣ２３のゲート端子の電圧を電源端
子Ｖｃｃの電圧まで高くし、リニア領域で動作させたと
き、電界効果トランジスタＱ２３の相互コンダクタンス
「ｇｍ２３」が最小となり、「ｉ_nQ3」を「ｉ_nR2」より
小さくすることができる。したがって、半導体増幅回路
の重要な特性であるノイズ特性を従来例の図７の回路お
よび図１、図３の回路より向上させることができ、周波
数帯域を劣化させずに低ノイズ化ができるため、増幅感
度の向上が実現できる。

【００３９】また、例えば、図５は本発明の第三の実施
形態を示す回路図である。この半導体増幅回路は、第一
の実施形態の抵抗Ｒ１１に対して、ダイオードＤ３１が
並列に電源端子ＶｃｃとバイポーラトランジスタＱ１１
との間に介挿された構成となっている。ダイオードＤ３
１は、電源端子Ｖｃｃにアノード端子が接続され、バイ
ポーラトランジスタＱ１１のコレクタ端子にカソード端
子が接続されており、出力端子ＯＵＴ３１の電圧値の飽
和が防止され、高入力ダイナミックレンジ化を実現して
いる。

【００４０】ここで、入力電流は受光素子が受光時に電
流を入力端子ＩＮ３１から流出するように、図には示さ
れていないが、受光素子であるフォトダイオードのアノ
ード端子は入力端子ＩＮ３１に接続されている。

【００４１】次に、上記実施形態の動作を図５を参照し
て説明する。図には示されていないがフォトダイオード
が受光すると、入力端子ＩＮ３１から電流値「ｉ３１」
の電流が流出し、フォトダイオードに「ｉ３１」の電流
が流れる。図１と同様にバイポーラトランジスタＱ１１
から抵抗Ｒ１２を経由してＧＮＤに対して流れる電流値
を「ｉ１２」、バイポーラトランジスタＱ１１のコレク
タ電流値を「Ｉｃ１１」とすると、このコレクタ電流
「Ｉｃ１１」は、以下に示す（１９）式で表せられる。

【数１９】

【００４２】また、出力端子ＯＵＴ３１の電圧値「ｖｏ
３１」は、以下に示す（２０）式で表される。

【数２０】

【００４３】このとき、（２０）式から、「ｉ３１」が
「０」の場合、無入力時に電圧「ｖｏ３１」は、「ｖｃ
ｃ−Ｉ１２・ｒ１１」となり、「ｉ３１」が任意の値の
場合、電圧「ｖｏ３１」は「ｖｃｃ−Ｉ１２・ｒ１１」
以下の電圧値となり、入力電圧に対して反転出力され
る。

【００４４】また受光強度が強く、フォトダイオードに
流れる電流値が大きくなった場合、出力端子ＯＵＴ３１
の電位が大きく下がり、ダイオードＤ１が動作状態とな
る。ダイオードＤ１が動作する電位差を「Ｖ_DON」とす
ると、抵抗Ｒ１１を流れる電流は、「Ｖ_DON／ｒ１１」
で制限され、バイポーラトランジスタＱ１１の飽和を防
ぐことができる。そのため、広域出カのダイナミッグレ
ンジ化に向いている。以上より、図５の半導体増幅回路
は、図１の回路と同様に高トランスインピーダンス利得
と周波数の広帯域化、さらに、大入力ダイナミッグレン
ジ化が実現できる。

【００４５】さらに、例えば、図６は本発明の第四の実
施形態を示す回路図である。この半導体増幅回路は、図
３に示される半導体増幅回路のバイポーラトランジスタ
Ｑ１１を電界効果トランジスタＱＣ４１へ、また、バイ
ポーラトランジスタＱ１２を電界効果トランジスタＱＣ
４２に置き換えたものである。

【００４６】電界効果トランジスタＱＣ４１は、相互コ
ンダクタンスが「ｇｍ４１」のＮチャンネル型電界効果
トランジスタであり、ドレイン端子が抵抗Ｒ１１に接続
され、ソース端子が抵抗Ｒ１２に接続され、ゲート端子
が電界効果トランジスタＱＣ４２のドレイン端子に接続
されており、ゲート端子とソース端子との間の出に差が
しきい値電圧より高い場合にオンする。抵抗Ｒ１１は、
抵抗値「ｒ１１」であり、電圧値「ｖ_DD」の電源端子Ｖ
_DDと電界効果トランジスタＱＣ４１のドレイン端子との
間に介挿されている。

【００４７】電界効果トランジスタＱＣ４２は、相互コ
ンダクタンスが「ｇｍ４２」のＮチャンネル型電界効果
トランジスタであり、ドレイン端子が抵抗Ｒ１３に接続
され、ソース端子がＧＮＤに接続され、ゲート端子が電
界効果トランジスタＱＣ４１のソース端子に接続されて
おり、ゲート端子とソース端子との間の出に差がしきい
値電圧より高い場合にオンする。抵抗Ｒ１３は、抵抗値
「ｒ１３」であり、電圧値「ｖ_DD」の電源端子Ｖ_DDと電
界効果トランジスタＱＣ４２のドレイン端子との間に介
挿されている。

【００４８】次に、上記実施形態の動作を図６を参照し
て説明する。入力端子ＩＮ４１に流入する電流の電流値
を「ｉ４１」とし、ソース端子に流れる電流の電流値を
「Ｉ１２」とすると、電界効果トランジスタＱＣ４１に
流れるドレイン電流値「Ｉ_D」は、以下に示す（２１）
式で表せられる。

【数２１】

【００４９】また、出力端子ＯＵＴ４１の電圧値「ｖｏ
４２」は、以下に示す（２２）式で表させられる。

【数２２】さらに、（２１）式により、出力端子ＯＵＴ４１の電圧
値「ｖｏ４２」は、以下に示す（２３）式で表せられ
る。

【数２３】

【００５０】また、直流トランスインピーダイス利得
「Ｚ_DC４１」は、以下に示す（２４）式で表せられる。

【数２４】さらに、半導体電圧増幅器の電圧利得「Ａｖ」は、以下
に示す（２５）式で表せられる。

【数２５】

【００５１】次に、トランスインピーダンス利得「Ｚ４
１」は、入力容量値「ｃ１１」を考慮して、（９）式お
よび（１４）式から、以下に示す（２６）式で表せられ
る。

【数２６】さらに、カットオフ周波数「ｆｃ４１」は、以下に示す
（２７）式で表せられる。

【数２７】（２７）式から判るように、ソース接地電界効果トラン
ジスタＱＣ４２の電圧利得により、入力容量の感度が抑
えられ、周波数の広帯域化が可能となる。

【００５２】

【発明の効果】本発明によれば、半導体増幅器におい
て、第１の抵抗と、第２の抵抗と、前記第１の抵抗と前
記第二の抵抗との間に介挿された第１のバイポーラトラ
ンジスタと、増幅回路とを具備し、電源端子に前記第１
の抵抗の一方が接続され、他方が前記第１のバイポーラ
トランジスタのコレクタ端子および半導体増幅回路の出
力端子に接続され、接地点に前記第２の抵抗の一方接続
され、他方が半導体増幅回路の入力端子と、前記第１の
バイポーラトランジスタのエミッタ端子と、前記増幅回
路の入力端子とに接続され、前記第１のバイポーラトラ
ンジスタのベース端子が前記増幅器の出力端子と接続さ
れているため、半導体増幅器の入力端子に増幅回路を接
続したので、入カインビーダンスは増幅回路の利得に反
比例し低減され、入力容量による帯域劣化の影響を抑え
ることができ、さらに、増幅器挿入により入カインピー
ダンスが低減されたため、入力段の第１のバイポーラト
ランジスタのコレクタ電流を少なくしても周波数の帯域
劣化がないので、コレクタ電流および半導体増幅器の入
力端子に接続された定電流源を小電流化でき、半導体増
幅器内で発生するノイズが低減でき受信感度が向上する
効果がある。

【００５３】また、本発明によれば、半導体増幅器にお
いて、第１の抵抗と、第２の抵抗と、前記第１の抵抗と
前記第二の抵抗との間に介挿された第１の電界効果型ト
ランジスタと、増幅回路とを具備し、電源端子に前記第
１の抵抗の一方が接続され、他方が前記第１の電界効果
型トランジスタのドレイン端子および半導体増幅回路の
出力端子に接続され、接地点に前記第２の抵抗の一方接
続され、他方が半導体増幅回路の入力端子と、前記第１
の電界効果型トランジスタのソース端子と、前記増幅回
路の入力端子とに接続され、前記第１の電界効果型トラ
ンジスタのゲート端子が前記増幅器の出力端子と接続さ
れているため、半導体増幅器の入力端子に増幅回路を接
続したので、入カインビーダンスは増幅回路の利得に反
比例し低減され、入力容量による帯域劣化の影響を抑え
ることができ、さらに、増幅器挿入により入カインピー
ダンスが低減されたため、入力段の第１の電界効果型ト
ランジスタのドレイン電流を少なくしても周波数の帯域
劣化がないので、ドレイン電流および半導体増幅器の入
力端子に接続された定電流源を小電流化でき、半導体増
幅器内で発生するノイズが低減でき受信感度が向上する
効果がある。

【図面の簡単な説明】

【図１】本発明の実施形態による半導体増幅回路の構成
を示すブロック図である。

【図２】本発明の図１に示される実施形態による半導
体増幅回路の小信号等価回路図である。

【図３】本発明の第一の実施形態による半導体増幅回
路の回路構成を示すブロック図である。

【図４】本発明の第二の実施形態による半導体増幅回
路の回路構成を示すブロック図である。

【図５】本発明の第三の実施形態による半導体増幅回
路の回路構成を示すブロック図である。

【図６】本発明の第四の実施形態による半導体増幅回
路の回路構成を示すブロック図である。

【図７】従来の半導体増幅回路の構成を示すブロック
図である。

【符号の説明】

Ｒ１、Ｒ２抵抗Ｑ１バイポーラトランジスタＯＰ１アンプＩＮ１入力端子ＯＵＴ２出力端子Ｃ１入力容量Ｒ１１、Ｒ１２、Ｒ１３抵抗Ｑ１１、Ｑ１２バイポーラトランジスタＩＮ１１入力端子ＯＵＴ１１出力端子ＱＣ２３電界効果トランジスタＩＮ２１入力端子ＯＵＴ２１出力端子Ｄ３１ダイオードＩＮ３１入力端子ＯＵＴ３１出力端子ＱＣ４１、ＱＣ４２電界効果トランジスタＩＮ４１入力端子ＯＵＴ４１出力端子Ｖ_DD、Ｖ_CC電源端子ＧＮＤ接地点

───────────────────────────────────────────────────── フロントページの続き (72)発明者小松弘和東京都港区芝五丁目７番１号日本電気株式会社内

Claims

【特許請求の範囲】

【請求項１】第１の抵抗と、第２の抵抗と、前記第１の抵抗と前記第二の抵抗との間に介挿された第
１のバイポーラトランジスタと、増幅回路と、を具備し、電源端子に前記第１の抵抗の一方が接続され、他方が前
記第１のバイポーラトランジスタのコレクタ端子および
半導体増幅回路の出力端子に接続され、接地点に前記第
２の抵抗の一方接続され、他方が半導体増幅回路の入力
端子と、前記第１のバイポーラトランジスタのエミッタ
端子と、前記増幅回路の入力端子とに接続され、前記第
１のバイポーラトランジスタのベース端子が前記増幅器
の出力端子と接続されていることを特徴とする半導体増
幅器。
【請求項２】第１の抵抗と、第２の抵抗と、前記第１の抵抗と前記第二の抵抗との間に介挿された第
１の電界効果型トランジスタと、増幅回路と、を具備し、電源端子に前記第１の抵抗の一方が接続され、他方が前
記第１の電界効果型トランジスタのドレイン端子および
半導体増幅回路の出力端子に接続され、接地点に前記第
２の抵抗の一方接続され、他方が半導体増幅回路の入力
端子と、前記第１の電界効果型トランジスタのソース端
子と、前記増幅回路の入力端子とに接続され、前記第１
の電界効果型トランジスタのゲート端子が前記増幅器の
出力端子と接続されていることを特徴とする半導体増幅
器。
【請求項３】前記第二の抵抗の代わりにゲート端子が
電源端子に接続された電界効果型トランジスタを用いる
ことを特徴とする請求項１記載の半導体増幅器。
【請求項４】前記増幅器が第３の抵抗と前記第２のバ
イポーラトランジスタとで構成されるエミッタ接地増幅
回路であることを特徴とする請求項１または請求項３記
載の半導体増幅器。
【請求項５】前記増幅器が第３の抵抗と前記第２の電
界効果トランジスタとで構成されるソース接地型増幅回
路であることを特徴とする請求項２記載の半導体増幅
器。
【請求項６】第１および第２のバイポーラトランジス
タがＮＰＮ型であることを特徴とする請求項１、請求項
３または請求項４記載の半導体増幅器。
【請求項７】第１および第２の電界効果型トランジス
タがＮチャンネル型であることを特徴とする請求項２ま
たは請求項５記載の半導体増幅器。