JPH10173451A - ハイブリッド集積回路 - Google Patents
ハイブリッド集積回路Info
- Publication number
- JPH10173451A JPH10173451A JP34252096A JP34252096A JPH10173451A JP H10173451 A JPH10173451 A JP H10173451A JP 34252096 A JP34252096 A JP 34252096A JP 34252096 A JP34252096 A JP 34252096A JP H10173451 A JPH10173451 A JP H10173451A
- Authority
- JP
- Japan
- Prior art keywords
- bias
- circuit
- frequency band
- integrated circuit
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 18
- 230000010355 oscillation Effects 0.000 abstract description 17
- 230000000087 stabilizing effect Effects 0.000 abstract description 4
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 abstract description 3
- 230000006641 stabilisation Effects 0.000 description 5
- 238000011105 stabilization Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000006096 absorbing agent Substances 0.000 description 2
- 101150073536 FET3 gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 ハイブリッド集積回路化された高周波増幅回
路の発振を防止する。 【解決手段】 ＦＥＴ２のバイアスを安定にする抵抗
６、所望の周波数帯域で低インピーダンスを図るための
キャパシタンス８の接地側にピン状の導体（以下、ピン
という。）１６、１５を立設することによりＦＥＴ２の
バイアスを更に安定にし、インピーダンスを更に低減
し、加えて所要周波数帯域外の信号をこのピン１５、１
６を介して接地側に逃がすことにより発振条件を満たさ
ないようにする。
路の発振を防止する。 【解決手段】 ＦＥＴ２のバイアスを安定にする抵抗
６、所望の周波数帯域で低インピーダンスを図るための
キャパシタンス８の接地側にピン状の導体（以下、ピン
という。）１６、１５を立設することによりＦＥＴ２の
バイアスを更に安定にし、インピーダンスを更に低減
し、加えて所要周波数帯域外の信号をこのピン１５、１
６を介して接地側に逃がすことにより発振条件を満たさ
ないようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、１ＧＨｚ
帯の信号を増幅する際に使用される広帯域、高利得の高
周波用のハイブリッド集積回路（ＩＣ）に係り、特に、
この高周波回路を容器に収納したときの発振を防止する
構造のハイブリッドＩＣに関するものである。
帯の信号を増幅する際に使用される広帯域、高利得の高
周波用のハイブリッド集積回路（ＩＣ）に係り、特に、
この高周波回路を容器に収納したときの発振を防止する
構造のハイブリッドＩＣに関するものである。
【０００２】
【従来の技術】図２は、例えば実開平４−４６７１０号
に示された従来の高周波増幅器の一般的な構成を示すも
のである。図２において、２１は高周波増幅器であり、
２は増幅機能を有する電界効果トランジスタ（以下、Ｆ
ＥＴという。）もしくはトランジスタである。４はＦＥ
Ｔ２の電源供給と出力整合用に用いられるインダクタン
ス、２２は次段の回路への直流リーク防止と出力整合用
に用いられるキャパシタンス、６はバイアス安定化のた
めの抵抗、８は所望の周波数帯域で低インピーダンス化
を図るためのキャパシタンス、２３はバイアス用のイン
ダクタンス、２４は直流リーク防止用のキャパシタン
ス、２５は入力整合回路を構成する特定周波数帯域で所
望のインダクタンスとして動作する分布定数回路、２６
はインダクタンス２５と共に入力整合回路を構成するキ
ャパシタンスである。
に示された従来の高周波増幅器の一般的な構成を示すも
のである。図２において、２１は高周波増幅器であり、
２は増幅機能を有する電界効果トランジスタ（以下、Ｆ
ＥＴという。）もしくはトランジスタである。４はＦＥ
Ｔ２の電源供給と出力整合用に用いられるインダクタン
ス、２２は次段の回路への直流リーク防止と出力整合用
に用いられるキャパシタンス、６はバイアス安定化のた
めの抵抗、８は所望の周波数帯域で低インピーダンス化
を図るためのキャパシタンス、２３はバイアス用のイン
ダクタンス、２４は直流リーク防止用のキャパシタン
ス、２５は入力整合回路を構成する特定周波数帯域で所
望のインダクタンスとして動作する分布定数回路、２６
はインダクタンス２５と共に入力整合回路を構成するキ
ャパシタンスである。
【０００３】次に、この回路の動作について説明する。
図２において、ＦＥＴ２はインダクタンス２３により適
切なバイアス条件でゲートバイアスを受け、またインダ
クタンス４により、ドレインバイアスを受け、増幅機能
を実現している。また、このインダクタンス４は出力整
合用の素子としての機能も果たしており、出力側負荷と
の整合をキャパシタンス２２と共に実現している。抵抗
６は電流帰還を行い、バイアスの安定化を図るための抵
抗であり、キャパシタンス８は所望の周波数帯域で低イ
ンピーダンス化を図り、ＦＥＴ２のソース側のインピー
ダンスを下げて利得を確保している。また、インダクタ
ンス２５とキャパシタンス２６とにより入力側整合回路
を構成しており、ＦＥＴ２の入力側インピーダンスと入
力側負荷との整合をとり、所要周波数帯域において所要
特性を実現するための最適設計がなされている。
図２において、ＦＥＴ２はインダクタンス２３により適
切なバイアス条件でゲートバイアスを受け、またインダ
クタンス４により、ドレインバイアスを受け、増幅機能
を実現している。また、このインダクタンス４は出力整
合用の素子としての機能も果たしており、出力側負荷と
の整合をキャパシタンス２２と共に実現している。抵抗
６は電流帰還を行い、バイアスの安定化を図るための抵
抗であり、キャパシタンス８は所望の周波数帯域で低イ
ンピーダンス化を図り、ＦＥＴ２のソース側のインピー
ダンスを下げて利得を確保している。また、インダクタ
ンス２５とキャパシタンス２６とにより入力側整合回路
を構成しており、ＦＥＴ２の入力側インピーダンスと入
力側負荷との整合をとり、所要周波数帯域において所要
特性を実現するための最適設計がなされている。
【０００４】更に、増幅器においては、他の重要な要素
として安定性を考慮した整合回路の安定化を行う必要が
ある。この安定化設計を行う場合、所要周波数帯域で
は、安定化設計を行うが、所要周波数帯域外では十分安
定化設計を行うことなく、また出力側負荷としてバンド
パスフィルタ（以下、ＢＰＦという。）などの所要周波
数帯域外では整合インピーダンスと異なる値を有する部
品が接続されたりするため様々な駆動条件（バイアス条
件、温度、負荷など）によって、所要周波数帯域外で不
安定動作となり、発振を起こしてしまう場合がある。
として安定性を考慮した整合回路の安定化を行う必要が
ある。この安定化設計を行う場合、所要周波数帯域で
は、安定化設計を行うが、所要周波数帯域外では十分安
定化設計を行うことなく、また出力側負荷としてバンド
パスフィルタ（以下、ＢＰＦという。）などの所要周波
数帯域外では整合インピーダンスと異なる値を有する部
品が接続されたりするため様々な駆動条件（バイアス条
件、温度、負荷など）によって、所要周波数帯域外で不
安定動作となり、発振を起こしてしまう場合がある。
【０００５】
【発明が解決しようとする課題】この発振対策として
は、従来ＦＥＴのバイアス条件や周辺回路構成を変更す
るなど基本回路の見直しやこの高周波増幅器を収納する
容器の蓋の内側に電波吸収体を貼るなどの手段がとられ
ていた。従来の高周波増幅器の発振防止対策としては以
上のような手段がとられており、基本設計の見直しの場
合、回路規模の増大や基板の新規設計など費用面及びス
ケジュール面で大きな損失を発生させる場合が多く、ま
た電波吸収体を容器の蓋の内側に貼る場合は容器の内部
の空間の寸法が周波数帯域などによって効果が著しく変
化するため容器によっては効果がない場合もあるという
欠点があった。また、定数変更で発振対策が可能な場合
でも、この回路は容器に収納され密閉されているので、
バイアス抵抗を交換するには蓋を取り外し、抵抗を交換
し、再び蓋をし、再度動作確認をするなど多くの労力が
必要でコスト高に結びつくという欠点があった。本発明
は、上記課題を解決するためになされたもので、接地導
体にピン状の導体を立設することによって簡単に発振を
防止できるハイブリッド集積回路を提供することを目的
とする。
は、従来ＦＥＴのバイアス条件や周辺回路構成を変更す
るなど基本回路の見直しやこの高周波増幅器を収納する
容器の蓋の内側に電波吸収体を貼るなどの手段がとられ
ていた。従来の高周波増幅器の発振防止対策としては以
上のような手段がとられており、基本設計の見直しの場
合、回路規模の増大や基板の新規設計など費用面及びス
ケジュール面で大きな損失を発生させる場合が多く、ま
た電波吸収体を容器の蓋の内側に貼る場合は容器の内部
の空間の寸法が周波数帯域などによって効果が著しく変
化するため容器によっては効果がない場合もあるという
欠点があった。また、定数変更で発振対策が可能な場合
でも、この回路は容器に収納され密閉されているので、
バイアス抵抗を交換するには蓋を取り外し、抵抗を交換
し、再び蓋をし、再度動作確認をするなど多くの労力が
必要でコスト高に結びつくという欠点があった。本発明
は、上記課題を解決するためになされたもので、接地導
体にピン状の導体を立設することによって簡単に発振を
防止できるハイブリッド集積回路を提供することを目的
とする。
【０００６】
【課題を解決するための手段】本発明になるハイブリッ
ド集積回路は、導電性容器に収納され、表面に高周波回
路を搭載し裏面に接地導体厚膜を被着した誘電体回路基
板と、能動素子と、受動素子と、高周波信号端子と、直
流バイアス電源供給端子と、これらを接続するストリッ
プラインとを有する高周波ハイブリッド集積回路におい
て、接地導体に立設されたピン状の導体部材を有するも
のである。また、多段増幅器でなる高周波回路におい
て、初段の増幅素子の接地導体に立設されたピン状の導
体部材を有するものである。
ド集積回路は、導電性容器に収納され、表面に高周波回
路を搭載し裏面に接地導体厚膜を被着した誘電体回路基
板と、能動素子と、受動素子と、高周波信号端子と、直
流バイアス電源供給端子と、これらを接続するストリッ
プラインとを有する高周波ハイブリッド集積回路におい
て、接地導体に立設されたピン状の導体部材を有するも
のである。また、多段増幅器でなる高周波回路におい
て、初段の増幅素子の接地導体に立設されたピン状の導
体部材を有するものである。
【０００７】
【発明の実施の形態】以下、図を参照しながら、本発明
の実施の形態を説明する。図１は本発明の１実施形態を
示すハイブリッド集積回路を構成する高周波増幅回路で
ある。図１において、１は２段高周波増幅回路であり、
２、３は増幅機能を有するＦＥＴもしくはトランジスタ
である。４、５はそれぞれＦＥＴ２、３のバイアス用の
インダクタンス、６、７は電流帰還を行い、それぞれＦ
ＥＴ２、ＦＥＴ３のバイアス安定化のための抵抗、８、
９はそれぞれＦＥＴ２、ＦＥＴ３の所望の周波数帯域で
低インピーダンスを図るためのキャパシタンス、１０は
所望の周波数帯域だけを通過させるＢＰＦである。１１
はインダクタンスとキャパシタンスとからなる入力側負
荷とＦＥＴ２の入力側インピーダンスとの整合をとる第
１整合回路、１２は整合回路１１と同じような構成から
なり、ＦＥＴ２の出力側インピーダンスとＢＰＦ１０の
入力側インピーダンスとの整合をとる第２整合回路、１
３は同じ構成からなるＢＰＦ１０の出力側インピーダン
スとＦＥＴ３の入力側インピーダンスとの整合をとる第
３整合回路、１４も同じ構成からなる所定のインピーダ
ンスを持つようにする第４整合回路である。また１５、
１６はそれぞれキャパシタンス８または抵抗６の接地側
に立設されたピン状の導体である。
の実施の形態を説明する。図１は本発明の１実施形態を
示すハイブリッド集積回路を構成する高周波増幅回路で
ある。図１において、１は２段高周波増幅回路であり、
２、３は増幅機能を有するＦＥＴもしくはトランジスタ
である。４、５はそれぞれＦＥＴ２、３のバイアス用の
インダクタンス、６、７は電流帰還を行い、それぞれＦ
ＥＴ２、ＦＥＴ３のバイアス安定化のための抵抗、８、
９はそれぞれＦＥＴ２、ＦＥＴ３の所望の周波数帯域で
低インピーダンスを図るためのキャパシタンス、１０は
所望の周波数帯域だけを通過させるＢＰＦである。１１
はインダクタンスとキャパシタンスとからなる入力側負
荷とＦＥＴ２の入力側インピーダンスとの整合をとる第
１整合回路、１２は整合回路１１と同じような構成から
なり、ＦＥＴ２の出力側インピーダンスとＢＰＦ１０の
入力側インピーダンスとの整合をとる第２整合回路、１
３は同じ構成からなるＢＰＦ１０の出力側インピーダン
スとＦＥＴ３の入力側インピーダンスとの整合をとる第
３整合回路、１４も同じ構成からなる所定のインピーダ
ンスを持つようにする第４整合回路である。また１５、
１６はそれぞれキャパシタンス８または抵抗６の接地側
に立設されたピン状の導体である。
【０００８】以上のような構成において、次にその動作
を説明する。まず、高周波増幅回路の動作については、
従来技術に示すものが２段になっただけであるからここ
では、説明を省略し、どのようにして発振が起きるのか
を説明する。一般的に、高周波増幅器（特に低雑音増幅
器）の重要な設計要素として、利得、雑音指数、及び安
定性があり、このうち利得及び雑音指数については整合
回路により最適設計がなされており、安定性についても
所要周波数帯域内については前述の最適設計により満足
する設計になっている。
を説明する。まず、高周波増幅回路の動作については、
従来技術に示すものが２段になっただけであるからここ
では、説明を省略し、どのようにして発振が起きるのか
を説明する。一般的に、高周波増幅器（特に低雑音増幅
器）の重要な設計要素として、利得、雑音指数、及び安
定性があり、このうち利得及び雑音指数については整合
回路により最適設計がなされており、安定性についても
所要周波数帯域内については前述の最適設計により満足
する設計になっている。
【０００９】しかしながら、前述したように所要周波数
帯域外については、十分な安定化設計を行うことはな
く、２段増幅器の間にＢＰＦ１０など所要周波数帯域外
では第２整合回路１２と異なるインピーダンスを有する
部品を接続していると、様々な駆動条件、特にハイブリ
ッド集積回路は容器に収納される関係から、このインピ
ーダンスの整合がとれなくなった場合、ＦＥＴ２からの
所望周波数帯域外の信号がこの容器の蓋の内面で反射し
特に高利得のＦＥＴ２を不安定な動作をさせ、発振を引
き起こすことになってしまう。
帯域外については、十分な安定化設計を行うことはな
く、２段増幅器の間にＢＰＦ１０など所要周波数帯域外
では第２整合回路１２と異なるインピーダンスを有する
部品を接続していると、様々な駆動条件、特にハイブリ
ッド集積回路は容器に収納される関係から、このインピ
ーダンスの整合がとれなくなった場合、ＦＥＴ２からの
所望周波数帯域外の信号がこの容器の蓋の内面で反射し
特に高利得のＦＥＴ２を不安定な動作をさせ、発振を引
き起こすことになってしまう。
【００１０】この発振対策として、本発明はＦＥＴ２の
バイアスを安定にする抵抗６、所望の周波数帯域で低イ
ンピーダンスを図るためのキャパシタンス８の接地側に
ピン状の導体（以下、ピンという。）１６、１５を立設
することによりＦＥＴ２のバイアスを更に安定にし、イ
ンピーダンスを更に低減することによってＦＥＴ２の動
作を安定化し、加えて所要周波数帯域外の信号をこのピ
ン１５、１６を介して接地側に逃がすことにより発振条
件を満たさないようにするものである。
バイアスを安定にする抵抗６、所望の周波数帯域で低イ
ンピーダンスを図るためのキャパシタンス８の接地側に
ピン状の導体（以下、ピンという。）１６、１５を立設
することによりＦＥＴ２のバイアスを更に安定にし、イ
ンピーダンスを更に低減することによってＦＥＴ２の動
作を安定化し、加えて所要周波数帯域外の信号をこのピ
ン１５、１６を介して接地側に逃がすことにより発振条
件を満たさないようにするものである。
【００１１】表１はこの効果を示す表である。
【表１】 この表から、ピンが長くなると発振周波数が下がり、遂
には発振が停止することが分かる。これは、ピン１５、
１６の挿入により抵抗６とキャパシタンス８の接地面の
強化とインピーダンス不整合による所要周波数帯域外の
信号の放射による容器と部品との間の浮遊容量が変動し
たことにより、いわゆる共振モードが変更されたことに
よるものと考えられる。
には発振が停止することが分かる。これは、ピン１５、
１６の挿入により抵抗６とキャパシタンス８の接地面の
強化とインピーダンス不整合による所要周波数帯域外の
信号の放射による容器と部品との間の浮遊容量が変動し
たことにより、いわゆる共振モードが変更されたことに
よるものと考えられる。
【００１２】
【発明の効果】本発明によれば、以上説明したように接
地導体、特に低雑音増幅器の初段の増幅器のバイアス抵
抗、バイパスキャパシタンスの接地側にピンを立設する
ことにより、バイアスを安定させ、バイパスを確実に
し、所要周波数帯域外の信号をこのピンを介して接地導
体に逃がすので、初段の増幅器が不安定動作に陥ること
はなくなるので発振を防止できる。このように、ピンを
立設することで簡単に発振を防止できるので、容器に収
納後でも蓋を取り外すことなく発振防止対策を講じるこ
とが可能となり、発振防止作業工数が少なくなり、ま
た、蓋の取り外し、再取付などの作業がなくなり、余分
な熱を加えなくなるので部品に無用な負担をかけなくな
るから、信頼性の高い低コストのハイブリッド集積回路
を製造できる。
地導体、特に低雑音増幅器の初段の増幅器のバイアス抵
抗、バイパスキャパシタンスの接地側にピンを立設する
ことにより、バイアスを安定させ、バイパスを確実に
し、所要周波数帯域外の信号をこのピンを介して接地導
体に逃がすので、初段の増幅器が不安定動作に陥ること
はなくなるので発振を防止できる。このように、ピンを
立設することで簡単に発振を防止できるので、容器に収
納後でも蓋を取り外すことなく発振防止対策を講じるこ
とが可能となり、発振防止作業工数が少なくなり、ま
た、蓋の取り外し、再取付などの作業がなくなり、余分
な熱を加えなくなるので部品に無用な負担をかけなくな
るから、信頼性の高い低コストのハイブリッド集積回路
を製造できる。
【図１】本発明の１実施形態を示すハイブリッド集積回
路を構成する高周波増幅回路である。
路を構成する高周波増幅回路である。
【図２】従来の高周波増幅器の一般的な構成を示すもの
である。
である。
２、３ ＦＥＴ ４、５ バイアス用インダクタンス ６、７ バイアス安定化のための抵抗 ８、９ 低インピーダンスを図るためのキャパシタンス １０ ＢＰＦ １１ 第１整合回路 １２ 第２整合回路 １３ 第３整合回路 １４ 第４整合回路 １５、１６ ピン状の導体
Claims (2)
- 【請求項１】 導電性容器に収納され、表面に高周波回
路を搭載し裏面に接地導体厚膜を被着した誘電体回路基
板と、能動素子と、受動素子と、高周波信号端子と、直
流バイアス電源供給端子と、これらを接続するストリッ
プラインとを有する高周波ハイブリッド集積回路におい
て、接地導体に立設されたピン状の導体部材を有するこ
とを特徴とするハイブリッド集積回路。 - 【請求項２】 多段増幅器でなる高周波回路において、
初段の増幅素子の接地導体に立設されたピン状の導体部
材を有することを特徴とする請求項１記載のハイブリッ
ド集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34252096A JPH10173451A (ja) | 1996-12-06 | 1996-12-06 | ハイブリッド集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34252096A JPH10173451A (ja) | 1996-12-06 | 1996-12-06 | ハイブリッド集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10173451A true JPH10173451A (ja) | 1998-06-26 |
Family
ID=18354388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34252096A Pending JPH10173451A (ja) | 1996-12-06 | 1996-12-06 | ハイブリッド集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10173451A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115622519A (zh) * | 2021-07-16 | 2023-01-17 | 重庆西南集成电路设计有限责任公司 | 基于LC谐振技术的带陷低噪声放大器及其带外输入1dB压缩点的提升方法 |
| CN115632621A (zh) * | 2022-12-23 | 2023-01-20 | 四川斯艾普电子科技有限公司 | 一种厚薄膜电路基板的功率放大器及其实现方法 |
-
1996
- 1996-12-06 JP JP34252096A patent/JPH10173451A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115622519A (zh) * | 2021-07-16 | 2023-01-17 | 重庆西南集成电路设计有限责任公司 | 基于LC谐振技术的带陷低噪声放大器及其带外输入1dB压缩点的提升方法 |
| CN115632621A (zh) * | 2022-12-23 | 2023-01-20 | 四川斯艾普电子科技有限公司 | 一种厚薄膜电路基板的功率放大器及其实现方法 |
| CN115632621B (zh) * | 2022-12-23 | 2023-02-28 | 四川斯艾普电子科技有限公司 | 一种厚薄膜电路基板的功率放大器及其实现方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5051706A (en) | High frequency power amplifier circuit | |
| CN100423456C (zh) | 高效率高频放大器及无线发送装置 | |
| CN110752829A (zh) | 应用于5G WiFi通信低噪声放大器的偏置电路、放大器电路 | |
| US20040178853A1 (en) | Rf power amplifier with low intermodulation distortion and reduced memory effect | |
| US6310517B1 (en) | Microwave amplifier | |
| JPH0376609B2 (ja) | ||
| JP3209168B2 (ja) | マイクロ波増幅器用バイアス回路 | |
| US6052029A (en) | Stabilizing circuit and amplifier | |
| JP3439344B2 (ja) | 半導体増幅器 | |
| US6801087B2 (en) | Integrated circuit with an analog amplifier | |
| JPH10173451A (ja) | ハイブリッド集積回路 | |
| US6130580A (en) | Microwave amplifier optimized for stable operation | |
| JP3303845B2 (ja) | 内部整合型出力ｆｅｔ | |
| JP2883218B2 (ja) | 半導体増幅器 | |
| JPH06188643A (ja) | 高周波低雑音増幅器 | |
| US7368996B2 (en) | High frequency power amplifier | |
| JPS63219210A (ja) | Ｆｅｔ増幅器 | |
| US6211658B1 (en) | Balanced voltage reference circuit, integrated with one or more amplifier circuits, for operating point adjustment | |
| US7221916B2 (en) | Signal enhancement device for phase lock loop oscillator | |
| JPH06276038A (ja) | 高周波低雑音増幅器 | |
| JPH0261175B2 (ja) | ||
| JPH11340747A (ja) | Ｍｍｉｃ低雑音増幅器 | |
| JP4120431B2 (ja) | 多段増幅器 | |
| JPH11220343A (ja) | 高周波電力増幅器 | |
| JP2001094361A (ja) | 高周波増幅回路 |