JPH10177044A - ゼロクロス検出回路 - Google Patents
ゼロクロス検出回路Info
- Publication number
- JPH10177044A JPH10177044A JP8339355A JP33935596A JPH10177044A JP H10177044 A JPH10177044 A JP H10177044A JP 8339355 A JP8339355 A JP 8339355A JP 33935596 A JP33935596 A JP 33935596A JP H10177044 A JPH10177044 A JP H10177044A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- circuit
- zero
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 オーディオ入力信号が基準設定電圧と交差す
るゼロクロスポイントを検出する際に、遅延が生じてい
た。 【解決手段】 入力信号を増幅する電圧増幅器１、｜Ｖ
１−Ｖ０｜＞｜Ｖ２−Ｖ０｜かつ｜Ｖ１−Ｖ２｜＝｜Ｖ
２−Ｖ０｜を満たす電圧Ｖ１、Ｖ２を出力する電圧生成
回路２、増幅器１の出力信号（ａ）と電圧Ｖ１、Ｖ２と
を比較する電圧比較器２、４、電圧比較器の出力信号
（ｂ）（ｃ）の値が相違する第１の期間を検出して信号
（ｄ）を出力するＥＸ−ＯＲ回路５、信号（ｄ）に基づ
き第１の期間充電しその後放電して信号（ｅ）を出力す
る充放電回路６、第１の期間終了時から第１の期間と同
じ期間経過した時における充放電信号（ｅ）の電圧と等
しい電圧Ｖ３を生成する電圧生成回路７、信号（ｅ）と
電圧Ｖ３とを比較し信号（ｅ）が第１の期間経過後に電
圧Ｖ３と等しくなるとゼロクロス検出信号を出力する電
圧比較器８を備える。
るゼロクロスポイントを検出する際に、遅延が生じてい
た。 【解決手段】 入力信号を増幅する電圧増幅器１、｜Ｖ
１−Ｖ０｜＞｜Ｖ２−Ｖ０｜かつ｜Ｖ１−Ｖ２｜＝｜Ｖ
２−Ｖ０｜を満たす電圧Ｖ１、Ｖ２を出力する電圧生成
回路２、増幅器１の出力信号（ａ）と電圧Ｖ１、Ｖ２と
を比較する電圧比較器２、４、電圧比較器の出力信号
（ｂ）（ｃ）の値が相違する第１の期間を検出して信号
（ｄ）を出力するＥＸ−ＯＲ回路５、信号（ｄ）に基づ
き第１の期間充電しその後放電して信号（ｅ）を出力す
る充放電回路６、第１の期間終了時から第１の期間と同
じ期間経過した時における充放電信号（ｅ）の電圧と等
しい電圧Ｖ３を生成する電圧生成回路７、信号（ｅ）と
電圧Ｖ３とを比較し信号（ｅ）が第１の期間経過後に電
圧Ｖ３と等しくなるとゼロクロス検出信号を出力する電
圧比較器８を備える。
Description
【０００１】
【発明の属する技術分野】本発明はゼロクロス検出回路
に係わり、特にＣＭＯＳ型トランジスタで構成され、オ
ーディオ装置に用いるのに好適なものに関する。
に係わり、特にＣＭＯＳ型トランジスタで構成され、オ
ーディオ装置に用いるのに好適なものに関する。
【０００２】
【従来の技術】オーディオ装置等において、入力された
信号の電圧が基準電圧と交差したタイミングを検出する
ために、ゼロクロス検出回路が用いられる。図５に従来
のゼロクロス検出回路の構成を示し、図６にこの回路に
おけるそれぞれの素子の出力信号（ｇ）〜（ｉ）及びゼ
ロクロス検出信号の波形を示す。
信号の電圧が基準電圧と交差したタイミングを検出する
ために、ゼロクロス検出回路が用いられる。図５に従来
のゼロクロス検出回路の構成を示し、図６にこの回路に
おけるそれぞれの素子の出力信号（ｇ）〜（ｉ）及びゼ
ロクロス検出信号の波形を示す。
【０００３】容量１００を介してオーディオ入力信号が
電圧増幅器１０１に入力され増幅されて信号（ｇ）とし
て出力され、シュミットトリガ回路１０２に与えられて
波形整形された信号（ｈ）が生成される。シュミットト
リガ回路１０２は、図６に示されたように基準電圧Ｖ0
近辺に高電位点として回路閾値電圧ＶIH、低電位点とし
て回路閾値電圧ＶILが設定されている。
電圧増幅器１０１に入力され増幅されて信号（ｇ）とし
て出力され、シュミットトリガ回路１０２に与えられて
波形整形された信号（ｈ）が生成される。シュミットト
リガ回路１０２は、図６に示されたように基準電圧Ｖ0
近辺に高電位点として回路閾値電圧ＶIH、低電位点とし
て回路閾値電圧ＶILが設定されている。
【０００４】シュミットトリガ回路１０２に与えられた
信号（ｇ）の電圧が、基準電圧Ｖ0よりも高い電圧から
基準電圧Ｖ0 へ向かって降下していく場合、基準電圧Ｖ
0 より回路閾値電圧｜ＶIL｜だけ低くなるまでの間はハ
イレベルの信号（ｈ）を出力し、逆に信号（ｇ）が基準
電圧Ｖ0 より低い電圧から基準電圧Ｖ0 より回路閾値電
圧ＶIHだけ高くなるまでの間はロウレベルの信号（ｈ）
を出力する。
信号（ｇ）の電圧が、基準電圧Ｖ0よりも高い電圧から
基準電圧Ｖ0 へ向かって降下していく場合、基準電圧Ｖ
0 より回路閾値電圧｜ＶIL｜だけ低くなるまでの間はハ
イレベルの信号（ｈ）を出力し、逆に信号（ｇ）が基準
電圧Ｖ0 より低い電圧から基準電圧Ｖ0 より回路閾値電
圧ＶIHだけ高くなるまでの間はロウレベルの信号（ｈ）
を出力する。
【０００５】シュミットトリガ回路１０２から出力され
た信号（ｈ）と、ディレイ回路１０３によりこの信号
（ｈ）を遅延した信号（ｉ）とがＥＸ−ＯＲ回路１０４
に入力される。ＥＸ−ＯＲ回路１０４は、信号（ｈ）と
信号（ｉ）のレベルが相違する期間、即ち信号（ｇ）が
基準電圧Ｖ0 から電圧｜ＶIL｜低くなったときから遅延
時間だけハイレベルになり、かつ基準電圧Ｖ0 より電圧
ＶIH高くなったときから遅延時間分ハイレベルになるゼ
ロクロス検出信号を出力する。
た信号（ｈ）と、ディレイ回路１０３によりこの信号
（ｈ）を遅延した信号（ｉ）とがＥＸ−ＯＲ回路１０４
に入力される。ＥＸ−ＯＲ回路１０４は、信号（ｈ）と
信号（ｉ）のレベルが相違する期間、即ち信号（ｇ）が
基準電圧Ｖ0 から電圧｜ＶIL｜低くなったときから遅延
時間だけハイレベルになり、かつ基準電圧Ｖ0 より電圧
ＶIH高くなったときから遅延時間分ハイレベルになるゼ
ロクロス検出信号を出力する。
【０００６】
【発明が解決しようとする課題】しかし、従来のゼロク
ロス検出回路では、電圧増幅器１０１からの出力信号
（ｇ）が、基準電圧Ｖ0 に到達した時点（以下、ゼロク
ロスポイントという）より、さらに回路閾値電圧ＶIL又
はＶIHより低く又は高くならないとゼロクロス検出信号
が出力されない。よって、図６に示されるように、信号
（ｇ）が基準電圧ＶO に到達したゼロクロス点より、時
間ｔ１又はｔ２だけ遅れが生じる。この遅延時間ｔ１又
はｔ２により検出誤差が発生するが、この遅延時間もオ
ーディオ入力信号の振幅電圧あるいは周波数によってば
らつくため、検出精度が低いという問題があった。
ロス検出回路では、電圧増幅器１０１からの出力信号
（ｇ）が、基準電圧Ｖ0 に到達した時点（以下、ゼロク
ロスポイントという）より、さらに回路閾値電圧ＶIL又
はＶIHより低く又は高くならないとゼロクロス検出信号
が出力されない。よって、図６に示されるように、信号
（ｇ）が基準電圧ＶO に到達したゼロクロス点より、時
間ｔ１又はｔ２だけ遅れが生じる。この遅延時間ｔ１又
はｔ２により検出誤差が発生するが、この遅延時間もオ
ーディオ入力信号の振幅電圧あるいは周波数によってば
らつくため、検出精度が低いという問題があった。
【０００７】本発明は上記事情に鑑みてなされたもの
で、オーディオ入力信号と基準設定電圧Ｖ0 と交差した
ゼロクロスポイントにおいて、遅延を生じることなくゼ
ロクロス検出信号を出力することが可能なゼロクロス検
出回路を提供することを目的とする。
で、オーディオ入力信号と基準設定電圧Ｖ0 と交差した
ゼロクロスポイントにおいて、遅延を生じることなくゼ
ロクロス検出信号を出力することが可能なゼロクロス検
出回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明のゼロクロス検出
回路は、基準電圧と入力信号とを与えられ、前記入力信
号が前記基準電圧と交差したことを検出するゼロクロス
検出回路において、前記入力信号を入力されて増幅し出
力する電圧増幅器と、前記基準電圧に対して、第１の電
圧と前記基準電圧との差の絶対値が第２の電圧と前記基
準電圧との差の絶対値より大きく、かつ前記第１の電圧
と前記第２の電圧との差の絶対値と前記第２の電圧と前
記基準電圧との差の絶対値とが等しい関係にある、前記
第１、第２の電圧を生成する第１の電圧生成回路と、前
記電圧増幅器から出力された信号と前記第１の電圧とを
比較して第１の比較信号を出力し、前記電圧増幅器から
出力された信号と前記第２の電圧とを比較して第２の比
較信号を出力する第１の電圧比較器と、前記第１、第２
の比較結果信号を与えられ、値が相違する第１の期間を
検出して検出信号を出力する論理回路と、前記検出信号
を与えられ、前記第１の期間充電し、その後放電して充
放電信号を出力する充放電回路と、前記第１の期間終了
時から前記第１の期間と同じ期間経過した時における前
記充放電信号の電圧と等しい第３の電圧を生成する第２
の電圧生成回路と、前記充放電信号と前記第３の電圧と
を与えられて比較し、前記充放電信号が前記第１の期間
経過後に前記第３の電圧と等しくなるとゼロクロス検出
信号を出力する第２の電圧比較器とを備えることを特徴
としている。
回路は、基準電圧と入力信号とを与えられ、前記入力信
号が前記基準電圧と交差したことを検出するゼロクロス
検出回路において、前記入力信号を入力されて増幅し出
力する電圧増幅器と、前記基準電圧に対して、第１の電
圧と前記基準電圧との差の絶対値が第２の電圧と前記基
準電圧との差の絶対値より大きく、かつ前記第１の電圧
と前記第２の電圧との差の絶対値と前記第２の電圧と前
記基準電圧との差の絶対値とが等しい関係にある、前記
第１、第２の電圧を生成する第１の電圧生成回路と、前
記電圧増幅器から出力された信号と前記第１の電圧とを
比較して第１の比較信号を出力し、前記電圧増幅器から
出力された信号と前記第２の電圧とを比較して第２の比
較信号を出力する第１の電圧比較器と、前記第１、第２
の比較結果信号を与えられ、値が相違する第１の期間を
検出して検出信号を出力する論理回路と、前記検出信号
を与えられ、前記第１の期間充電し、その後放電して充
放電信号を出力する充放電回路と、前記第１の期間終了
時から前記第１の期間と同じ期間経過した時における前
記充放電信号の電圧と等しい第３の電圧を生成する第２
の電圧生成回路と、前記充放電信号と前記第３の電圧と
を与えられて比較し、前記充放電信号が前記第１の期間
経過後に前記第３の電圧と等しくなるとゼロクロス検出
信号を出力する第２の電圧比較器とを備えることを特徴
としている。
【０００９】前記ゼロクロス検出信号を与えられ、この
ゼロクロス検出信号をトリガーとする１つのパルス信号
を出力する１ショットパルス発生回路をさらに備えても
よい。
ゼロクロス検出信号をトリガーとする１つのパルス信号
を出力する１ショットパルス発生回路をさらに備えても
よい。
【００１０】また、前記第１の電圧生成回路は、前記信
号が前記基準電圧よりも高い電圧から前記基準電圧と交
差するときは、前記基準電圧より前記第１及び第２の電
圧は共に高く、前記第１の電圧は前記第２の電圧より高
い関係にあり、前記信号が前記基準電圧よりも低い電圧
から前記基準電圧と交差するときは、前記基準電圧より
前記第１及び第２の電圧は共に低く、前記第１の電圧は
前記第２の電圧より低い関係にあるように、前記第１、
第２の電圧を生成するものであってもよい。
号が前記基準電圧よりも高い電圧から前記基準電圧と交
差するときは、前記基準電圧より前記第１及び第２の電
圧は共に高く、前記第１の電圧は前記第２の電圧より高
い関係にあり、前記信号が前記基準電圧よりも低い電圧
から前記基準電圧と交差するときは、前記基準電圧より
前記第１及び第２の電圧は共に低く、前記第１の電圧は
前記第２の電圧より低い関係にあるように、前記第１、
第２の電圧を生成するものであってもよい。
【００１１】前記第１の電圧生成回路は、電源端子から
接地端子へ向かって順に直列に接続された第１、第２、
第３の抵抗を有し、前記信号が前記基準電圧よりも高い
電圧から前記基準電圧と交差するときは前記第１の抵抗
と前記第２の抵抗との接続ノードから前記第１の電圧を
生成し前記第２の抵抗と前記第３の抵抗との接続ノード
から前記第２の電圧を生成し、前記信号が前記基準電圧
よりも低い電圧から前記基準電圧と交差するときは前記
第１の抵抗と前記第２の抵抗との接続ノードから前記第
２の電圧を生成し前記第２の抵抗と前記第３の抵抗との
接続ノードから前記第１の電圧を生成し、前記論理回路
は、前記第１の電圧比較器から出力された前記第１、第
２の比較信号を入力されて前記検出信号を出力するＥＸ
−ＯＲ回路であり、前記充放電回路は、前記検出信号を
入力される入力端子と前記充放電信号を出力する出力端
子との間に両端が接続された抵抗と、前記出力端子と接
地端子との間に両端が接続された容量とを有するもので
あってもよい。
接地端子へ向かって順に直列に接続された第１、第２、
第３の抵抗を有し、前記信号が前記基準電圧よりも高い
電圧から前記基準電圧と交差するときは前記第１の抵抗
と前記第２の抵抗との接続ノードから前記第１の電圧を
生成し前記第２の抵抗と前記第３の抵抗との接続ノード
から前記第２の電圧を生成し、前記信号が前記基準電圧
よりも低い電圧から前記基準電圧と交差するときは前記
第１の抵抗と前記第２の抵抗との接続ノードから前記第
２の電圧を生成し前記第２の抵抗と前記第３の抵抗との
接続ノードから前記第１の電圧を生成し、前記論理回路
は、前記第１の電圧比較器から出力された前記第１、第
２の比較信号を入力されて前記検出信号を出力するＥＸ
−ＯＲ回路であり、前記充放電回路は、前記検出信号を
入力される入力端子と前記充放電信号を出力する出力端
子との間に両端が接続された抵抗と、前記出力端子と接
地端子との間に両端が接続された容量とを有するもので
あってもよい。
【００１２】１ショットパルス発生回路を備える場合、
この回路は、前記ゼロクロス検出信号を与えられて所定
時間遅延して出力する遅延回路と、前記ゼロクロス検出
信号を一方の入力端子に入力され、前記遅延回路の出力
を他方の入力端子に入力され、前記所定時間のパルス幅
を有する前記パルス信号を出力するＥＸ−ＯＲ回路とを
有するものであってもよい。
この回路は、前記ゼロクロス検出信号を与えられて所定
時間遅延して出力する遅延回路と、前記ゼロクロス検出
信号を一方の入力端子に入力され、前記遅延回路の出力
を他方の入力端子に入力され、前記所定時間のパルス幅
を有する前記パルス信号を出力するＥＸ−ＯＲ回路とを
有するものであってもよい。
【００１３】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００１４】図１に、本発明の一実施の形態によるゼロ
クロス検出回路の構成を示す。オーディオ入力信号が容
量１０に入力され、低周波成分が除去された信号として
電圧増幅器１に入力され、増幅されて信号（ａ）として
出力される。出力された信号（ａ）は、電圧比較器３及
び４の非反転入力端子にそれぞれ入力される。
クロス検出回路の構成を示す。オーディオ入力信号が容
量１０に入力され、低周波成分が除去された信号として
電圧増幅器１に入力され、増幅されて信号（ａ）として
出力される。出力された信号（ａ）は、電圧比較器３及
び４の非反転入力端子にそれぞれ入力される。
【００１５】一方、電圧生成回路２からは、一定電圧Ｖ
１及びＶ２が生成されて、比較器３の反転入力端子に電
圧Ｖ１が入力され、比較器４の反転入力端子に電圧Ｖ２
が入力される。ここで、電圧Ｖ１及びＶ２は、基準電圧
Ｖ０近辺であって電圧Ｖ０より高く、｜Ｖ１−Ｖ０｜＞
｜Ｖ２−Ｖ０｜かつ｜Ｖ１−Ｖ２｜＝｜Ｖ２−Ｖ０｜と
いう関係にある。
１及びＶ２が生成されて、比較器３の反転入力端子に電
圧Ｖ１が入力され、比較器４の反転入力端子に電圧Ｖ２
が入力される。ここで、電圧Ｖ１及びＶ２は、基準電圧
Ｖ０近辺であって電圧Ｖ０より高く、｜Ｖ１−Ｖ０｜＞
｜Ｖ２−Ｖ０｜かつ｜Ｖ１−Ｖ２｜＝｜Ｖ２−Ｖ０｜と
いう関係にある。
【００１６】比較器３において信号（ａ）と電圧Ｖ１と
が比較され、比較結果が信号（ｂ）としてＥＸ−ＯＲ回
路５の一方の入力端子に出力され、比較器４において信
号（ａ）と電圧Ｖ２とが比較され、比較結果が信号
（ｃ）としてＥＸ−ＯＲ回路５の他方の入力端子に出力
される。ＥＸ−ＯＲ回路５は、信号（ｂ）の電圧と信号
（ｃ）の電圧とが異なる期間、ハイレベルの信号（ｄ）
を出力して、充放電回路６に出力する。
が比較され、比較結果が信号（ｂ）としてＥＸ−ＯＲ回
路５の一方の入力端子に出力され、比較器４において信
号（ａ）と電圧Ｖ２とが比較され、比較結果が信号
（ｃ）としてＥＸ−ＯＲ回路５の他方の入力端子に出力
される。ＥＸ−ＯＲ回路５は、信号（ｂ）の電圧と信号
（ｃ）の電圧とが異なる期間、ハイレベルの信号（ｄ）
を出力して、充放電回路６に出力する。
【００１７】ここで、信号（ｂ）と信号（ｃ）の電圧が
異なる期間とは、電圧増幅器１からの出力信号（ａ）が
基準電圧Ｖ０より高い電圧から降下していく場合には、
電圧Ｖ１に到達してから電圧Ｖ２まで降下する間ハイレ
ベルになる期間であり、逆に、信号（ａ）が基準電圧Ｖ
０より低い電圧から上昇していく場合は、電圧Ｖ２に到
達してから電圧Ｖ１まで上昇する間ハイレベルになる期
間である。
異なる期間とは、電圧増幅器１からの出力信号（ａ）が
基準電圧Ｖ０より高い電圧から降下していく場合には、
電圧Ｖ１に到達してから電圧Ｖ２まで降下する間ハイレ
ベルになる期間であり、逆に、信号（ａ）が基準電圧Ｖ
０より低い電圧から上昇していく場合は、電圧Ｖ２に到
達してから電圧Ｖ１まで上昇する間ハイレベルになる期
間である。
【００１８】充放電回路６は、信号（ｄ）がハイレベル
である期間、信号（ｅ）を出力する出力端子を充電し、
ハイレベルからロウレベルに立ち下がるタイミングで放
電する。ここで、｜Ｖ１−Ｖ２｜＝｜Ｖ２−Ｖ０｜よ
り、信号（ｅ）が電圧Ｖ１からＶ２に至る充電期間と、
その後の放電期間とは等しくなる。そして、放電期間が
終了したときの信号（ｅ）の電圧をＶ３とする。
である期間、信号（ｅ）を出力する出力端子を充電し、
ハイレベルからロウレベルに立ち下がるタイミングで放
電する。ここで、｜Ｖ１−Ｖ２｜＝｜Ｖ２−Ｖ０｜よ
り、信号（ｅ）が電圧Ｖ１からＶ２に至る充電期間と、
その後の放電期間とは等しくなる。そして、放電期間が
終了したときの信号（ｅ）の電圧をＶ３とする。
【００１９】電圧生成回路７からこの電圧Ｖ３が生成さ
れて比較器８の非反転入力端子に入力され、充放電回路
６からの出力信号（ｅ）は比較器８の反転入力端子に入
力される。比較器８において、信号（ｅ）の電圧と電圧
Ｖ３とが比較されて、一致した場合にハイレベルとなる
信号（ｆ）が出力される。この信号（ｆ）は、１ショッ
トパルス発生回路９に入力されて、ゼロクロス検出信号
として出力される。
れて比較器８の非反転入力端子に入力され、充放電回路
６からの出力信号（ｅ）は比較器８の反転入力端子に入
力される。比較器８において、信号（ｅ）の電圧と電圧
Ｖ３とが比較されて、一致した場合にハイレベルとなる
信号（ｆ）が出力される。この信号（ｆ）は、１ショッ
トパルス発生回路９に入力されて、ゼロクロス検出信号
として出力される。
【００２０】この第１の実施の形態によるゼロクロス検
出回路のより具体的な構成の一例を図２に示す。図１と
の対応において、電圧生成回路２が電源電圧Ｖcc端子と
接地端子との間に直列に接続された抵抗２ａ、２ｂ、２
ｃを有する抵抗分割回路で構成されており、抵抗２ａと
抵抗２ｂとの接続ノードから電圧Ｖ１が出力され、抵抗
２ｂと抵抗２ｃとの接続ノードから電圧Ｖ２が出力され
る。
出回路のより具体的な構成の一例を図２に示す。図１と
の対応において、電圧生成回路２が電源電圧Ｖcc端子と
接地端子との間に直列に接続された抵抗２ａ、２ｂ、２
ｃを有する抵抗分割回路で構成されており、抵抗２ａと
抵抗２ｂとの接続ノードから電圧Ｖ１が出力され、抵抗
２ｂと抵抗２ｃとの接続ノードから電圧Ｖ２が出力され
る。
【００２１】充放電回路６は、ＥＸ−ＯＲ回路５の出力
端子と比較器８の反転入力端子との間に両端が接続され
た抵抗６ａと、抵抗６ａの出力側端子と接地端子との間
に接続された容量６ｂとを有している。電圧生成回路７
は、電源電圧Ｖcc端子と接地端子との間に直列に接続さ
れた抵抗７ａ及び７ｂを有し、抵抗７ａと抵抗７ｂとの
接続ノードから電圧Ｖ３を発生する。パルス発生回路９
は、比較器８の出力端子に入力端子を接続されたディレ
イ回路９ａと、比較器８の出力端子に一方の入力端子が
接続され、ディレイ回路９ａの出力端子に他方の入力端
子が接続され、出力端子からゼロクロス検出信号を出力
するＥＸ−ＯＲ回路９ｂとを有している。
端子と比較器８の反転入力端子との間に両端が接続され
た抵抗６ａと、抵抗６ａの出力側端子と接地端子との間
に接続された容量６ｂとを有している。電圧生成回路７
は、電源電圧Ｖcc端子と接地端子との間に直列に接続さ
れた抵抗７ａ及び７ｂを有し、抵抗７ａと抵抗７ｂとの
接続ノードから電圧Ｖ３を発生する。パルス発生回路９
は、比較器８の出力端子に入力端子を接続されたディレ
イ回路９ａと、比較器８の出力端子に一方の入力端子が
接続され、ディレイ回路９ａの出力端子に他方の入力端
子が接続され、出力端子からゼロクロス検出信号を出力
するＥＸ−ＯＲ回路９ｂとを有している。
【００２２】この図２に示されたゼロクロス検出回路
に、基準電圧Ｖ０より高く基準電圧Ｖ０へ向かって降下
していくオーディオ信号が入力されたときの各信号
（ａ）〜（ｅ）とゼロクロス検出信号のタイムチャート
を図３に示し、このときの検出動作について述べる。図
３（ａ）に示された電圧増幅器１の出力信号（ａ）にお
いて、基準電圧Ｖ０とゼロクロスする期間Ｔ１を図３
（ｂ）に拡大して示す。信号（ａ）が徐々に降下してい
き、時点ｔ１において電圧Ｖ１に到達すると、比較器３
からの出力信号（ｂ）はハイレベルからロウレベルに変
化する。さらに、信号（ａ）が時点ｔ２において電圧Ｖ
２まで降下すると、比較器４の出力信号（ｃ）はハイレ
ベルからロウレベルに変化する。この信号（ｃ）は、後
述するように比較器８の制御端子に入力される。
に、基準電圧Ｖ０より高く基準電圧Ｖ０へ向かって降下
していくオーディオ信号が入力されたときの各信号
（ａ）〜（ｅ）とゼロクロス検出信号のタイムチャート
を図３に示し、このときの検出動作について述べる。図
３（ａ）に示された電圧増幅器１の出力信号（ａ）にお
いて、基準電圧Ｖ０とゼロクロスする期間Ｔ１を図３
（ｂ）に拡大して示す。信号（ａ）が徐々に降下してい
き、時点ｔ１において電圧Ｖ１に到達すると、比較器３
からの出力信号（ｂ）はハイレベルからロウレベルに変
化する。さらに、信号（ａ）が時点ｔ２において電圧Ｖ
２まで降下すると、比較器４の出力信号（ｃ）はハイレ
ベルからロウレベルに変化する。この信号（ｃ）は、後
述するように比較器８の制御端子に入力される。
【００２３】この信号（ｂ）及び（ｃ）がＥＸ−ＯＲ回
路５に入力され、電圧が相違する期間、即ち、信号
（ａ）が電圧Ｖ１から電圧Ｖ２にある間（時点ｔ１から
ｔ２にある間）、ハイレベルになる信号（ｄ）が出力さ
れる。このような信号（ｄ）が充放電回路６に入力され
ると、時点ｔ１から充電が開始され、時点ｔ２から放電
が開始される。これにより、充放電回路６からは図３
（ｅ）に示されるような信号（ｅ）が出力される。上述
したように、信号（ａ）が電圧Ｖ１に到達する時点ｔ１
から電圧Ｖ２に到達する時点ｔ２までの信号（ｅ）の充
電時間と、信号（ａ）が電圧Ｖ２から電圧Ｖ０に到達す
る時点ｔ３までの信号（ｅ）の放電時間とは等しい。そ
して、時点ｔ３における信号（ｅ）の電圧は、電圧生成
回路７から出力される電圧Ｖ３と等しく、比較器８から
は時点ｔ３になるとハイレベルに立ち上がる信号（ｆ）
が出力される。ここで、比較器８の制御端子には信号
（ｃ）が入力される。信号（ｃ）は、時点ｔ２において
ハイレベルからロウレベルに立ち下がるので、比較器８
は時点ｔ２以降に動作状態になる。これは、時点ｔ２以
前の充電期間中に比較器８が動作状態にあると、ゼロク
ロスポイントに到達していないにもかかわらず、信号
（ｅ）が電圧Ｖ３に到達すると比較器８の出力信号
（ｆ）がハイレベルに立ち上がることになるので、これ
を防ぐために比較器８の非動作／動作状態を切り換えて
いるのである。
路５に入力され、電圧が相違する期間、即ち、信号
（ａ）が電圧Ｖ１から電圧Ｖ２にある間（時点ｔ１から
ｔ２にある間）、ハイレベルになる信号（ｄ）が出力さ
れる。このような信号（ｄ）が充放電回路６に入力され
ると、時点ｔ１から充電が開始され、時点ｔ２から放電
が開始される。これにより、充放電回路６からは図３
（ｅ）に示されるような信号（ｅ）が出力される。上述
したように、信号（ａ）が電圧Ｖ１に到達する時点ｔ１
から電圧Ｖ２に到達する時点ｔ２までの信号（ｅ）の充
電時間と、信号（ａ）が電圧Ｖ２から電圧Ｖ０に到達す
る時点ｔ３までの信号（ｅ）の放電時間とは等しい。そ
して、時点ｔ３における信号（ｅ）の電圧は、電圧生成
回路７から出力される電圧Ｖ３と等しく、比較器８から
は時点ｔ３になるとハイレベルに立ち上がる信号（ｆ）
が出力される。ここで、比較器８の制御端子には信号
（ｃ）が入力される。信号（ｃ）は、時点ｔ２において
ハイレベルからロウレベルに立ち下がるので、比較器８
は時点ｔ２以降に動作状態になる。これは、時点ｔ２以
前の充電期間中に比較器８が動作状態にあると、ゼロク
ロスポイントに到達していないにもかかわらず、信号
（ｅ）が電圧Ｖ３に到達すると比較器８の出力信号
（ｆ）がハイレベルに立ち上がることになるので、これ
を防ぐために比較器８の非動作／動作状態を切り換えて
いるのである。
【００２４】１ショットパルス発生回路９は、この信号
（ｆ）を入力されると、時点ｔ３でロウレベルから立ち
上がり、ディレイ回路９ａの遅延時間分のパルス幅を有
するパルス状のゼロクロス検出信号を出力する。
（ｆ）を入力されると、時点ｔ３でロウレベルから立ち
上がり、ディレイ回路９ａの遅延時間分のパルス幅を有
するパルス状のゼロクロス検出信号を出力する。
【００２５】このように、本実施の形態によれば、オー
ディオ入力信号が基準電圧Ｖ０よりも高い電圧から降下
していき基準電圧Ｖ０に到達した場合、遅延を生ずるこ
となくゼロクロスポイントにおいて立ち上がるゼロクロ
ス検出信号を発生することができる。さらに、オーディ
オ入力信号の電圧や周波数に影響されることなく遅延の
ないゼロクロス検出が可能である。
ディオ入力信号が基準電圧Ｖ０よりも高い電圧から降下
していき基準電圧Ｖ０に到達した場合、遅延を生ずるこ
となくゼロクロスポイントにおいて立ち上がるゼロクロ
ス検出信号を発生することができる。さらに、オーディ
オ入力信号の電圧や周波数に影響されることなく遅延の
ないゼロクロス検出が可能である。
【００２６】次に、オーディオ入力信号が基準電圧Ｖ０
よりも低い電圧から上昇していき、基準電圧Ｖ０に到達
したときのゼロクロスポイントを検出する動作につい
て、各信号のタイムチャートを示した図４を用いて説明
する。
よりも低い電圧から上昇していき、基準電圧Ｖ０に到達
したときのゼロクロスポイントを検出する動作につい
て、各信号のタイムチャートを示した図４を用いて説明
する。
【００２７】この場合、電圧生成回路２は抵抗２ａと抵
抗２ｂとの接続ノードから電圧Ｖ２を発生し、抵抗２ｂ
と抵抗２ｃとの接続ノードから電圧Ｖ１を発生する。電
圧Ｖ１及びＶ２は、基準電圧Ｖ０近辺であって電圧Ｖ０
より低く、｜Ｖ１−Ｖ０｜＞｜Ｖ２−Ｖ０｜かつ｜Ｖ１
−Ｖ２｜＝｜Ｖ２−Ｖ０｜という関係にある。
抗２ｂとの接続ノードから電圧Ｖ２を発生し、抵抗２ｂ
と抵抗２ｃとの接続ノードから電圧Ｖ１を発生する。電
圧Ｖ１及びＶ２は、基準電圧Ｖ０近辺であって電圧Ｖ０
より低く、｜Ｖ１−Ｖ０｜＞｜Ｖ２−Ｖ０｜かつ｜Ｖ１
−Ｖ２｜＝｜Ｖ２−Ｖ０｜という関係にある。
【００２８】図４（ａ）に示された電圧増幅器１の出力
信号（ａ）において、基準電圧Ｖ０とゼロクロスする付
近の期間Ｔ１を図４（ｂ）に拡大して示す。信号（ａ）
が徐々に上昇していき、時点ｔ１において電圧Ｖ１に到
達すると、比較器３からの出力信号（ｂ）はロウレベル
からハイレベルに変化する。さらに、信号（ａ）が時点
ｔ２において電圧Ｖ２まで上昇すると、比較器４の出力
信号（ｃ）はロウレベルからハイレベルに変化する。
信号（ａ）において、基準電圧Ｖ０とゼロクロスする付
近の期間Ｔ１を図４（ｂ）に拡大して示す。信号（ａ）
が徐々に上昇していき、時点ｔ１において電圧Ｖ１に到
達すると、比較器３からの出力信号（ｂ）はロウレベル
からハイレベルに変化する。さらに、信号（ａ）が時点
ｔ２において電圧Ｖ２まで上昇すると、比較器４の出力
信号（ｃ）はロウレベルからハイレベルに変化する。
【００２９】この信号（ｂ）及び（ｃ）がＥＸ−ＯＲ回
路５に入力され、時点ｔ１から時点ｔ２の間ハイレベル
になる信号（ｄ）が出力される。この信号（ｄ）が充放
電回路６に入力されると、時点ｔ１から充電が開始さ
れ、時点ｔ２から放電が開始される。充放電回路６から
は図４（ｂ）に示されるような信号（ｅ）が出力され
る。上述したように、充電期間と放電期間とは等しく、
また時点ｔ３における信号（ｅ）の電圧は電圧生成回路
７から出力される電圧Ｖ３と等しい。比較器８からは、
時点ｔ３になるとハイレベルに立ち上がる信号（ｆ）が
出力される。
路５に入力され、時点ｔ１から時点ｔ２の間ハイレベル
になる信号（ｄ）が出力される。この信号（ｄ）が充放
電回路６に入力されると、時点ｔ１から充電が開始さ
れ、時点ｔ２から放電が開始される。充放電回路６から
は図４（ｂ）に示されるような信号（ｅ）が出力され
る。上述したように、充電期間と放電期間とは等しく、
また時点ｔ３における信号（ｅ）の電圧は電圧生成回路
７から出力される電圧Ｖ３と等しい。比較器８からは、
時点ｔ３になるとハイレベルに立ち上がる信号（ｆ）が
出力される。
【００３０】比較器９は、この信号（ｆ）を入力される
と、時点ｔ３でロウレベルから立ち上がるパルス状のゼ
ロクロス検出信号を出力する。
と、時点ｔ３でロウレベルから立ち上がるパルス状のゼ
ロクロス検出信号を出力する。
【００３１】このように、オーディオ入力信号が基準電
圧Ｖ０よりも低い電圧から上昇して電圧Ｖ０にゼロクロ
スする場合にも、本実施の形態によれば、遅延を生ずる
ことなくゼロクロス検出信号を発生することができる。
圧Ｖ０よりも低い電圧から上昇して電圧Ｖ０にゼロクロ
スする場合にも、本実施の形態によれば、遅延を生ずる
ことなくゼロクロス検出信号を発生することができる。
【００３２】上述した実施の形態は一例であり、本発明
を限定するものではない。図１、図２に示された回路構
成は一例で、種々の変形が可能である。例えばこの回路
構成では、１ショットパルス発生回路９を用いてパルス
状のゼロクロス検出信号を生成している。しかし、用途
によってはゼロクロス検出信号がパルス状である必要は
なく、比較器８の出力信号（ｆ）のように、ゼロクロス
ポイントでレベルが変化すればよい場合もあるので、必
ずしも１ショットパルス発生回路は必要ではない。ま
た、本実施の形態ではゼロクロス検出信号のレベルがロ
ウレベルからハイレベルに変化するが、逆に変化するよ
うに構成してもよい。
を限定するものではない。図１、図２に示された回路構
成は一例で、種々の変形が可能である。例えばこの回路
構成では、１ショットパルス発生回路９を用いてパルス
状のゼロクロス検出信号を生成している。しかし、用途
によってはゼロクロス検出信号がパルス状である必要は
なく、比較器８の出力信号（ｆ）のように、ゼロクロス
ポイントでレベルが変化すればよい場合もあるので、必
ずしも１ショットパルス発生回路は必要ではない。ま
た、本実施の形態ではゼロクロス検出信号のレベルがロ
ウレベルからハイレベルに変化するが、逆に変化するよ
うに構成してもよい。
【００３３】
【発明の効果】以上説明したように、本発明のゼロクロ
ス検出回路は、基準電圧近辺に、第１の電圧から第２の
電圧までの差と第２の電圧から基準電圧までの差が等し
くなるような第１、第２の電圧を設定し、入力信号が第
１の電圧に到達すると充放電回路が充電を開始し、第２
の電圧に到達してから基準電圧に到達するまでの間放電
する動作を行い、充電期間と放電期間との長さが等しく
なることから入力電圧が基準電圧とクロスするポイント
を検出するものであり、遅延のないゼロクロス検出信号
を出力することが可能である。
ス検出回路は、基準電圧近辺に、第１の電圧から第２の
電圧までの差と第２の電圧から基準電圧までの差が等し
くなるような第１、第２の電圧を設定し、入力信号が第
１の電圧に到達すると充放電回路が充電を開始し、第２
の電圧に到達してから基準電圧に到達するまでの間放電
する動作を行い、充電期間と放電期間との長さが等しく
なることから入力電圧が基準電圧とクロスするポイント
を検出するものであり、遅延のないゼロクロス検出信号
を出力することが可能である。
【図１】本発明の一実施の形態によるゼロクロス検出回
路の構成を示した回路図。
路の構成を示した回路図。
【図２】同ゼロクロス検出回路をより具体化した回路構
成の一例を示した回路図。
成の一例を示した回路図。
【図３】同ゼロクロス検出回路においてオーディオ入力
信号が基準電圧より高い電圧から降下してゼロクロスす
る場合の各信号の波形を示したタイムチャート。
信号が基準電圧より高い電圧から降下してゼロクロスす
る場合の各信号の波形を示したタイムチャート。
【図４】同ゼロクロス検出回路においてオーディオ入力
信号が基準電圧より低い電圧から上昇してゼロクロスす
る場合の各信号の波形を示したタイムチャート。
信号が基準電圧より低い電圧から上昇してゼロクロスす
る場合の各信号の波形を示したタイムチャート。
【図５】従来のゼロクロス検出回路の構成を示した回路
図。
図。
【図６】同ゼロクロス検出回路においてオーディオ入力
信号が基準電圧にゼロクロスする場合の各信号の波形を
示したタイムチャート。
信号が基準電圧にゼロクロスする場合の各信号の波形を
示したタイムチャート。
１ 電圧増幅器 ２、７ 電圧生成回路 ２ａ、２ｂ、２ｃ、６ａ、７ａ、７ｂ 抵抗 ３、４、８ 電圧比較器 ５、９ｂ ＥＸ−ＯＲ回路 ６ 充放電回路 ６ｂ、１０ 容量 ９ パルス発生回路 Ｖ０基準電圧
Claims (5)
- 【請求項１】基準電圧と入力信号とを与えられ、前記入
力信号が前記基準電圧と交差したことを検出するゼロク
ロス検出回路において、 前記入力信号を入力されて増幅し出力する電圧増幅器
と、 前記基準電圧に対して、第１の電圧と前記基準電圧との
差の絶対値が第２の電圧と前記基準電圧との差の絶対値
より大きく、かつ前記第１の電圧と前記第２の電圧との
差の絶対値と前記第２の電圧と前記基準電圧との差の絶
対値とが等しい関係にある、前記第１、第２の電圧を生
成する第１の電圧生成回路と、 前記電圧増幅器から出力された信号と前記第１の電圧と
を比較して第１の比較信号を出力し、前記電圧増幅器か
ら出力された信号と前記第２の電圧とを比較して第２の
比較信号を出力する第１の電圧比較器と、 前記第１、第２の比較結果信号を与えられ、値が相違す
る第１の期間を検出して検出信号を出力する論理回路
と、 前記検出信号を与えられ、前記第１の期間充電し、その
後放電して充放電信号を出力する充放電回路と、 前記第１の期間終了時から前記第１の期間と同じ期間経
過した時における前記充放電信号の電圧と等しい第３の
電圧を生成する第２の電圧生成回路と、 前記充放電信号と前記第３の電圧とを与えられて比較
し、前記充放電信号が前記第１の期間経過後に前記第３
の電圧と等しくなるとゼロクロス検出信号を出力する第
２の電圧比較器と、 を備えることを特徴とするゼロクロス検出回路。 - 【請求項２】前記ゼロクロス検出信号を与えられ、この
ゼロクロス検出信号をトリガーとする１つのパルス信号
を出力する１ショットパルス発生回路をさらに備えるこ
とを特徴とする請求項１記載のゼロクロス検出回路。 - 【請求項３】前記第１の電圧生成回路は、前記信号が前
記基準電圧よりも高い電圧から前記基準電圧と交差する
ときは、前記基準電圧より前記第１及び第２の電圧は共
に高く、前記第１の電圧は前記第２の電圧より高い関係
にあり、前記信号が前記基準電圧よりも低い電圧から前
記基準電圧と交差するときは、前記基準電圧より前記第
１及び第２の電圧は共に低く、前記第１の電圧は前記第
２の電圧より低い関係にあるように、前記第１、第２の
電圧を生成することを特徴とする請求項１又は２記載の
ゼロクロス検出回路。 - 【請求項４】前記第１の電圧生成回路は、電源端子から
接地端子へ向かって順に直列に接続された第１、第２、
第３の抵抗を有し、前記信号が前記基準電圧よりも高い
電圧から前記基準電圧と交差するときは前記第１の抵抗
と前記第２の抵抗との接続ノードから前記第１の電圧を
生成し前記第２の抵抗と前記第３の抵抗との接続ノード
から前記第２の電圧を生成し、前記信号が前記基準電圧
よりも低い電圧から前記基準電圧と交差するときは前記
第１の抵抗と前記第２の抵抗との接続ノードから前記第
２の電圧を生成し前記第２の抵抗と前記第３の抵抗との
接続ノードから前記第１の電圧を生成し、 前記論理回路は、前記第１の電圧比較器から出力された
前記第１、第２の比較信号を入力されて前記検出信号を
出力するＥＸ−ＯＲ回路であり、 前記充放電回路は、前記検出信号を入力される入力端子
と前記充放電信号を出力する出力端子との間に両端が接
続された抵抗と、前記出力端子と接地端子との間に両端
が接続された容量とを有することを特徴とする請求項１
乃至３記載のゼロクロス検出回路。 - 【請求項５】前記１ショットパルス発生回路は、 前記ゼロクロス検出信号を与えられて所定時間遅延して
出力する遅延回路と、 前記ゼロクロス検出信号を一方の入力端子に入力され、
前記遅延回路の出力を他方の入力端子に入力され、前記
所定時間のパルス幅を有する前記パルス信号を出力する
ＥＸ−ＯＲ回路と、 を有することを特徴とする請求項２記載のゼロクロス検
出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8339355A JPH10177044A (ja) | 1996-12-19 | 1996-12-19 | ゼロクロス検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8339355A JPH10177044A (ja) | 1996-12-19 | 1996-12-19 | ゼロクロス検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10177044A true JPH10177044A (ja) | 1998-06-30 |
Family
ID=18326685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8339355A Withdrawn JPH10177044A (ja) | 1996-12-19 | 1996-12-19 | ゼロクロス検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10177044A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001194242A (ja) * | 1999-10-15 | 2001-07-19 | Hewlett Packard Co <Hp> | 多値光パルス列分析・制御装置 |
| JP2009265105A (ja) * | 2008-04-23 | 2009-11-12 | Woongjin Coway Co Ltd | １つのパルス信号で零点及び電圧の大きさを検出する装置及び方法 |
| CN103743940A (zh) * | 2014-01-24 | 2014-04-23 | 镇江天力变压器有限公司 | 一种精准的高频除尘电源谐振电流的过零检测电路 |
| CN111366778A (zh) * | 2018-12-25 | 2020-07-03 | 施耐德电气（澳大利亚）有限公司 | 用于检测电信号的过零时刻的方法和设备、电子调节设备 |
| CN115395857A (zh) * | 2022-09-16 | 2022-11-25 | 奥豪斯仪器（常州）有限公司 | 用于电机调速的控制电路及电机调速控制电路 |
| CN115389811A (zh) * | 2021-05-25 | 2022-11-25 | 北京科益虹源光电技术有限公司 | 一种过零点检测电路 |
| CN116599500A (zh) * | 2023-07-17 | 2023-08-15 | 上海海栎创科技股份有限公司 | 一种电压增益信号检测装置和方法 |
| CN117054729A (zh) * | 2023-10-10 | 2023-11-14 | 钰泰半导体股份有限公司 | 交流电力线双向过零检测芯片、电路及方法 |
| WO2024131485A1 (zh) * | 2022-12-23 | 2024-06-27 | 广州金升阳科技有限公司 | 一种信号过零检测电路及开关电源 |
-
1996
- 1996-12-19 JP JP8339355A patent/JPH10177044A/ja not_active Withdrawn
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001194242A (ja) * | 1999-10-15 | 2001-07-19 | Hewlett Packard Co <Hp> | 多値光パルス列分析・制御装置 |
| JP2009265105A (ja) * | 2008-04-23 | 2009-11-12 | Woongjin Coway Co Ltd | １つのパルス信号で零点及び電圧の大きさを検出する装置及び方法 |
| US8058852B2 (en) | 2008-04-23 | 2011-11-15 | Woongjin Coway Co., Ltd. | Device and method for detecting zero crossing and voltage amplitude from single pulse signal |
| CN103743940A (zh) * | 2014-01-24 | 2014-04-23 | 镇江天力变压器有限公司 | 一种精准的高频除尘电源谐振电流的过零检测电路 |
| CN111366778A (zh) * | 2018-12-25 | 2020-07-03 | 施耐德电气（澳大利亚）有限公司 | 用于检测电信号的过零时刻的方法和设备、电子调节设备 |
| CN111366778B (zh) * | 2018-12-25 | 2022-12-27 | 施耐德电气（澳大利亚）有限公司 | 用于检测电信号的过零时刻的方法和设备、电子调节设备 |
| CN115389811A (zh) * | 2021-05-25 | 2022-11-25 | 北京科益虹源光电技术有限公司 | 一种过零点检测电路 |
| CN115395857A (zh) * | 2022-09-16 | 2022-11-25 | 奥豪斯仪器（常州）有限公司 | 用于电机调速的控制电路及电机调速控制电路 |
| CN115395857B (zh) * | 2022-09-16 | 2024-04-05 | 奥豪斯仪器（常州）有限公司 | 用于电机调速的控制电路及电机调速控制电路 |
| WO2024131485A1 (zh) * | 2022-12-23 | 2024-06-27 | 广州金升阳科技有限公司 | 一种信号过零检测电路及开关电源 |
| CN116599500A (zh) * | 2023-07-17 | 2023-08-15 | 上海海栎创科技股份有限公司 | 一种电压增益信号检测装置和方法 |
| CN116599500B (zh) * | 2023-07-17 | 2023-11-03 | 上海海栎创科技股份有限公司 | 一种电压增益信号检测装置和方法 |
| CN117054729A (zh) * | 2023-10-10 | 2023-11-14 | 钰泰半导体股份有限公司 | 交流电力线双向过零检测芯片、电路及方法 |
| CN117054729B (zh) * | 2023-10-10 | 2023-12-22 | 钰泰半导体股份有限公司 | 交流电力线双向过零检测芯片、电路及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6181178B1 (en) | Systems and methods for correcting duty cycle deviations in clock and data signals | |
| KR100304295B1 (ko) | 전원전압검출장치 | |
| KR0139981B1 (ko) | 일정한 문턱전압을 갖는 히스테리시스 시스템 | |
| JPH10177044A (ja) | ゼロクロス検出回路 | |
| US6414517B1 (en) | Input buffer circuits with input signal boost capability and methods of operation thereof | |
| US6081137A (en) | Frequency detecting circuit | |
| EP1386173B1 (en) | Capacitance measuring circuit | |
| US6549081B1 (en) | Integrator/ comparator control of ring oscillator frequency and duty cycle | |
| US10404227B1 (en) | Quaternary/ternary modulation selecting circuit and associated method | |
| US7391242B1 (en) | Sawtooth waveform generator | |
| EP0582289B1 (en) | Transistor circuit for holding peak/bottom level of signal | |
| JPH11134623A (ja) | ヘッドショート検出回路 | |
| US6617890B1 (en) | Measuring power supply stability | |
| JP2850618B2 (ja) | リセット制御回路 | |
| KR100314165B1 (ko) | 펄스 발생 장치 | |
| JP2930018B2 (ja) | 電圧変換回路 | |
| JP2000241565A (ja) | タイマ回路 | |
| JP2585231B2 (ja) | ゼロクロス検出回路 | |
| JPH10311856A (ja) | パルス幅検出装置および方法 | |
| CN116599500B (zh) | 一种电压增益信号检测装置和方法 | |
| KR0120585B1 (ko) | 스탠더드/롱 플레이(sp/lp) 판별회로 | |
| JP3220995B2 (ja) | Ｉｃ回路の入力インピーダンス測定回路 | |
| KR0180464B1 (ko) | 인덱스 펄스 발생회로 | |
| JP3160185B2 (ja) | コンパレータ回路のヒステリシス検査方法 | |
| JP2000227448A (ja) | Ｄｃ測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040302 |