JPH10177656A - テクスチャマップ上の複数画素を混合する方法及び、これを用いた複数画素混合回路と画像処理装置 - Google Patents
テクスチャマップ上の複数画素を混合する方法及び、これを用いた複数画素混合回路と画像処理装置Info
- Publication number
- JPH10177656A JPH10177656A JP8336823A JP33682396A JPH10177656A JP H10177656 A JPH10177656 A JP H10177656A JP 8336823 A JP8336823 A JP 8336823A JP 33682396 A JP33682396 A JP 33682396A JP H10177656 A JPH10177656 A JP H10177656A
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- pixel
- transparent
- texture
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—Two-dimensional [2D] image generation
- G06T11/10—Texturing; Colouring; Generation of textures or colours
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】
【課題】テクスチャマップ上の透明である画素の色を混
合しない回路構成であって、構成が簡易な複数画素混合
方法及び回路を提供する。 【解決手段】ポリゴンを構成する画素に対応するテクス
チャマップ上の複数画素を混合して、該ポリゴンを構成
する画素に貼り付けるテクスチャデータを求める複数画
素混合方法において、該テクスチャマップ上の複数画素
の中に透明画素があるか否かを判断し、透明画素がない
場合は、該テクスチャマップ上の複数画素を該ポリゴン
を構成する画素が対応する割合に応じて混合し、該テク
スチャマップ上の複数画素の一部が透明画素である場合
は、該透明画素を他の隣接する画素で置き換え、更に、
該テクスチャマップ上の複数画素の全てが透明画素であ
る場合は、該テクスチャマップ上の複数画素を無視する
ようにしたことを特徴とするテクスチャマップ上の複数
画素を混合する。
合しない回路構成であって、構成が簡易な複数画素混合
方法及び回路を提供する。 【解決手段】ポリゴンを構成する画素に対応するテクス
チャマップ上の複数画素を混合して、該ポリゴンを構成
する画素に貼り付けるテクスチャデータを求める複数画
素混合方法において、該テクスチャマップ上の複数画素
の中に透明画素があるか否かを判断し、透明画素がない
場合は、該テクスチャマップ上の複数画素を該ポリゴン
を構成する画素が対応する割合に応じて混合し、該テク
スチャマップ上の複数画素の一部が透明画素である場合
は、該透明画素を他の隣接する画素で置き換え、更に、
該テクスチャマップ上の複数画素の全てが透明画素であ
る場合は、該テクスチャマップ上の複数画素を無視する
ようにしたことを特徴とするテクスチャマップ上の複数
画素を混合する。
Description
【０００１】
【発明の属する技術分野】本発明は、テクスチャマップ
上の複数画素を混合する方法及び、これを用いた複数画
素混合回路と画像処理装置に関する。
上の複数画素を混合する方法及び、これを用いた複数画
素混合回路と画像処理装置に関する。
【０００２】
【従来の技術】近年、コンピュータグラフィック技術を
用い、仮想３次元空間内に配置された物体を複数のポリ
ゴンで画像表示する画像処理装置が普及している。更
に、表示される物体をより現実に近いものとすべく研究
開発が進められている。
用い、仮想３次元空間内に配置された物体を複数のポリ
ゴンで画像表示する画像処理装置が普及している。更
に、表示される物体をより現実に近いものとすべく研究
開発が進められている。
【０００３】かかるコンピュータグラフィック技術にお
いて、表示される物体の表面の細部はテクスチャと呼ば
れる。該当ポリゴンを構成するポリゴンの画素（ピクセ
ル）毎にテクスチャデータをテクスチャマップから読み
出し貼り付けることにより、物体の表面に色肌、材質感
等が形成される。
いて、表示される物体の表面の細部はテクスチャと呼ば
れる。該当ポリゴンを構成するポリゴンの画素（ピクセ
ル）毎にテクスチャデータをテクスチャマップから読み
出し貼り付けることにより、物体の表面に色肌、材質感
等が形成される。
【０００４】図８、図９は、かかるテクスチャデータの
貼り付けを説明する図である。即ち、図８は、ＣＲＴデ
ィスプレー等の表示装置に表示するために、二次元座標
平面に展開され、フレームバッファに格納されたポリゴ
ンの一例である。
貼り付けを説明する図である。即ち、図８は、ＣＲＴデ
ィスプレー等の表示装置に表示するために、二次元座標
平面に展開され、フレームバッファに格納されたポリゴ
ンの一例である。
【０００５】図示されるかかるポリゴンＰは、３頂点
Ａ、Ｂ、Ｃを有し、それぞれの頂点は貼り付けられるテ
クスチャデータを格納するテクスチャマップ上のＸ、Ｙ
２軸の座標を頂点データとして有する。
Ａ、Ｂ、Ｃを有し、それぞれの頂点は貼り付けられるテ
クスチャデータを格納するテクスチャマップ上のＸ、Ｙ
２軸の座標を頂点データとして有する。
【０００６】例えば、頂点Ａの画素に貼り付けられるテ
クスチャデータの格納位置として、図５に示されるよう
に図９のテクスチャマップ上の座標データ（Ｔx0，
Ｔy0）を有する。同様に、頂点Ｂは座標データ（Ｔx1，
Ｔy1）を有し、頂点Ｃは座標データ（Ｔx2，Ｔy2）を有
する。
クスチャデータの格納位置として、図５に示されるよう
に図９のテクスチャマップ上の座標データ（Ｔx0，
Ｔy0）を有する。同様に、頂点Ｂは座標データ（Ｔx1，
Ｔy1）を有し、頂点Ｃは座標データ（Ｔx2，Ｔy2）を有
する。
【０００７】更に、例えば頂点Ａと頂点Ｂの稜線上の点
Ｄの画素に対しては、頂点Ａの座標データ（Ｔx0，
Ｔy0）と頂点Ｂの座標データ（Ｔx1，Ｔy1）を線型もし
くはパースペクティブ補間をして、図６に示されるよう
に、テクスチャマップ上の座標Ｄのデータ（Ｔxi，
Ｔyi）が求められる。
Ｄの画素に対しては、頂点Ａの座標データ（Ｔx0，
Ｔy0）と頂点Ｂの座標データ（Ｔx1，Ｔy1）を線型もし
くはパースペクティブ補間をして、図６に示されるよう
に、テクスチャマップ上の座標Ｄのデータ（Ｔxi，
Ｔyi）が求められる。
【０００８】ポリゴンＰを構成する他の全ての画素に対
しても、同様に線型もしくはパースペクティブ補間によ
りテクスチャマップ上の座標データが求められる。
しても、同様に線型もしくはパースペクティブ補間によ
りテクスチャマップ上の座標データが求められる。
【０００９】一方、テクスチャマップは、物体のテクス
チャ種類毎に例えば、物体が岩であれば岩肌を表現する
データ、木材であれば木肌等を表現するデータがマップ
状に展開され、メモリ装置に格納される。即ち、一つの
岩における岩肌、一本の樹の木肌等は、１つのデータで
定義できるようには均一ではなく、また連続性を持って
変化する。
チャ種類毎に例えば、物体が岩であれば岩肌を表現する
データ、木材であれば木肌等を表現するデータがマップ
状に展開され、メモリ装置に格納される。即ち、一つの
岩における岩肌、一本の樹の木肌等は、１つのデータで
定義できるようには均一ではなく、また連続性を持って
変化する。
【００１０】従って、テクスチャマップは、岩肌、木肌
等のテクスチャをＸ、Ｙ２軸座標平面に展開したもので
あり、Ｘ、Ｙ２軸座標位置を特定することにより、対応
する特定位置の岩肌、木肌等のテクスチャが求められ
る。
等のテクスチャをＸ、Ｙ２軸座標平面に展開したもので
あり、Ｘ、Ｙ２軸座標位置を特定することにより、対応
する特定位置の岩肌、木肌等のテクスチャが求められ
る。
【００１１】ここで、図１０に示されるテクスチャマッ
プの２軸平面とポリゴンの一画素との関係を考察する。
図１０において、太線で囲われた領域７０は、ポリゴン
を構成する１画素に対応してテクスチャマップの座標を
指定した範囲である。領域７１〜７４は、テクスチャマ
ップ上の複数の画素である。従って、この領域７０に対
し、テクスチャマップから読み出されるテクスチャデー
タに基づきテクスチャが該当の画素に貼り付けられる。
プの２軸平面とポリゴンの一画素との関係を考察する。
図１０において、太線で囲われた領域７０は、ポリゴン
を構成する１画素に対応してテクスチャマップの座標を
指定した範囲である。領域７１〜７４は、テクスチャマ
ップ上の複数の画素である。従って、この領域７０に対
し、テクスチャマップから読み出されるテクスチャデー
タに基づきテクスチャが該当の画素に貼り付けられる。
【００１２】しかし、上記のようにポリゴンを構成する
１画素とテクスチャマップの画素とは必ずしも対応せ
ず、ポリゴンを構成する１画素で指定される領域７０
は、テクスチャマップの隣接する複数の画素に跨る。図
１０の例では、領域７０は、テクスチャマップの隣接す
る４つの画素７１〜７４に跨って重なる。
１画素とテクスチャマップの画素とは必ずしも対応せ
ず、ポリゴンを構成する１画素で指定される領域７０
は、テクスチャマップの隣接する複数の画素に跨る。図
１０の例では、領域７０は、テクスチャマップの隣接す
る４つの画素７１〜７４に跨って重なる。
【００１３】このために、領域７０に対応するポリゴン
を構成する１画素に対するテクスチャは、隣接する４つ
の画素７１〜７４のデータを領域７０の重なる面積に応
じて混合して、対応するテクスチャデータを求めること
が行われる。
を構成する１画素に対するテクスチャは、隣接する４つ
の画素７１〜７４のデータを領域７０の重なる面積に応
じて混合して、対応するテクスチャデータを求めること
が行われる。
【００１４】しかし、ポリゴンの中には、一部に穴の開
いた部分を表現するものがある。この開いた部分に対応
するテクスチャデータは透明色となる。従って、かかる
場合は、ポリゴンに対しテクスチャを貼り付ける際に混
合されるテクスチャマップ上の当該ポリゴンに対応する
複数の画素の中に、透明であるテクスチャ画素が存在す
ることになる。
いた部分を表現するものがある。この開いた部分に対応
するテクスチャデータは透明色となる。従って、かかる
場合は、ポリゴンに対しテクスチャを貼り付ける際に混
合されるテクスチャマップ上の当該ポリゴンに対応する
複数の画素の中に、透明であるテクスチャ画素が存在す
ることになる。
【００１５】かかる場合は、混合に際し留意が必要であ
る。なぜならば、透明色を隣接する画素に混合する場合
は、色合いが異質になる恐れがあるからである。
る。なぜならば、透明色を隣接する画素に混合する場合
は、色合いが異質になる恐れがあるからである。
【００１６】ここで上記したように、面積に応じて複数
画素のテクスチャデータを混合する場合、図１０でのテ
クスチャの画素７１〜７４の色をそれぞれ color0、 col
or1、color2、 color3 とし、更に color1 が透明である
とする時、関係する面積に応じた寄与分から正規化した
想定される計算式として数１または数２のように表わさ
れる。
画素のテクスチャデータを混合する場合、図１０でのテ
クスチャの画素７１〜７４の色をそれぞれ color0、 col
or1、color2、 color3 とし、更に color1 が透明である
とする時、関係する面積に応じた寄与分から正規化した
想定される計算式として数１または数２のように表わさ
れる。
【００１７】
【数１】
【００１８】または、
【００１９】
【数２】color=color0(1-x)(1-y)+color1x(1-y)+color2
(1-x)y+color3xy 即ち、数１では透明である color1 の画素７２のデータ
を除外して計算する。一方、数２は、透明である color
1 の画素７２のデータも含めて計算している。
(1-x)y+color3xy 即ち、数１では透明である color1 の画素７２のデータ
を除外して計算する。一方、数２は、透明である color
1 の画素７２のデータも含めて計算している。
【００２０】
【発明が解決しようとする課題】上記数１、数２のいず
れの計算方法においても問題がある。前者の場合は透明
である画素の色は、無視することが出来る。しかし、除
算を行うために回路構成が複雑となる。
れの計算方法においても問題がある。前者の場合は透明
である画素の色は、無視することが出来る。しかし、除
算を行うために回路構成が複雑となる。
【００２１】一方、後者の場合は、除算を行うための回
路構成は必要でなくなるが、透明であるはずの画素７２
の色が混合されてしまう。この場合、透明な画素７２に
もテクスチャマップ上の隣接の画素の色と整合性を与え
る色を与えておくことが必要となり、データ処理上煩雑
となる。
路構成は必要でなくなるが、透明であるはずの画素７２
の色が混合されてしまう。この場合、透明な画素７２に
もテクスチャマップ上の隣接の画素の色と整合性を与え
る色を与えておくことが必要となり、データ処理上煩雑
となる。
【００２２】したがって、本発明の目的は、かかる問題
を解決するために、テクスチャマップ上の透明である画
素の色を混合しない回路構成であって、構成が簡易な複
数画素混合方法及び回路を提供することにある。
を解決するために、テクスチャマップ上の透明である画
素の色を混合しない回路構成であって、構成が簡易な複
数画素混合方法及び回路を提供することにある。
【００２３】更に本発明の目的は、上記の本発明に従う
複数画素混合方法及び回路を用いた画像処理装置を提供
することにある。
複数画素混合方法及び回路を用いた画像処理装置を提供
することにある。
【００２４】
【課題を解決するための手段】上記の本発明の課題を達
成する複数画素混合方法の第１の構成は、ポリゴンを構
成する画素に対応するテクスチャマップ上の複数画素を
混合して、該ポリゴンを構成する画素に貼り付けるテク
スチャデータを求める複数画素混合方法において、該テ
クスチャマップ上の複数画素の中に透明画素があるか否
かを判断し、透明画素がない場合は、該テクスチャマッ
プ上の複数画素を該ポリゴンを構成する画素が対応する
割合に応じて混合し、該テクスチャマップ上の複数画素
の一部が透明画素である場合は、該透明画素を他の隣接
する透明でない画素で置き換え、更に、該テクスチャマ
ップ上の複数画素の全てが透明画素である場合は、該テ
クスチャマップ上の複数画素を無視するようにする。
成する複数画素混合方法の第１の構成は、ポリゴンを構
成する画素に対応するテクスチャマップ上の複数画素を
混合して、該ポリゴンを構成する画素に貼り付けるテク
スチャデータを求める複数画素混合方法において、該テ
クスチャマップ上の複数画素の中に透明画素があるか否
かを判断し、透明画素がない場合は、該テクスチャマッ
プ上の複数画素を該ポリゴンを構成する画素が対応する
割合に応じて混合し、該テクスチャマップ上の複数画素
の一部が透明画素である場合は、該透明画素を他の隣接
する透明でない画素で置き換え、更に、該テクスチャマ
ップ上の複数画素の全てが透明画素である場合は、該テ
クスチャマップ上の複数画素を無視するようにする。
【００２５】更に、本発明に従う複数画素混合方法の第
２の構成は、ポリゴンを構成する画素に対応するテクス
チャマップ上の複数画素を混合して、該ポリゴンを構成
する画素に貼り付けるテクスチャデータを求める複数画
素混合方法において、該テクスチャマップ上の一の行ア
ドレス方向に隣接する第１の複数画素に透明画素がある
か否かを判断し、該一の行アドレス方向に隣接する第１
の複数画素に透明画素がない場合は、該第１の複数画素
を該ポリゴンを構成する画素が対応する割合に応じて混
合し、該一の行アドレス方向に隣接する第１の複数画素
の一部の画素が透明画素である場合は、該透明画素を隣
接する透明でない画素で置き換え、該一の行アドレス方
向に隣接する第１の複数画素の全てが透明画素である場
合は、該複数画素を無視する第１の工程と、該テクスチ
ャマップ上の該一の行に隣接する行アドレス方向に隣接
する第２の複数画素に透明画素があるか否かを判断し、
該一の行に隣接する行アドレス方向に隣接する第２の複
数画素に透明画素がない場合は、該第２の複数画素を該
ポリゴンを構成する画素が対応する割合に応じて混合
し、該一の行に隣接する行アドレス方向に隣接する第２
の複数画素の一部の画素が透明画素である場合は、該透
明画素を隣接する透明でない画素で置き換え、該一の行
に隣接する行アドレス方向に隣接する第２の複数画素の
全てが透明画素である場合は、該第２の複数画素を無視
する第２の工程と、該第１の工程により得られる第１の
テクスチャ画素データと該第２の工程により得られる第
２のテクスチャ画素データを比較し、該第１、第２のテ
クスチャ画素データのいずれも透明でない場合は、該第
１、第２のテクスチャ画素データを該ポリゴンを構成す
る画素が対応する割合に応じて混合し、該第１、第２の
テクスチャ画素データのいずれかが透明である場合は、
透明であるテクスチャ画素データを他方の透明でないテ
クスチャ画素データで置き換え、いずれも透明である場
合は、該第１及び第２のテクスチャ画素データを無視す
る第３の工程を有する。
２の構成は、ポリゴンを構成する画素に対応するテクス
チャマップ上の複数画素を混合して、該ポリゴンを構成
する画素に貼り付けるテクスチャデータを求める複数画
素混合方法において、該テクスチャマップ上の一の行ア
ドレス方向に隣接する第１の複数画素に透明画素がある
か否かを判断し、該一の行アドレス方向に隣接する第１
の複数画素に透明画素がない場合は、該第１の複数画素
を該ポリゴンを構成する画素が対応する割合に応じて混
合し、該一の行アドレス方向に隣接する第１の複数画素
の一部の画素が透明画素である場合は、該透明画素を隣
接する透明でない画素で置き換え、該一の行アドレス方
向に隣接する第１の複数画素の全てが透明画素である場
合は、該複数画素を無視する第１の工程と、該テクスチ
ャマップ上の該一の行に隣接する行アドレス方向に隣接
する第２の複数画素に透明画素があるか否かを判断し、
該一の行に隣接する行アドレス方向に隣接する第２の複
数画素に透明画素がない場合は、該第２の複数画素を該
ポリゴンを構成する画素が対応する割合に応じて混合
し、該一の行に隣接する行アドレス方向に隣接する第２
の複数画素の一部の画素が透明画素である場合は、該透
明画素を隣接する透明でない画素で置き換え、該一の行
に隣接する行アドレス方向に隣接する第２の複数画素の
全てが透明画素である場合は、該第２の複数画素を無視
する第２の工程と、該第１の工程により得られる第１の
テクスチャ画素データと該第２の工程により得られる第
２のテクスチャ画素データを比較し、該第１、第２のテ
クスチャ画素データのいずれも透明でない場合は、該第
１、第２のテクスチャ画素データを該ポリゴンを構成す
る画素が対応する割合に応じて混合し、該第１、第２の
テクスチャ画素データのいずれかが透明である場合は、
透明であるテクスチャ画素データを他方の透明でないテ
クスチャ画素データで置き換え、いずれも透明である場
合は、該第１及び第２のテクスチャ画素データを無視す
る第３の工程を有する。
【００２６】また、本発明に従う複数画素混合回路の第
１の構成は、ポリゴンを構成する画素に対応するテクス
チャマップ上の複数画素を混合して、該ポリゴンを構成
する画素に貼り付けるテクスチャデータを求める複数画
素混合回路において、テクスチャマップ上の隣接する複
数画素を、該ポリゴンを構成する画素が対応する割合に
応じて混合する補間演算回路と、該補間演算回路の出力
及び、該隣接する複数画素と、該複数画素のそれぞれが
透明であるか否かを示すフラグを選択信号として入力
し、該選択信号により、該複数画素のいずれもが透明で
ない場合は、該補間演算回路の出力を有効とし、該複数
画素のいずれかが透明である場合は、該複数画素の透明
で無い画素を有効とし、該複数画素のいずれもが透明で
ある場合は、出力を無効とする選択回路を有して構成さ
れる。
１の構成は、ポリゴンを構成する画素に対応するテクス
チャマップ上の複数画素を混合して、該ポリゴンを構成
する画素に貼り付けるテクスチャデータを求める複数画
素混合回路において、テクスチャマップ上の隣接する複
数画素を、該ポリゴンを構成する画素が対応する割合に
応じて混合する補間演算回路と、該補間演算回路の出力
及び、該隣接する複数画素と、該複数画素のそれぞれが
透明であるか否かを示すフラグを選択信号として入力
し、該選択信号により、該複数画素のいずれもが透明で
ない場合は、該補間演算回路の出力を有効とし、該複数
画素のいずれかが透明である場合は、該複数画素の透明
で無い画素を有効とし、該複数画素のいずれもが透明で
ある場合は、出力を無効とする選択回路を有して構成さ
れる。
【００２７】更にまた、本発明に従う複数画素混合回路
の第２の構成は、第１の複数画素混合回路の構成におい
て、更に、前記隣接する複数画素のアンド論理を出力す
るアンドゲートを有する。
の第２の構成は、第１の複数画素混合回路の構成におい
て、更に、前記隣接する複数画素のアンド論理を出力す
るアンドゲートを有する。
【００２８】更に、本発明に従う複数画素混合回路の第
３の構成は、第２の構成の複数画素混合回路を３組有
し、第１及び第２の組の複数画素混合回路の出力を、第
３の組の複数画素混合回路の前記補間演算回路の２つの
入力とする。
３の構成は、第２の構成の複数画素混合回路を３組有
し、第１及び第２の組の複数画素混合回路の出力を、第
３の組の複数画素混合回路の前記補間演算回路の２つの
入力とする。
【００２９】また、本発明に従う画像処理装置の第１の
構成は、仮想３次元空間内に配置された物体を複数のポ
リゴンで構成して画像表示する画像処理装置において、
Ｘ，Ｙ２軸で特定される複数の座標位置にテクスチャデ
ータを格納するテクスチャマップを格納するメモリ装置
と、該複数のポリゴンのそれぞれを構成するピクセル毎
に、該テクスチャマップから読み出したテクスチャデー
タを貼り付けるテクスチャ貼り付け回路を有し、該テク
スチャ貼り付け回路は、テクスチャマップ上の隣接する
複数画素を、該ポリゴンを構成する画素が対応する割合
に応じて混合する補間演算回路と、該補間演算回路の出
力及び、該隣接する複数画素と、該複数画素のそれぞれ
が透明であるか否かを示すフラグを選択信号として入力
し、該選択信号により、該複数画素のいずれもが透明で
ない場合は、該補間演算回路の出力を有効とし、該複数
画素のいずれかが透明である場合は、該複数画素の透明
で無い画素を有効とし、該複数画素のいずれもが透明で
ある場合は、出力を無効とする選択回路を備えた複数画
素混合回路を含む。
構成は、仮想３次元空間内に配置された物体を複数のポ
リゴンで構成して画像表示する画像処理装置において、
Ｘ，Ｙ２軸で特定される複数の座標位置にテクスチャデ
ータを格納するテクスチャマップを格納するメモリ装置
と、該複数のポリゴンのそれぞれを構成するピクセル毎
に、該テクスチャマップから読み出したテクスチャデー
タを貼り付けるテクスチャ貼り付け回路を有し、該テク
スチャ貼り付け回路は、テクスチャマップ上の隣接する
複数画素を、該ポリゴンを構成する画素が対応する割合
に応じて混合する補間演算回路と、該補間演算回路の出
力及び、該隣接する複数画素と、該複数画素のそれぞれ
が透明であるか否かを示すフラグを選択信号として入力
し、該選択信号により、該複数画素のいずれもが透明で
ない場合は、該補間演算回路の出力を有効とし、該複数
画素のいずれかが透明である場合は、該複数画素の透明
で無い画素を有効とし、該複数画素のいずれもが透明で
ある場合は、出力を無効とする選択回路を備えた複数画
素混合回路を含む。
【００３０】更に、本発明に従う画像処理装置の第２の
構成は、第１の構成において、前記複数画素混合回路
は、前記隣接する複数画素のアンド論理を出力するアン
ドゲートを有する。
構成は、第１の構成において、前記複数画素混合回路
は、前記隣接する複数画素のアンド論理を出力するアン
ドゲートを有する。
【００３１】また、本発明に従う画像処理装置の第３の
構成は、第１の構成において、前記複数画素混合回路を
３組有し、第１及び第２の組の複数画素混合回路の出力
を、第３の組の複数画素混合回路の前記補間演算回路の
２つの入力とする。
構成は、第１の構成において、前記複数画素混合回路を
３組有し、第１及び第２の組の複数画素混合回路の出力
を、第３の組の複数画素混合回路の前記補間演算回路の
２つの入力とする。
【００３２】
【発明の実施の形態】以下本発明の実施の形態を図面に
従い説明する。尚、図面において、同一または類似のも
のには、同一の参照番号または参照記号を付して説明す
る。
従い説明する。尚、図面において、同一または類似のも
のには、同一の参照番号または参照記号を付して説明す
る。
【００３３】図１は、本発明の複数画素混合方法を用い
た画像処理装置の構成ブロック図である。
た画像処理装置の構成ブロック図である。
【００３４】図１において、ＣＰＵ１は、ポリゴンを使
用した画像を処理するためのプログラムの実行を制御す
るものである。ＣＰＵ１にはプログラムの進行に伴いデ
ィスプレー装置１２上に表示するポリゴンの頂点データ
やレジスタセットファンクションを一次的に蓄えておく
メモリであるデータバッファ２が接続されている。
用した画像を処理するためのプログラムの実行を制御す
るものである。ＣＰＵ１にはプログラムの進行に伴いデ
ィスプレー装置１２上に表示するポリゴンの頂点データ
やレジスタセットファンクションを一次的に蓄えておく
メモリであるデータバッファ２が接続されている。
【００３５】このデータバッファ２には、前記データに
従って、３次元空間内にポリゴンを配置し、これをディ
スプレー装置１２上に表示するために２次元座標系に変
換するためのジオメトリ処理部３が接続されている。
従って、３次元空間内にポリゴンを配置し、これをディ
スプレー装置１２上に表示するために２次元座標系に変
換するためのジオメトリ処理部３が接続されている。
【００３６】更に、表示する各ポリゴンに対し、着色、
シェーディング、テクスチャの貼り付けを行うレンダリ
ング処理部１０が接続されている。レンダリング処理部
１０の出力側には、フレームバッファ１１が接続され、
表示される一画面分のデータが格納される。フレームバ
ッファ１１にＣＲＴ等のディスプレー装置１２が接続さ
れ、フレームバッファ１１の内容が順次表示される。
シェーディング、テクスチャの貼り付けを行うレンダリ
ング処理部１０が接続されている。レンダリング処理部
１０の出力側には、フレームバッファ１１が接続され、
表示される一画面分のデータが格納される。フレームバ
ッファ１１にＣＲＴ等のディスプレー装置１２が接続さ
れ、フレームバッファ１１の内容が順次表示される。
【００３７】ここで、上記ジオメトリ処理部３は、デー
タバッファ２からプログラムの進行及び処理速度に対応
して、ポリゴンの頂点データ（頂点座標、頂点カラー、
テクスチャマップ座標、頂点透明度及び頂点の法線ベク
トル等を有する）やレジスタセットファンクションを読
み出す。
タバッファ２からプログラムの進行及び処理速度に対応
して、ポリゴンの頂点データ（頂点座標、頂点カラー、
テクスチャマップ座標、頂点透明度及び頂点の法線ベク
トル等を有する）やレジスタセットファンクションを読
み出す。
【００３８】ジオメトリ処理部３は、頂点座標データに
基づき３次元空間にポリゴンを配置し、３次元空間のど
の領域まで表示対象とするかのビューポートの決定、法
線ベクトルに基づき各頂点の輝度の計算等を行う。ま
た、ビューポートよりはみ出すポリゴンの頂点除去即
ち、クリッピングを行う。更に、ビューポートに配置さ
れたポリゴンを所定の視点を基準に２次平面に投影して
３次元から２次元への座標変換を行う。
基づき３次元空間にポリゴンを配置し、３次元空間のど
の領域まで表示対象とするかのビューポートの決定、法
線ベクトルに基づき各頂点の輝度の計算等を行う。ま
た、ビューポートよりはみ出すポリゴンの頂点除去即
ち、クリッピングを行う。更に、ビューポートに配置さ
れたポリゴンを所定の視点を基準に２次平面に投影して
３次元から２次元への座標変換を行う。
【００３９】２次元座標に座標変換されたポリゴンデー
タは、レンダリング処理部１０に送られる。レンダリン
グ処理部１０は、塗り潰し回路４、テクスチャ貼り付け
回路５、デプステスト回路７、ブレンディング回路９か
ら構成されている。
タは、レンダリング処理部１０に送られる。レンダリン
グ処理部１０は、塗り潰し回路４、テクスチャ貼り付け
回路５、デプステスト回路７、ブレンディング回路９か
ら構成されている。
【００４０】塗り潰し回路４は、ポリゴンの各頂点で囲
まれた範囲にある画素（ピクセル）の情報を計算し、他
のレンダリング処理部１０内の各回路に渡す機能を有す
る。上記計算は、ポリゴンの各頂点間にあるピクセルの
情報を対応の両頂点の情報を基に、例えば線型補間また
は、パースペクティブ補間等の補間を行うものである。
先に図８において説明した頂点Ａ，Ｂの頂点データから
ピクセルＤのデータを求める如くである。
まれた範囲にある画素（ピクセル）の情報を計算し、他
のレンダリング処理部１０内の各回路に渡す機能を有す
る。上記計算は、ポリゴンの各頂点間にあるピクセルの
情報を対応の両頂点の情報を基に、例えば線型補間また
は、パースペクティブ補間等の補間を行うものである。
先に図８において説明した頂点Ａ，Ｂの頂点データから
ピクセルＤのデータを求める如くである。
【００４１】テクスチャ貼り付け回路５は、ピクセルに
対応したテクスチャをテクスチャマップ６から読み出
し、ピクセルのカラーを計算して求める回路である。ピ
クセルのカラーを計算して求める回路の構成に本発明の
複数画素混合方法及び回路の構成が適用されている。
対応したテクスチャをテクスチャマップ６から読み出
し、ピクセルのカラーを計算して求める回路である。ピ
クセルのカラーを計算して求める回路の構成に本発明の
複数画素混合方法及び回路の構成が適用されている。
【００４２】従って、かかる部分の方法及び回路構成に
ついては、本発明の実施例として後に詳細に説明する。
ついては、本発明の実施例として後に詳細に説明する。
【００４３】デプステスト回路７は、複数のポリゴンの
前後関係を比較して、最も手前に配置されたポリゴンの
データをデプスバッファ８に記憶させる回路である。即
ち、デプスバッファ８には、先に描いた図形（ポリゴ
ン）のピクセルのＺ値が記憶されている。
前後関係を比較して、最も手前に配置されたポリゴンの
データをデプスバッファ８に記憶させる回路である。即
ち、デプスバッファ８には、先に描いた図形（ポリゴ
ン）のピクセルのＺ値が記憶されている。
【００４４】そして、画面上の先に描かれたポリゴンと
重なる位置に、新しくポリゴンを表示する場合、新しい
ポリゴンを構成する各ピクセルのＺ値と、デプスバッフ
ァ８から読み出される先に描かれたポリゴンのピクセル
のＺ値とを比較する。比較の結果、新しいポリゴンのピ
クセルが手前の場合は、デプスバッファ８に当該ピクセ
ルのＺ値が書き込まれる。
重なる位置に、新しくポリゴンを表示する場合、新しい
ポリゴンを構成する各ピクセルのＺ値と、デプスバッフ
ァ８から読み出される先に描かれたポリゴンのピクセル
のＺ値とを比較する。比較の結果、新しいポリゴンのピ
クセルが手前の場合は、デプスバッファ８に当該ピクセ
ルのＺ値が書き込まれる。
【００４５】ブレンディング回路９は、フレームバッフ
ァ１１から読み込んだ、先に描かれているポリゴンのピ
クセルのカラー情報と、新しく処理するポリゴンのピク
セルのカラー情報とを混合し、フレームバッファ１１に
書き込む。このフレームバッファ１１の情報が１画面分
ずつディスプレー装置１２に送られ表示される。
ァ１１から読み込んだ、先に描かれているポリゴンのピ
クセルのカラー情報と、新しく処理するポリゴンのピク
セルのカラー情報とを混合し、フレームバッファ１１に
書き込む。このフレームバッファ１１の情報が１画面分
ずつディスプレー装置１２に送られ表示される。
【００４６】次に、上記のような構成の画像処理装置に
おける本発明を適用した複数画素混合方法及び回路の実
施例構成を説明する。
おける本発明を適用した複数画素混合方法及び回路の実
施例構成を説明する。
【００４７】先に説明したように、ポリゴンを構成する
１画素のテクスチャデータを求める場合、当該１画素の
テクスチャマップ上の座標データ位置において、画素は
面積を持つので、テクスチャマップの隣接する複数の画
素と重なる。従って、テクスチャマップの隣接する複数
の画素データを組み合わせて、当該ポリゴンを構成する
１画素に対するテクスチャデータを生成することが行わ
れる。
１画素のテクスチャデータを求める場合、当該１画素の
テクスチャマップ上の座標データ位置において、画素は
面積を持つので、テクスチャマップの隣接する複数の画
素と重なる。従って、テクスチャマップの隣接する複数
の画素データを組み合わせて、当該ポリゴンを構成する
１画素に対するテクスチャデータを生成することが行わ
れる。
【００４８】図２は、図１のテクスチャ貼り付け回路５
に含まれる主機能回路としての画素混合回路５０と、テ
クスチャマップ６の詳細を示すブロック図である。
に含まれる主機能回路としての画素混合回路５０と、テ
クスチャマップ６の詳細を示すブロック図である。
【００４９】テクスチャマップ６は、テクスチャデータ
がポリゴン対応に展開格納されるメモリアレー６０、行
アドレスデコーダ６１及び列アドレスデコーダ６２を有
する。更に、テクスチャ貼り付け回路５には、テクスチ
ャマップ６の行アドレスデコーダ６１及び列アドレスデ
コーダ６２にそれぞれ行アドレス、列アドレスを送るア
ドレスバッファ６３、６４を有する。
がポリゴン対応に展開格納されるメモリアレー６０、行
アドレスデコーダ６１及び列アドレスデコーダ６２を有
する。更に、テクスチャ貼り付け回路５には、テクスチ
ャマップ６の行アドレスデコーダ６１及び列アドレスデ
コーダ６２にそれぞれ行アドレス、列アドレスを送るア
ドレスバッファ６３、６４を有する。
【００５０】テクスチャ貼り付け回路５は、塗り潰し回
路４から入力されるポリゴンの画素データからテクスチ
ャマップ６の座標位置データを抜き出し、前記行アドレ
スデコーダ６１及び列アドレスデコーダ６２に送る。
路４から入力されるポリゴンの画素データからテクスチ
ャマップ６の座標位置データを抜き出し、前記行アドレ
スデコーダ６１及び列アドレスデコーダ６２に送る。
【００５１】メモリアレー６０は、テクスチャ貼り付け
回路５から入力した４組の行アドレスと列アドレスによ
り対応する座標位置にある４画素７１〜７４のcolor0,c
olor1,color2,color3 のデータを読み出し、複数画素混
合回路５０に入力する。
回路５から入力した４組の行アドレスと列アドレスによ
り対応する座標位置にある４画素７１〜７４のcolor0,c
olor1,color2,color3 のデータを読み出し、複数画素混
合回路５０に入力する。
【００５２】更に、複数画素混合回路５０には、テクス
チャ貼り付け回路５において求めたポリゴンの画素を特
定する座標とテクスチャマップ６０の画素位置とのずれ
（ｘ及びｙ）の値が入力される。
チャ貼り付け回路５において求めたポリゴンの画素を特
定する座標とテクスチャマップ６０の画素位置とのずれ
（ｘ及びｙ）の値が入力される。
【００５３】かかる複数画素混合回路５０における動作
フローが図３〜図５に示される。
フローが図３〜図５に示される。
【００５４】図１０に示す例を用い、テクスチャメモリ
の画素７１から７４のテクスチャ（カラー：color0, co
lor1, color2, color3）を混合し、ポリゴンの画素７０
に貼り付けるテクスチャデータ（カラー:color）を求め
る場合を考える。
の画素７１から７４のテクスチャ（カラー：color0, co
lor1, color2, color3）を混合し、ポリゴンの画素７０
に貼り付けるテクスチャデータ（カラー:color）を求め
る場合を考える。
【００５５】図３において、一の行アドレス方向の隣接
画素のうち透明画素の有無を判断する（ステップＳ
１）。この判断の結果、隣接画素のいずれも透明画素が
ない場合は、ポリゴンの画素の占める面積に応じた割合
で混合する（ステップＳ２）。
画素のうち透明画素の有無を判断する（ステップＳ
１）。この判断の結果、隣接画素のいずれも透明画素が
ない場合は、ポリゴンの画素の占める面積に応じた割合
で混合する（ステップＳ２）。
【００５６】隣接画素のいずれかが、透明である場合
は、他の画素で当該透明画素を置き換える（ステップＳ
３）。更に、隣接画素のいずれも透明画素である場合
は、画素テクスチャを無視する（ステップＳ４）。
は、他の画素で当該透明画素を置き換える（ステップＳ
３）。更に、隣接画素のいずれも透明画素である場合
は、画素テクスチャを無視する（ステップＳ４）。
【００５７】かかる処理を図１０に当てはめると、一の
行アドレス方向の隣接画素は画素７１、７２が対応し、
画素７２が透明であるので、ステップＳ３の処理が対応
し、画素７２の透明部分を不透明な画素７１の画素で置
き換える。即ち、画素７１(color0)そのものが出力Ａ(c
olor01) となる。
行アドレス方向の隣接画素は画素７１、７２が対応し、
画素７２が透明であるので、ステップＳ３の処理が対応
し、画素７２の透明部分を不透明な画素７１の画素で置
き換える。即ち、画素７１(color0)そのものが出力Ａ(c
olor01) となる。
【００５８】更に、図４において、一の行アドレスに隣
接する行アドレス方向の隣接画素のうち透明画素の有無
を判断する（ステップＳ５）。この判断結果による処理
は、透明画素が無い場合は（ステップＳ６）の処理、一
部の画素が透明である場合は（ステップＳ７）の処理、
そして全てが透明画素である場合は（ステップＳ８）の
処理となり、これらはそれぞれ図３の（ステップＳ
２）、（ステップＳ３）、（ステップＳ４）に対応す
る。
接する行アドレス方向の隣接画素のうち透明画素の有無
を判断する（ステップＳ５）。この判断結果による処理
は、透明画素が無い場合は（ステップＳ６）の処理、一
部の画素が透明である場合は（ステップＳ７）の処理、
そして全てが透明画素である場合は（ステップＳ８）の
処理となり、これらはそれぞれ図３の（ステップＳ
２）、（ステップＳ３）、（ステップＳ４）に対応す
る。
【００５９】従って、図４の処理を図１０に対応させる
と、隣接する行アドレス方向の隣接画素は画素７３、７
４となる。そして、いずれの画素も透明では無いので画
素７３、７４に対するポリゴンの画素７０の占める割合
に応じて混合され、出力Ｂ(color23) となる。
と、隣接する行アドレス方向の隣接画素は画素７３、７
４となる。そして、いずれの画素も透明では無いので画
素７３、７４に対するポリゴンの画素７０の占める割合
に応じて混合され、出力Ｂ(color23) となる。
【００６０】更に、図５は、図３、図４の出力Ａ，Ｂに
基づく処理である。出力Ａ，Ｂのうち透明画素の有無を
判断する（ステップＳ９）。この判断結果による処理
は、透明画素が無い場合は（ステップＳ１０）の処理、
一部の画素が透明である場合は（ステップＳ１１）の処
理、そして全てが透明画素である場合は（ステップＳ１
２）の処理となり、これらはそれぞれ図３、図４の（ス
テップＳ２、Ｓ６）、（ステップＳ３、Ｓ７）、（ステ
ップＳ４、Ｓ８）に対応する。
基づく処理である。出力Ａ，Ｂのうち透明画素の有無を
判断する（ステップＳ９）。この判断結果による処理
は、透明画素が無い場合は（ステップＳ１０）の処理、
一部の画素が透明である場合は（ステップＳ１１）の処
理、そして全てが透明画素である場合は（ステップＳ１
２）の処理となり、これらはそれぞれ図３、図４の（ス
テップＳ２、Ｓ６）、（ステップＳ３、Ｓ７）、（ステ
ップＳ４、Ｓ８）に対応する。
【００６１】従って、図５の処理を図１０に対応させる
と、出力Ａ(color01) ，Ｂ(color23) のいずれも透明で
ないので、一の行アドレス方向の隣接画素７１、７２に
対するポリゴンの画素７０の占める大きさと、隣接する
行アドレス方向の隣接画素７３、７４に対するポリゴン
の画素７０の占める大きさとの割合に応じて混合され、
出力Ｃ(color) となる。
と、出力Ａ(color01) ，Ｂ(color23) のいずれも透明で
ないので、一の行アドレス方向の隣接画素７１、７２に
対するポリゴンの画素７０の占める大きさと、隣接する
行アドレス方向の隣接画素７３、７４に対するポリゴン
の画素７０の占める大きさとの割合に応じて混合され、
出力Ｃ(color) となる。
【００６２】図６は、かかる本発明の複数補画素混合方
法を適用する複数画素混合回路５０の実施例回路であ
る。上記図３から図５の処理に対応して、３組の同様の
回路で構成されている。補間演算回路５０１、選択回路
５０２及びアンドゲート５０３により、図１０に示す画
素７１と７２を混合したデータ即ち、color0とcolor1を
混合した出力color01 を得る。
法を適用する複数画素混合回路５０の実施例回路であ
る。上記図３から図５の処理に対応して、３組の同様の
回路で構成されている。補間演算回路５０１、選択回路
５０２及びアンドゲート５０３により、図１０に示す画
素７１と７２を混合したデータ即ち、color0とcolor1を
混合した出力color01 を得る。
【００６３】このために補間演算回路５０１、選択回路
５０２及びアンドゲート５０３による第１の回路は、数
３の計算を行う。
５０２及びアンドゲート５０３による第１の回路は、数
３の計算を行う。
【００６４】
【数３】color01 = color0(1-x) + color1・x 同様に、補間演算回路５０４、選択回路５０５及びアン
ドゲート５０６による第２の回路は、数４の計算を行
い、color2とcolor3を混合した出力color23 を得る。
ドゲート５０６による第２の回路は、数４の計算を行
い、color2とcolor3を混合した出力color23 を得る。
【００６５】
【数４】color23 = color2(1-x) + color3・x 更に、補間演算回路５０７、選択回路５０８及びアンド
ゲート５０９による第３の回路は、数５の計算を行い、
上記に求めたcolor02 とcolor23 を混合した最終出力と
してcolor を得る。
ゲート５０９による第３の回路は、数５の計算を行い、
上記に求めたcolor02 とcolor23 を混合した最終出力と
してcolor を得る。
【００６６】
【数５】color = color01(1-y) + color23・y 上記第１〜３の回路の計算原理は同様であるので、補間
演算回路５０１、選択回路５０２及びアンドゲート５０
３による第１の回路を代表例にして、回路の動作原理を
説明する。
演算回路５０１、選択回路５０２及びアンドゲート５０
３による第１の回路を代表例にして、回路の動作原理を
説明する。
【００６７】上記第１の回路において、先ず補間演算回
路５０１によりcolor0とcolor1の二つの画素７１、７２
を混合する。補間演算回路５０１、５０４、５０７の構
成例が図７に示される。
路５０１によりcolor0とcolor1の二つの画素７１、７２
を混合する。補間演算回路５０１、５０４、５０７の構
成例が図７に示される。
【００６８】図７において、入力信号の記号を一般化し
て示しているが、第１の回路に対応させると、dxi は、
ｘであり、Datai,j 、 Datai,jは、それぞれ画素７１、
７２のcolor0、 color1である。
て示しているが、第１の回路に対応させると、dxi は、
ｘであり、Datai,j 、 Datai,jは、それぞれ画素７１、
７２のcolor0、 color1である。
【００６９】したがって、差回路１５１は、（１−ｘ）
を出力する。次いで、掛け算回路１５２、１５３から
は、それぞれ（１−ｘ）とcolor0の積color0・（１−
ｘ）、ｘとcolor1との積color1・ｘを出力する。
を出力する。次いで、掛け算回路１５２、１５３から
は、それぞれ（１−ｘ）とcolor0の積color0・（１−
ｘ）、ｘとcolor1との積color1・ｘを出力する。
【００７０】和回路１５４は、掛け算回路１５２、１５
３の出力の和を求め、color0・（１−ｘ）＋color1・ｘ
を出力し、選択回路５０２のＡ入力端に入力する。更
に、選択回路５０２のＢ，Ｃ入力端にはそれぞれcolor
0、color1が入力される。
３の出力の和を求め、color0・（１−ｘ）＋color1・ｘ
を出力し、選択回路５０２のＡ入力端に入力する。更
に、選択回路５０２のＢ，Ｃ入力端にはそれぞれcolor
0、color1が入力される。
【００７１】一方、それぞれのテクスチャマップの画素
データには、画素が透明であるか否かの透明フラグ情報
（画素が透明であれば、Ｈ論理を有する）が付加されて
いる。従って、 選択回路５０２にはこのフラグ情報が端
子Ｓ0 、Ｓ1 にセレクタ信号として入力される。
データには、画素が透明であるか否かの透明フラグ情報
（画素が透明であれば、Ｈ論理を有する）が付加されて
いる。従って、 選択回路５０２にはこのフラグ情報が端
子Ｓ0 、Ｓ1 にセレクタ信号として入力される。
【００７２】選択回路５０２では、これら端子Ｓ0 、Ｓ
1 に入力されるセレクタ信号の論理に基づき、補間演算
回路５０１の混合出力color01 、または混合前の元の入
力であるcolor0、color1が選択され、出力される。
1 に入力されるセレクタ信号の論理に基づき、補間演算
回路５０１の混合出力color01 、または混合前の元の入
力であるcolor0、color1が選択され、出力される。
【００７３】即ち、color0及びcolor1がともに透明でな
い（Ｓ0 ＝Ｓ1 ＝Ｌ論理）時、補間演算回路５０１の混
合出力color01 が出力される。color0のみが透明である
（Ｓ0 ＝Ｈ、Ｓ1 ＝Ｌ論理）時、color01 ＝color1とし
て出力される。
い（Ｓ0 ＝Ｓ1 ＝Ｌ論理）時、補間演算回路５０１の混
合出力color01 が出力される。color0のみが透明である
（Ｓ0 ＝Ｈ、Ｓ1 ＝Ｌ論理）時、color01 ＝color1とし
て出力される。
【００７４】更に、color1のみが透明である（Ｓ0 ＝
Ｌ、Ｓ1 ＝Ｈ論理）時、color01 ＝color0として出力さ
れる。color0、color1ともに透明である（Ｓ0 ＝Ｈ、Ｓ
1 ＝Ｈ論理）時、混合の結果は特定されない。この時、
選択回路５０２の出力color01に対する透明フラグは、
アンドゲート５０３の出力であり、Ｈ論理となる。この
時、color01 の画素の色は無視される。
Ｌ、Ｓ1 ＝Ｈ論理）時、color01 ＝color0として出力さ
れる。color0、color1ともに透明である（Ｓ0 ＝Ｈ、Ｓ
1 ＝Ｈ論理）時、混合の結果は特定されない。この時、
選択回路５０２の出力color01に対する透明フラグは、
アンドゲート５０３の出力であり、Ｈ論理となる。この
時、color01 の画素の色は無視される。
【００７５】上記の様にして、第１の回路により、数３
の計算式に対応する出力color01 が得られる。更に、補
間演算回路５０４、選択回路５０５及びアンドゲート５
０６による第２の回路、補間演算回路５０７、選択回路
５０８及びアンドゲート５０９による第３の回路の動作
も第１の回路と同様である。
の計算式に対応する出力color01 が得られる。更に、補
間演算回路５０４、選択回路５０５及びアンドゲート５
０６による第２の回路、補間演算回路５０７、選択回路
５０８及びアンドゲート５０９による第３の回路の動作
も第１の回路と同様である。
【００７６】即ち、第２の回路は、color2とcolor3を入
力して、数４の計算に対応する出力color23 を出力す
る。第３の回路は、第１の回路の出力color01 と第２の
回路の出力color23 を入力して数５の計算に対応する出
力color を出力する。
力して、数４の計算に対応する出力color23 を出力す
る。第３の回路は、第１の回路の出力color01 と第２の
回路の出力color23 を入力して数５の計算に対応する出
力color を出力する。
【００７７】
【発明の効果】以上、図にしたがい実施例を説明したよ
うに、本発明に従う画素混合回路は、簡易な論理構成で
実現でき且つ、透明な画素も考慮することが可能であ
る。
うに、本発明に従う画素混合回路は、簡易な論理構成で
実現でき且つ、透明な画素も考慮することが可能であ
る。
【００７８】透明な画素の色は、隣接する他の色を適用
することになるが、通常テクスチャマップにおいて、隣
接する画素はある程度の相関を持った連続性があるため
に、画像品質に対し、影響を与えることがない。
することになるが、通常テクスチャマップにおいて、隣
接する画素はある程度の相関を持った連続性があるため
に、画像品質に対し、影響を与えることがない。
【００７９】従って、本発明の適用により画像処理装置
の低コスト化と、画像データの取り扱いを簡易にするこ
とが可能である。
の低コスト化と、画像データの取り扱いを簡易にするこ
とが可能である。
【図１】本発明の画素混合回路をテクスチャ貼り付け回
路に用いた画像処理装置の構成ブロック図である。
路に用いた画像処理装置の構成ブロック図である。
【図２】本発明を適用したテクスチャ貼り付け回路とテ
クスチャマップメモリの関係を説明する図である。
クスチャマップメモリの関係を説明する図である。
【図３】複数画素混合回路５０における動作のうち１の
行の隣接画素の混合を説明するフロー図である。
行の隣接画素の混合を説明するフロー図である。
【図４】複数画素混合回路５０における動作のうち１の
行に隣接する行の隣接画素の混合を説明するフロー図で
ある。
行に隣接する行の隣接画素の混合を説明するフロー図で
ある。
【図５】複数画素混合回路５０における動作のうち図
３、図４のフローによる結果を混合を説明するフロー図
である。
３、図４のフローによる結果を混合を説明するフロー図
である。
【図６】本発明の画素混合回路の一実施の形態の構成ブ
ロック図である。
ロック図である。
【図７】図３の実施の形態における相関演算回路の実施
の形態の構成ブロック図である。
の形態の構成ブロック図である。
【図８】ＣＲＴディスプレー等の表示装置に表示するた
めに、二次座標平面に展開され、フレームバッファに格
納されたポリゴンの一例である。
めに、二次座標平面に展開され、フレームバッファに格
納されたポリゴンの一例である。
【図９】ポリゴンの各ピクセルに対するテクスチャデー
タの貼り付けを説明する図である。
タの貼り付けを説明する図である。
【図１０】ポリゴンの各ピクセルを複数のテクスチャ画
素データを組み合わせ求める計算を説明するための図で
ある。
素データを組み合わせ求める計算を説明するための図で
ある。
１ ＣＰＵ ２ データバッファ ３ ジオメトリ処理部 ４ 塗り潰し回路 ５ テクスチャ貼り付け回路 ６ テクスチャマップ ７ デプステスト回路 ８ デプスバッファ ９ ブレンディング回路 １０ レンダリング処理部 １１ フレームバッファ １２ ディスプレー装置 ６０ メモリセル ６１ 行アドレスデコード回路 ６２ 列アドレスデコード回路 ６３、６４ アドレスバッファ ５０ 画素混合回路 ５０１、５０４、５０７ 相関演算回路 ５０２、５０５、５０８ 選択回路 ５０３、５０６、５０９ アンドゲート
Claims (8)
- 【請求項１】ポリゴンを構成する画素に対応するテクス
チャマップ上の複数画素を混合して、該ポリゴンを構成
する画素に貼り付けるテクスチャデータを求める複数画
素混合方法において、 該テクスチャマップ上の複数画素の中に透明画素がある
か否かを判断し、 透明画素がない場合は、該テクスチャマップ上の複数画
素を該ポリゴンを構成する画素が対応する割合に応じて
混合し、 該テクスチャマップ上の複数画素の一部が透明画素であ
る場合は、該透明画素を他の隣接する透明でない画素で
置き換え、 更に、該テクスチャマップ上の複数画素の全てが透明画
素である場合は、該テクスチャマップ上の複数画素を無
視するようにしたことを特徴とするテクスチャマップ上
の複数画素を混合する方法。 - 【請求項２】ポリゴンを構成する画素に対応するテクス
チャマップ上の複数画素を混合して、該ポリゴンを構成
する画素に貼り付けるテクスチャデータを求める複数画
素混合方法において、 該テクスチャマップ上の一の行アドレス方向に隣接する
第１の複数画素に透明画素があるか否かを判断し、該一
の行アドレス方向に隣接する第１の複数画素に透明画素
がない場合は、該第１の複数画素を該ポリゴンを構成す
る画素が対応する割合に応じて混合し、該一の行アドレ
ス方向に隣接する第１の複数画素の一部の画素が透明画
素である場合は、該透明画素を隣接する透明でない画素
で置き換え、該一の行アドレス方向に隣接する第１の複
数画素の全てが透明画素である場合は、該複数画素を無
視する第１の工程と、 該テクスチャマップ上の該一の行に隣接する行アドレス
方向に隣接する第２の複数画素に透明画素があるか否か
を判断し、該一の行に隣接する行アドレス方向に隣接す
る第２の複数画素に透明画素がない場合は、該第２の複
数画素を該ポリゴンを構成する画素が対応する割合に応
じて混合し、該一の行に隣接する行アドレス方向に隣接
する第２の複数画素の一部の画素が透明画素である場合
は、該透明画素を隣接する透明でない画素で置き換え、
該一の行に隣接する行アドレス方向に隣接する第２の複
数画素の全てが透明画素である場合は、該第２の複数画
素を無視する第２の工程と、 該第１の工程により得られる第１のテクスチャ画素デー
タと該第２の工程により得られる第２のテクスチャ画素
データを比較し、該第１、第２のテクスチャ画素データ
のいずれも透明でない場合は、該第１、第２のテクスチ
ャ画素データを該ポリゴンを構成する画素が対応する割
合に応じて混合し、該第１、第２のテクスチャ画素デー
タのいずれかが透明である場合は、透明であるテクスチ
ャ画素データを他方の透明でないテクスチャ画素データ
で置き換え、いずれも透明である場合は、該第１及び第
２のテクスチャ画素データを無視する第３の工程を有す
ることを特徴とするテクスチャマップ上の複数画素を混
合する方法。 - 【請求項３】ポリゴンを構成する画素に対応するテクス
チャマップ上の複数画素を混合して、該ポリゴンを構成
する画素に貼り付けるテクスチャデータを求める複数画
素混合回路において、 テクスチャマップ上の隣接する複数画素を該ポリゴンを
構成する画素が対応する割合に応じて混合する補間演算
回路と、 該補間演算回路の出力及び、該隣接する複数画素と、該
複数画素のそれぞれが透明であるか否かを示すフラグを
選択信号として入力し、該選択信号により、該複数画素
のいずれもが透明でない場合は、該補間演算回路の出力
を有効とし、該複数画素のいずれかが透明である場合
は、該複数画素の透明で無い画素を有効とし、該複数画
素のいずれもが透明である場合は、出力を無効とする選
択回路を有して構成されることを特徴とする複数画素混
合回路。 - 【請求項４】請求項３において、 更に、前記隣接する複数画素のアンド論理を出力するア
ンドゲートを有することを特徴とする複数画素混合回
路。 - 【請求項５】請求項３の構成の複数画素混合回路を３組
有し、第１及び第２の組の複数画素混合回路の出力を、
第３の組の複数画素混合回路の前記補間演算回路の２つ
の入力とすることを特徴とする複数画素混合回路。 - 【請求項６】仮想３次元空間内に配置された物体を複数
のポリゴンで構成して画像表示する画像処理装置におい
て、 Ｘ，Ｙ２軸で特定される複数の座標位置にテクスチャデ
ータを格納するテクスチャマップを格納するメモリ装置
と、 該複数のポリゴンのそれぞれを構成するピクセル毎に、
該テクスチャマップから読み出したテクスチャデータを
貼り付けるテクスチャ貼り付け回路を有し、 該テクスチャ貼り付け回路は、テクスチャマップ上の隣
接する複数画素を該ポリゴンを構成する画素が対応する
割合に応じて混合する補間演算回路と、 該補間演算回路の出力及び、該隣接する複数画素と、該
複数画素のそれぞれが透明であるか否かを示すフラグを
選択信号として入力し、該選択信号により、該複数画素
のいずれもが透明でない場合は、該補間演算回路の出力
を有効とし、該複数画素のいずれかが透明である場合
は、該複数画素の透明で無い画素を有効とし、該複数画
素のいずれもが透明である場合は、出力を無効とする選
択回路を備えた複数画素混合回路を含むことを特徴とす
る画像処理装置。 - 【請求項７】請求項６において、 更に、前記複数画素混合回路は、前記隣接する複数画素
のアンド論理を出力するアンドゲートを有することを特
徴とする画像処理装置。 - 【請求項８】請求項６において、 前記複数画素混合回路を３組有し、第１及び第２の組の
複数画素混合回路の出力を、第３の組の複数画素混合回
路の前記補間演算回路の２つの入力とすることを特徴と
する画像処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33682396A JP3885262B2 (ja) | 1996-12-17 | 1996-12-17 | テクスチャマップ上の複数画素を混合する方法及び、これを用いた複数画素混合回路と画像処理装置 |
| US08/986,192 US6005584A (en) | 1996-12-17 | 1997-12-05 | Method of blending a plurality of pixels on a texture map and a plural pixel blending circuit and image processing device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33682396A JP3885262B2 (ja) | 1996-12-17 | 1996-12-17 | テクスチャマップ上の複数画素を混合する方法及び、これを用いた複数画素混合回路と画像処理装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH10177656A true JPH10177656A (ja) | 1998-06-30 |
| JPH10177656A5 JPH10177656A5 (ja) | 2004-11-25 |
| JP3885262B2 JP3885262B2 (ja) | 2007-02-21 |
Family
ID=18303012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33682396A Expired - Fee Related JP3885262B2 (ja) | 1996-12-17 | 1996-12-17 | テクスチャマップ上の複数画素を混合する方法及び、これを用いた複数画素混合回路と画像処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6005584A (ja) |
| JP (1) | JP3885262B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6892214B2 (en) | 2000-03-03 | 2005-05-10 | Sony Computer Entertainment Inc. | Digital filter and method for producing an output by multiplying an input data unit only once by a coefficient |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6078335A (en) * | 1998-06-01 | 2000-06-20 | Ati Technologies, Inc. | Method and apparatus for determining level of detail for texture filtering |
| US6297852B1 (en) * | 1998-12-30 | 2001-10-02 | Ati International Srl | Video display method and apparatus with synchronized video playback and weighted frame creation |
| US6181352B1 (en) * | 1999-03-22 | 2001-01-30 | Nvidia Corporation | Graphics pipeline selectively providing multiple pixels or multiple textures |
| US6297833B1 (en) * | 1999-03-23 | 2001-10-02 | Nvidia Corporation | Bump mapping in a computer graphics pipeline |
| US6717577B1 (en) | 1999-10-28 | 2004-04-06 | Nintendo Co., Ltd. | Vertex cache for 3D computer graphics |
| US6618048B1 (en) | 1999-10-28 | 2003-09-09 | Nintendo Co., Ltd. | 3D graphics rendering system for performing Z value clamping in near-Z range to maximize scene resolution of visually important Z components |
| US7119813B1 (en) * | 2000-06-02 | 2006-10-10 | Nintendo Co., Ltd. | Variable bit field encoding |
| US6867781B1 (en) | 2000-08-23 | 2005-03-15 | Nintendo Co., Ltd. | Graphics pipeline token synchronization |
| US7034828B1 (en) | 2000-08-23 | 2006-04-25 | Nintendo Co., Ltd. | Recirculating shade tree blender for a graphics system |
| US6636214B1 (en) | 2000-08-23 | 2003-10-21 | Nintendo Co., Ltd. | Method and apparatus for dynamically reconfiguring the order of hidden surface processing based on rendering mode |
| US7002591B1 (en) | 2000-08-23 | 2006-02-21 | Nintendo Co., Ltd. | Method and apparatus for interleaved processing of direct and indirect texture coordinates in a graphics system |
| US6700586B1 (en) | 2000-08-23 | 2004-03-02 | Nintendo Co., Ltd. | Low cost graphics with stitching processing hardware support for skeletal animation |
| US7184059B1 (en) | 2000-08-23 | 2007-02-27 | Nintendo Co., Ltd. | Graphics system with copy out conversions between embedded frame buffer and main memory |
| US7196710B1 (en) | 2000-08-23 | 2007-03-27 | Nintendo Co., Ltd. | Method and apparatus for buffering graphics data in a graphics system |
| US6980218B1 (en) | 2000-08-23 | 2005-12-27 | Nintendo Co., Ltd. | Method and apparatus for efficient generation of texture coordinate displacements for implementing emboss-style bump mapping in a graphics rendering system |
| US7538772B1 (en) | 2000-08-23 | 2009-05-26 | Nintendo Co., Ltd. | Graphics processing system with enhanced memory controller |
| US7576748B2 (en) | 2000-11-28 | 2009-08-18 | Nintendo Co. Ltd. | Graphics system with embedded frame butter having reconfigurable pixel formats |
| US6825851B1 (en) | 2000-08-23 | 2004-11-30 | Nintendo Co., Ltd. | Method and apparatus for environment-mapped bump-mapping in a graphics system |
| US6811489B1 (en) | 2000-08-23 | 2004-11-02 | Nintendo Co., Ltd. | Controller interface for a graphics system |
| US7061502B1 (en) | 2000-08-23 | 2006-06-13 | Nintendo Co., Ltd. | Method and apparatus for providing logical combination of N alpha operations within a graphics system |
| US6707458B1 (en) | 2000-08-23 | 2004-03-16 | Nintendo Co., Ltd. | Method and apparatus for texture tiling in a graphics system |
| US6937245B1 (en) | 2000-08-23 | 2005-08-30 | Nintendo Co., Ltd. | Graphics system with embedded frame buffer having reconfigurable pixel formats |
| US6784895B1 (en) | 2000-10-17 | 2004-08-31 | Micron Technology, Inc. | Programmable multiple texture combine circuit for a graphics processing system and method for use thereof |
| US7061507B1 (en) * | 2000-11-12 | 2006-06-13 | Bitboys, Inc. | Antialiasing method and apparatus for video applications |
| US6853373B2 (en) * | 2001-04-25 | 2005-02-08 | Raindrop Geomagic, Inc. | Methods, apparatus and computer program products for modeling three-dimensional colored objects |
| US20070109314A1 (en) * | 2003-05-23 | 2007-05-17 | Via Technologies, Inc. | Adaptive pixel-based blending method and system |
| US20050226087A1 (en) * | 2004-04-12 | 2005-10-13 | Kuo-Chang Wang | Protocol structure to accelerate memory transmission |
| US7573599B2 (en) * | 2004-05-20 | 2009-08-11 | Primax Electronics Ltd. | Method of printing geometric figures |
| US7852339B2 (en) * | 2006-10-23 | 2010-12-14 | Intel Corporation | Video composition optimization by the identification of transparent and opaque regions |
| JP4921113B2 (ja) * | 2006-10-25 | 2012-04-25 | キヤノン株式会社 | 接触提示装置及び方法 |
| US7928992B2 (en) * | 2007-05-30 | 2011-04-19 | Kabushiki Kaisha Toshiba | System and method for transparent object rendering |
| CN103493105B (zh) * | 2011-04-25 | 2017-04-05 | 林光雄 | 全方位图像编辑程序及全方位图像编辑装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5889526A (en) * | 1994-11-25 | 1999-03-30 | Matsushita Electric Industrial Co., Ltd. | Interpolation apparatus and method, and image generation apparatus including such an apparatus |
| US5892516A (en) * | 1996-03-29 | 1999-04-06 | Alliance Semiconductor Corporation | Perspective texture mapping circuit having pixel color interpolation mode and method thereof |
| US5903270A (en) * | 1997-04-15 | 1999-05-11 | Modacad, Inc. | Method and apparatus for mapping a two-dimensional texture onto a three-dimensional surface |
| US5781197A (en) * | 1996-07-26 | 1998-07-14 | Hewlett-Packard Company | Method for maintaining contiguous texture memory for cache coherency |
| US5900882A (en) * | 1996-11-15 | 1999-05-04 | Samsung Electronics Co., Ltd. | Determining texture coordinates in computer graphics |
-
1996
- 1996-12-17 JP JP33682396A patent/JP3885262B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-05 US US08/986,192 patent/US6005584A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6892214B2 (en) | 2000-03-03 | 2005-05-10 | Sony Computer Entertainment Inc. | Digital filter and method for producing an output by multiplying an input data unit only once by a coefficient |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3885262B2 (ja) | 2007-02-21 |
| US6005584A (en) | 1999-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3885262B2 (ja) | テクスチャマップ上の複数画素を混合する方法及び、これを用いた複数画素混合回路と画像処理装置 | |
| US5877769A (en) | Image processing apparatus and method | |
| JPH10275460A (ja) | メモリ装置及びこれを用いた画像処理装置 | |
| WO2000002165A1 (fr) | Procede permettant de produire des donnees de polygone et afficheur d'images utilisant lesdites donnees | |
| JPH05307610A (ja) | テクスチャマッピング方法およびその装置 | |
| JPS62231380A (ja) | 画像合成装置 | |
| JPH11259671A (ja) | 画像表示方法及びそれを実行する画像表示装置 | |
| JP2612221B2 (ja) | 図形画像を生成する装置及び方法 | |
| KR910009102B1 (ko) | 화상합성 장치 | |
| US20050168473A1 (en) | Rendering apparatus | |
| JP2005135415A (ja) | 命令語基盤グラフィック出力加速機能の含まれたグラフィックデコーダ、そのグラフィック出力加速方法及び映像再生装置 | |
| JP2005077522A (ja) | 画像処理装置および画像処理方法 | |
| JPH11212955A (ja) | 演算装置および画像処理装置 | |
| JP3052839B2 (ja) | 画像処理装置及びその処理方法 | |
| JP3910259B2 (ja) | 画像処理装置および方法、並びにレンダリング装置および方法 | |
| CN117373013B (zh) | 一种三维模型的可视化版本比较方法和装置 | |
| JP2774874B2 (ja) | 画像合成装置及び画像合成方法 | |
| JP4106719B2 (ja) | 画像処理装置 | |
| JP2701056B2 (ja) | 三次元物体の二次表現方法 | |
| JPH11203486A (ja) | 半透明オブジェクトの表示方法及び、これを用いる画像表示装置 | |
| JPH1063254A (ja) | ３ｄグラフィクスアクセラレータカードおよび同カードを使用したコンピュータシステム | |
| JP2656753B2 (ja) | 画像データ処理装置及びそれを用いたシステム | |
| JP4313892B2 (ja) | 描画装置および描画方法、記録媒体 | |
| JP3005389B2 (ja) | 多角形立体表示システム | |
| JPH08235380A (ja) | 多面体表示方法および多面体表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031209 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061113 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |