JPS62231380A - 画像合成装置 - Google Patents

画像合成装置

Info

Publication number
JPS62231380A
JPS62231380A JP61073163A JP7316386A JPS62231380A JP S62231380 A JPS62231380 A JP S62231380A JP 61073163 A JP61073163 A JP 61073163A JP 7316386 A JP7316386 A JP 7316386A JP S62231380 A JPS62231380 A JP S62231380A
Authority
JP
Japan
Prior art keywords
contour point
horizontal scanning
data
information
point information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61073163A
Other languages
English (en)
Other versions
JPH0535913B2 (ja
Inventor
Hiroyuki Murata
弘幸 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Namco Ltd
Original Assignee
Namco Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Namco Ltd filed Critical Namco Ltd
Priority to JP61073163A priority Critical patent/JPS62231380A/ja
Priority to US07/030,706 priority patent/US4829295A/en
Priority to KR1019870003051A priority patent/KR910009101B1/ko
Publication of JPS62231380A publication Critical patent/JPS62231380A/ja
Publication of JPH0535913B2 publication Critical patent/JPH0535913B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/42—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/20—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video object coding
    • H04N19/27—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video object coding involving both synthetic and natural picture components, e.g. synthetic natural hybrid coding [SNHC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Generation (AREA)
  • Processing Or Creating Images (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は画像合成装置、特に画像情報供給源から出力さ
れる画像情報に基づき画像信号をリアルタイムで合成出
力することの可能な画像合成装置に関する。
[従来の技術] 画像合成回路は、外部から供給される画像情報に基づき
、CRT表示用の各種画像信号を合成出力するものであ
り、単に2次元的な平面画像ばかりでなく、立体の2次
元画像、すなわち、疑似3次元画像信号をも合成出力す
ることができることから、例えば3次元画像用のビデオ
ゲーム、飛行機及び各種乗物の操縦シュミレータ、コン
ピュータグラフィクス、CAD装置のディスプレイ及び
その他の用途に幅広く用いられている。
従来、このような画像合成回路は、いわゆるビット・マ
ツプ・ディスプレイ(グラフィックディスプレイ)の手
法を用いており、このためCRT画面の全ピクセルに1
対1に対応する記憶エリアを有するビット・マツプ・メ
モリが設けられている。
そして、このメモリの各記憶エリアには、一画面に表示
する全ピクセル情報が書き込まれ、例えばコンピュータ
グラフィクス等において任意の図形を表示する場合には
、画面上にその輪郭を描き、その内部をメモリに書込ま
れた指定色で塗り潰していくという作業が行われている
。
ところで、このような画像合成装置は、同時に複数の図
形を表示することが多く、特に複数の図形が重ね合せ表
示されるような場合には、その重ね合せ領域をどのよう
に塗り潰し処理するかが問題となる。
このような装置として、従来にす、優先度の高い図形か
ら塗り潰し処理を行っていく装置と、優先度の低い図形
から塗り潰し処理を行っていく装置とが知られている。
U発明が解決しようとする問題点] しかし、これらの従来装置は、いずれも以下(A)〜(
C)に述べるような問題点を有しており、その有効な対
策が望まれていた。
(A>まず、前者の従来装置は、迅速な画像処理が極め
て困難であるため、動きの速い動画をリアルタイムで表
示することが難しいという問題があった。
すなわち、優先度の高い図形(近くに位置する図形)か
ら優先度の低い図形(遠くに位置する図形)に向は順次
塗り潰し処理を行い、複数の図形を重ね合せ表示しよう
とする場合には、後の図形データによって先に書込まれ
た優先度の高い図形データが消去されることがないよう
にする必要がある。
このため、このような従来装置では、前記塗り潰し処理
に先立って、塗潰しの対象となる全てのデータ書込みエ
リアからデータを読出し、各エリアにデータが書込まれ
ているか否かの判別を行う。
そして、データが書込まれてないと判断したエリアに対
してのみ塗潰し処理を行うというリード・モディファイ
・ライト動作を行っている。
従って、ビット・マツプ・メモリに対する塗潰し作業を
高速で行うことができず、画像の変化に対しビット・マ
ツプ・メモリの塗潰し作業が追従できない場合が多く、
特に動きの速い動画等をリアルタイム表示することがで
きないという問題があった。
また、このような従来装置では、使用するデータバスの
容量をふやすことにより、前記リード・モディファイ・
ライト動作を高速で行うことも可能である。
しかし、このようにすると、扱う情報量に比し装置全体
が大形かつ高価なものとなり、装置自体の非実用的なも
のになってしまうという問題が発生する。
(B)また、前述した後者の従来装置、すなわち優先度
の低い図形から順に塗潰し処理する装置では、最も優先
度の高い図形が画面から欠落してしまう場合があるとい
う問題があった。
すなわち、この従来装置は、いわゆる重ね絵の要領で、
優先度の低い図形から優先度の高い図形の順にデータの
塗り潰し処理を行い、複数の図形の重ね合せ表示を行っ
ている。
従って、この装置では、前述したリード・モディファイ
・ライトが不要となるため、回路全体を単純化し、しか
もその塗潰し処理を比較的高速で行うことができる。
この反面、この従来装置では、なんらかの原因でデータ
の書込み時間が不足すると、最も優先度の高い図形をメ
モリへ書込むことができず、この結果CRT画面上には
優先度の低い図形のみが表示され、優先度の高い図形が
欠落してしまう場合があるという問題があった。
(C)また、このようなピッ1〜・マツプ・ディスプレ
イの手法を用いた従来装置では、いずれも必要とするメ
モリ容量が極めて大ぎなものとなってしまうという問題
があった。
すなわち、ピッ1〜・マツプ・ディスプレイの方法を用
いると、CRTの全ピイクセルに対応した記憶エリアを
もつ大容量ビット・マツプ・メモリが必要となる。
特に、CRT表示画面上に所望の画像をカラー表示しよ
うとする場合には、前記ピイクセル数にカラー表示用の
色情報ビット数を掛合じた数の記憶容量が必要となり、
使用するメモリ容量が極めて大きなものとなってしまう
という問題があった。
[発明の目的] 本発明は、このような従来の課題に鑑みなされたもので
あり、その目的は、優先度の高い画像の脱落を伴うこと
なく、画像信号をリアルタイムで合成出力することの可
能な画像合成装置を提供することにある。
[問題点を解決するための手段] 前記目的を達成するため、本発明は、 CRT表示用の図形の輪郭線が各水平走査線と交差する
左右輪郭点のペアと、この図形の付随データと、から成
る輪郭点情報が各水平走査線に対応して設けられた水平
走査記憶エリア内にその優先度に基づき順次書込み記憶
される輪郭点情報記憶手段と、 水平走査信号に同期して、その垂直走査位置に対応する
水平走査記憶エリアから輪郭点情報を順次読み出すライ
ンプロセッザ回路と、 少なくとも一水平走査分のピクセル数に対応した記憶エ
リアを有し、読み出された輪郭点情報に含まれる付随デ
ータがその輪郭点ペアによって囲まれる記憶エリアに順
次書き込み記憶されるラインバッファと、 を含み、前記ラインプロセツリ回路は、各水平走査期間
内におけるう〜rンバッファ内の空きエリアをリアルタ
イム検出する空き領域検出部と、 水平走査信号に同期して、その垂直走査位置に対応する
水平走査記憶エリアから輪郭点情報をその優先度に従っ
て順次読み出すデータ読出し部と、輪郭点情報が読み出
される毎に、その輪郭点ペアによって囲まれるラインバ
ッファの空ぎ領域内に付随データを順次書き込むデータ
出き込み部と、を含み、水平走査信号が出力されるごと
に、ラインバッファを介して水平走査用の画像信号を合
成出力することを特徴とする。
(以下余白) [実施例の目次] A3発明の概要説明 B:実施例 B1:画像情報供給源 *着眼点 *構成 *作用 *付随データ *コミュニケーションメモリ B2:フィールドプロセッサ回路 *多角形認識番号 B3二画像合成装置 (a)記憶回路 a−1,フィールドメモリ *データ書込順序 *ワード構成 a−2,付随データメモリ (b)ラインバッファ (C)ラインプロセッサ回路 *データ読出し部 *データ書込み部 *空き領域検出部 *塗り潰し動作の具体例 (d)本実施例と従来装置との比較 C:具体例 C1:第1の具体例 (a)仕様 (b)デュアルボー1−RAM (C)画像情報供給源 (d)フィールドプロセッサ回路 *構成 *動作 (e)フィールドメモリ (f>ラインバッファ  ・ (g)ラインプロセッサ回路 *輪郭点情報の読出し *塗り潰し処理 *塗り潰し動作の具体例 *空きピクセル *多角形の表示可能数 *デュアルポートRAM C2:第2の具体例 *完全不連続型 *半不連続型 [実施例] 次に本発明の好適な実施例を図面に基づき説明する。
A:IR要説明 本発明は、外部から供給される各種の図形情報に基づき
、CRT表示用の画像信号をリアルタイムで合成出力可
能な装置に関するものである。
第2図には、本発明を用いた疑似3次元画像合成装置の
好適な1例が示されており、実施例の装置は、画像情報
供給源10、フィールドプロセッサ回路12及び本発明
の画像合成装置14からなる。
前記画像情報供給源10は、3次元の立体情報を扱い、
これに回転、平行移動、透視投影等の各種変換を施して
、表示すべき3次元情報を2次元の図形の組合せ情報に
変換し、これを疑似3次元情報として出力している。
この疑似3次元情報には、図形の形状、位置、優先度等
の仙、例えばカラーフード、及びその他の付随データが
含まれている。
前記フィールドプロセツザ回路12は、このようにして
出力される疑似3次元情報に基づき、CRT上に表示さ
れる各図形の輪郭を演算する。そして、各多角形の輪郭
点を、対応する付随データとともに輪郭点情報として順
次出力している。
そして、本発明の画像合成装置14は、このようにして
出力される輪郭点情報に基づき、CRT表示用の疑似3
次元画像信号をリアルタイムで演算出力する。
(以下余白) B:実施例 第1図には、前記疑似3次元画像合成装置を用いて形成
された飛行機用操縦シュミレータ装置の好適な1例が示
されている。
B1:画像情報供給源 本実施例において、画像情報供給源10は、飛行中にお
ける各種フライ1〜条イど1のシュミレーション画像を
演算し、このシュミレーション画像を複数の図形の組合
せ情報として、コミュニケーションメモリ28を介して
フィールドプロレツザ回路12へ向は出力している。
*着眼点 ところで、画像情報供給源10から出ノJされる画像の
りアリティを高めるためには、扱う情報量が多い程有利
となる。
この反面、画像情報供給源10の高速化を図るためには
、扱う情報量が少い程有利となる。
従って、画像情報供給源10から出力される信号のりア
リティを高め、しかもその高速化を可能とするためには
、少い情報量でよりリアリティのある画像を得る信号処
理を工夫する必要がある。
このためには、画像情報供給源10の出力する疑似3次
元情報から、有用性の低い情報を必要に応じて順次削除
すれば良い。本出願人は、このような観点に立って、次
の4つのポイントについての検討を行った。
ポイント1 3次元物体に関する情報の内、最も有用性の低い情報は
、物体の内部に関するものである。
これは、物体が半透明でない限り、その内部は目に見え
ず無視することができるからである。
従って、3次元画像情報として扱うものは、物体表面に
関する情報に限れば充分であることが理解される。
ポイント2 また、物体の表面細部における情報が損なわれることを
我慢すれば、物体の表面形状は、これを「平面図形」の
組合せから成る集合体と見なして簡略化することができ
る。
従って、物体表面の情報を、図形形状及び色情報等から
成る「平面図形」のみに限定すれば、扱う情報量を更に
少ないものとすることが可能となる。
ポイント3 前記ポイント2で絞られた図形形状に関する情報を、更
に限定して、円、楕円、多角系等、なんらかの規則に従
って単純化された図形形状に限定することにより、扱う
情報を更に少ないものとすることが可能となる。
ポイント4 前記ポイント3で単純化された図形形状としては、円、
楕円、多角形等が考えられる。しかし、このような複数
の図形形状を適宜選択使用すると、回路全体か複雑化す
るばかりでなく、「図形の種類の選択」という新な情報
か必要となる。
従って、このよう4I:組合1表;j(に用いられる図
形の種類は、円、楕円又は多角形のいずれか1種類に限
定することが好ましい。
このため、任意の図形の組合わせ表示という観点にたっ
て、これら各図形をそれぞれ検討してみると、フレキシ
ビリティの点で多角形がもつとも有利である。
実施例の画像情報供給源10は、このような観点に基づ
いて形成されており、各3次元物体を複数の多角形の組
合せ情報として順次演算出力している。
このようにすることにより、実施例の画像情報供給源1
0は、よりリアリテ身のある画像信号を合成するために
必要な情報を、高速で演算出力することが可能となる。
*構成 以下、本実施例の画像情報供給源10の具体的な構成を
詳細に説明する。
実施例において、この画像情報供給源10は、操作部2
0.メインCPU回路22,3次元情報メモリ24,3
次元演算回路26を含む。
そして、前記操作部20は、実際の飛行機の操縦席と全
く同じに形成され、その操作内容は、スイッチや可変抵
抗器を介して電気信号に変換され、メインCPU回路2
2に向は出ツノされている。
メインCPU回路22は、シュミレータとしての動作の
中枢部をなすものでおり、操作部20から出力される信
号に基づき、飛行機の飛行位置を表すデータを演算し3
次元演算回路26/\向は出力する。
また、このメインCPU回路22は、3次元演算回路2
6から出力される各種の状況信号、例えば「飛行機が他
の物体に衝突した」、「飛行機が乱気流に入った」、[
飛行機が目的地に到達した]等の情報を受は取り、これ
に応じた状況データを演算し、3次元演算回路26へ向
は出力している。
また、前記3次元情報メモリ24には、あらゆる物体が
多面体として表現され、この多面体の各頂点を表す3次
元座標データと、多面体の各表面を各頂点の繋がりとし
て表ず多角形データとが書込み記憶されている。ここに
おいて、前記各多面体データは、固定座標系を用いて表
されている。
また、前記3次元演算回路26は、メインCPU回路2
2の演算する飛行機の現在位置に基づき、3次元情報メ
モリ24に格納された各種多面体データを参照しながら
、飛行機から見える光景を演算する。そして、その光景
を図形情報の組合せとしてコミュニケーションメモリ2
8に向は出力している。
*作用 実施例において、このような多角形情報の演算は、次の
ような手順に従って行われる。
第3図に示すごとく、実施例の3次元演算回路26は、
飛行機を原点とした移動品標系を想定し、図中右方向を
X座標、下方向をY座標、前方向を2座標に設定してい
る。
そして、メインCPU回路22から、飛行機の現在位置
を表す移動座標が出力されると、この3次元演算回路2
6は3次元情報メモリ24から所定の多面体データの読
み出しを行う。
実施例において、3次元情報メモリ24に書込まれた情
報は、固定座標系を用いて表されているため、3次元演
算回路26は、メモリ24から読出した情報を移動座標
系の座標データに変換する必要がある。
この変換には、座標の回転と平行移動という2つの演算
要素の組合わせで実現することができ、この変換の過程
において、パイロツ1〜の視野に入らないことが判明し
た情報(Z<Q等)が除去される。変換により求められ
た状況データは、メインCPU回路22へ向は出力され
る。
そして、座標変換された各多面体情報は、次に表示画面
が2=0の平面上にあるとして、z<Qの視点に向って
透視投影変換される。
このような透視投影変換により、前記各多面体データは
、多面体の各頂点座標をX、Yの2次元に変換した点情
報の集まりとして表される。
また、このような透視投影変換を行うにあたり、視点と
多面体の各頂点座標との距離を求めておく。
そして、前記透視投影変換により求められた2次元の点
情報(多面体の頂点座標)を、多面体表面を表す各多角
形毎に分類し、分類した多角形がパイロツ1〜の視野す
なわち画面の視野に入るか否かをチェックする。
本実施例において、フィールドプロセッサ回路12及び
画像合成装置14は、その受付は座標範囲が、前記視野
よりも幾分広く設定されている。
このため、3次元演算回路26は、得られる情報を多角
形ごとにチェックし、視野に全く入らない多角形は除去
し、一部は視野に入るが残りは受付は座標範囲を越えて
いるような多角形は受付は座標範囲に入るように適当な
変形を施している。
その後、この3次元演算回路26は、受付は座標範囲に
入る多角形に対し、視点からの距離の代表値を決定する
。
そして、前記代表値の小さい多角形から順に、優先度の
高い多角形情報としてコミュニケーションメモリ28に
向は出力する。
*付随データ このとき、コミュニケーションメモリ28に向は出力さ
れる各多角形情報には、多角形の各頂点の2次元座標デ
ータ(X、Y)のみならず、付随データが含まれる。
前記付随データとしては、例えば多角形のカラーコード
、輝度情報や、他の画像との合成等に有用なZ軸座標値
、等が考えられる。また、これ以外にも、例えばこの多
角形の傾きを付随データとして与えておけば、面の傾ぎ
と光の方向との関係で当該多角形の明るさをその後の演
算処理により決定することも可能である。
なお、本実施例においては、説明を簡単にするために、
付随データとしてカラーコードが出力されるものとして
以後の説明を行う。
以上説明したように、実施例の画像情報供給源10は、
パイロットの視野に入る情景を複数の多角形情報の組合
せに変換し、優先度の高い多角形情報から順次コミュニ
ケーションメモリ28へ向は出力することになる。
*コミュニケーションメモリ そして、前記コミュニケーションメモリ28は、画像情
報供給源10とフィールドプロセッサ回路12どのイン
ターフェースとして機能し、画像情報供給源10から出
力される多角形情報を、その優先度の高い順にフィール
ドプロセッサ回路12へ向は出力している。
(以下余白) B2:フィールドプロセッサ回路 フィールドプロセッサ回路12は、輪郭点情報演算手段
として機能し、入力される多角形情報に基づき、CRT
上に表示される多角形の輪郭を演算出力する。
実施例において、前記画像情報供給源10から優先度の
高い順に出力される多角形情報は、CRTのフィールド
走査(奇数フィールドまたは偶数フィールドへの走査)
に同期して更新される。
このため、実施例のフィールドプロセッリ”回路12は
、フィールド走査時間を1周期として動作し、この間に
入力される多角形情報を優先度の高い順に内部レジスタ
に格納する。
従って、画像情報供給源10から、例えば第4図(A)
に示すように、多角形A、B、Cを表す多角形情報が順
次出力される場合を想定すると、フィールドプロセッサ
回路12は、まず優先度の最も高い図形Aの各頂点at
、 a2. a3. a4.を表すX、Y座標データと
、当該図形の付随データ(カラーコード)と、を図形A
の多角形情報として読出し、これをその内部レジスタに
格納する。
そして、このようにして読出した多角形情報に含まれる
頂点座標データに基づき、多角形Aの輪郭線がCRTの
各水平走査線と交差する輪郭点位置の演算を行う。
ところで、ある1本の走査線と交鎖する図形が存在する
場合を想定すると、この走査線上には、図形の輪郭点が
必ず少くどb2個存在する(多角形の頂点は除く)。こ
の2つの輪郭点をその位置によって1左輪郭点」と1右
輪郭点」と定義し、両者台せて「輪郭点ペアlと定義す
ることにする。
通常、このような輪郭点ペアは、1個の図形を考えてみ
ると左右1組存在するのみであるが、特殊な凹条角形等
に関しては、複数組存在する場合もある。
実施例のフィールドプロセッサ回路12は、演算により
求めた各輪郭点位置を、各走査線毎に輪郭点ペアとして
まとめる。
そして、このようにして求めた各輪郭点ペアと、図形の
付随データとを含む輪郭点情報を画像合成装置14へ向
は出力する。
その後、フィールドプロセッサ回路″12は、多角形B
、Cに対しても同様にしてその輪郭点情報を順次演算し
、求めた輪郭点情報を画像合成装置14へ向は出力する
。
このようにして、本実施例のフィールドプロセッサ回路
12からは、各多角形A、B、Cの各輪郭点ペア及び付
随データから成る輪郭点情報がその優先度の高い順に順
次演算出力されることとなる。
*多角形認識番号 また、本実施例のフィールドプロセッサ回路12は、後
述する記憶回路32内に付随データメモリ44が設けら
れている場合には、各多角形A。
B、Cに対応する多角形認識番号を発生し、この認識番
号を前記輪郭点ペア及び付随データとともに記憶回路3
2へ向は出力する必要がある。
(以下余白) −28= B3:画像合成装置 本発明の画像合成装置14は、このようにして優先度の
高い順に入力される各多角形A、B、Cの輪郭点情報に
基づき、CRT表示用の画像信号を合成出力している。
本発明において、この画像合成装置14は、記憶回路3
2と、ラインプロセッザ回路34と、ラインバッファ3
6とを含む。
(a)記憶回路 a−1,フィールドメモリ 本実施例において、この記憶回路32は、輪郭点情報記
憶手段として機能し、通常、フィールドメモリ42を用
いて形成されている。そして、CRTの1画面上に表示
される全ての多角形の輪郭点情報を記憶する。
第4図(B)には、このフィールドメモリ42の概念図
が示されており、そのメモリ空間は、走査線と1対1に
対応するよう、1画面を構成する走査線の本数と等しい
数の水平走査記憶エリアに分割され、各記憶エリアには
Y座標に対応したアドレスが与えられている。
従ってフィールドプロセッサ回路12から出力される各
多角形A、B、Cの輪郭点情報は、そのY座標に対応し
た水平走査記憶エリア内の空き領域に、順次書込み記憶
されることとなる。
*データ書込順序 本実施例の装置は、この水平走査記憶エリアに対する輪
郭点情報の書込順序を用いて、各多角形A、B、Cの優
先度を表している。
すなわち、実施例のフィールドプロセッサ回路12は、
優先度の高い多角形A、B、Cの順に輪郭点情報を出力
する。従って、実施例のフィールドメモリ42内の各水
平走査記憶エリア内には、まず優先度の最も高い多角形
Aの輪郭点情報が書込まれ、これに続いて多角形B、C
の順に輪郭点情報が順次書込まれることとなる。
従って、例えばY=20で指定される水平走査記憶エリ
アを例にとると、この記憶エリア内には、アドレスの小
さい順に多角形A、B、Cの各輪郭点情報が書込まれる
ことになる。
*ワード構成 ところで、このようにして書込まれる各多角形の輪郭点
情報に着目してみると、これら各輪郭点情報は、左輪郭
点のX座標XL、右輪郭点のX座標XR及び多角形の付
随データの3者からなる。
このような多角形情報の書込みは、各水平走査記憶エリ
アのワード構成をどのようにしても行えるか、実際的な
ワード構成としては、次に述べる3つのものが考えられ
る。
■1つの輪郭点情報の格納に1つのワードを用い、1つ
のワード内に輪郭点情報を構成する左輪郭点、右輪郭点
及び付随データの全てを格納する。
■1つの輪郭点情報の格納に2つのワードを用いる。そ
して、左輪郭点及び右輪郭点をそれぞれ各ワードに割当
て、付随データもこれを2等■1つの輪郭点情報の格納
に3つのワードを用いる。そして、左輪郭点、右輪郭点
及び付随データをそれぞれのワードに格納する。
本実施例においては、前記いずれのワード構成を採用す
ることも可能であるが、使用するワード数が少い程デー
タのアクセスが速くなることは言うまでもない。
また、前記■〜■のいずれのワード構成を採用するかに
よって、フィールドプロセッサ回路12による輪郭点情
報の書込み方法が異なるものとなる。
まず、■のワード構成を採用した場合には、3つの書込
み方法が考えれる。
まず第1の方法としては、1つの多角形の輪郭点を演算
する過程で、輪郭点ペアが求まった輪郭点情報から順次
書込んでいく方法かある。
この場合には、片方の輪郭点を一〇)記憶するだめのメ
モリが必要である。そして、最初に求まった輪郭点を一
旦このメモリに記憶しておき、これと対をなす他方の輪
郭点が求まった時点で双方の輪郭点を輪郭点ペアとして
書込み記憶する。
第2の方法としては、リード・モディファイ・ライ1〜
(読出し、修正、書戻し)を用いたものがある。
この方法によれば、多角形の輪郭点−演算過程において
、輪郭点ペアの一方の輪郭点が求まると、直ちに付随デ
ータとともにその書込みが行なわれる。そして、その後
輪郭点ペアの他方の輪郭点が求まった時点で、先に書込
んだ輪郭点を読み出し、新に求めた輪郭点とともにその
書込みを再度行う。
なお、付随データはこの時同時に書き込んでも良いし、
他の時点で書き込んでもかまわない。
第3の方法は、1つの多角形の輪郭点を求める手順その
ものが先の2つの方法と異なる。最大点または最小点を
起点として左右輪郭点を同時進行で求め、付随データと
ともに書き込みを行う方法である。この方法では輪郭点
を演算する回路がやや複雑になる。
なお、前記■■のワード構成を採用した場合には、フィ
ールドプロセラ1フ回路12は、1つの多角形の輪郭点
演算過程において輪郭点か求まるごとに直ちにその書込
みを行うこととなる。特に、■のワード構成を採用した
場合には、輪郭点とは別に付随データのみを該当するワ
ードに書込む必要がおる。
a−2,付随データメモリ ところで、前記付随データに着目してみると、この付随
データは、前述したように、原則的にフィールドメモリ
42内へ輪郭点ペアと1纏めにして書込み記憶される。
しかし、フィールドメモリ42内における付随データの
記憶構造は冗長でおるため、付随データのビット数が大
きな場合には、専用のイ」随データメモリ44を別途に
設けることが好ましい。
この場合、フィールドプロセッサ回路12は、輪郭点情
報として、輪郭点ペア及びイ」随データの他に、多角形
認識番号を出力する。
そして、付随データーモリ44内には、前記多角形認識
番号をアドレスとして付随データが書込まれることにな
る。
一方、フィールドメモリ42内には、付随データの代わ
りに多角形認識番号が書込まれることになる。
通常、付随データは、例えば色情報、輝度情報等のビッ
ト数が少ない簡単なものが多く、このような場合には、
前記付随データメモリ44が必要とされることは少い。
しかし、このような付随データに、前記色情報等に加え
て、例えば多角形どうしを合成するために用いるZ軸座
標値、及びその他の特殊機能に関連する情報が含まれて
いるような場合には、付随データを構成するビット数が
極めて多くなり、専用の付随データメモリ44が必要と
なるのである。
(b)ラインバッファ ラインバッファ36は、少くとも1水平走査分のピクセ
ル数に対応した付随データ記憶エリアを有し、各記憶エ
リア内に輪郭点情報に含まれる付随データが書込み記憶
可能に形成されている。
第5図(A)及び第6図(A)には、実施例のラインバ
ッファ36のフォーマツ1〜が示されている。
実施例のラインバッファ36は、後述するラインプロセ
ッサ回路34が、水平走査信号に同期してその垂直走査
位置に対応する水平走査記憶エリアから各輪郭点情報(
付随データ、左輪郭点位置XL、右輪郭点位置XR>を
読み出ずど、各輪郭点情報に含まれる付随データを輪郭
点ペア (×し。
XR)により囲まれるアドレスに順次書込み記憶するよ
う形成されている。
従って、例えば多角形A、B、Cの付随データがそれぞ
れ赤、青、黄色のカラーコードをそれぞれ表すものであ
る場合には、このラインバッファ36の所定領域にはそ
れぞれ赤、青、黄色のカラーコードが書込まれることに
なる。
(C)ラインプロセッサ回路 ラインプロセラ4ノー回路34は、CRTの水平走査に
同期して、フィールドメモリ42内の所定水平走査記憶
エリアから、各多角形の輪郭点情報をその優先度の高い
順に、順次読出す。
そして、読出した輪郭点情報の左輪郭点位置X[と右輪
郭点位置XRとにより囲まれるラインバッファ36内の
記憶エリアに、その付随データを順次書込み記憶する。
本発明において、このラインプロセッサ回路34は、デ
ータ読出し部46と、データ書込み部4Bと、空き領域
検出部50と、を含む。
*データ読出し部 前記データ読出し部46は、水平走査に同期して、その
垂直走査位置に対応する水平走査記憶エリアから各多角
形の輪郭点情報をその優先度に従ってって順次読出す。
例えば、第4図に示すY=20のラインを水平走査する
場合を想定すると、データ読出し部46は、フィールド
メモリ42内におけるY=20の水平走査記憶エリアか
ら、まず多角形Aの輪郭点情報を読出し、次に多角形B
、Cの順に輪郭点情報を順次読出す。
*データ書込み部 そして、データ書込み部48は、輪郭点情報が読出され
る毎に、この輪郭点ペア(XL、XR>によって囲まれ
るラインバッファ36の記憶エリアに、付随データを順
次書込んでいく。
このとき、ラインバッファ36に対するデータの書込み
、すなわち付随データの塗り潰し処理は、輪郭点情報の
読出し順位に従って行われるため、ラインバッフ136
内には、優先度の高い付随データが先に書込まれること
となる。
従って、このラインバッファ36上に、後から書込む付
随データは、先に書かれた付随データ上に重ね書きされ
ることがないよう、その空きエリアく以後空きピクセル
と記す〉に対してのみ行う必要がある。
*空き領域検出部 しかし、このようなラインバッファ36内の空きピクセ
ル検出を、いわゆるリード・モディファイ・ライトの手
法を用いて行っていたのでは、とても回路全体の高速化
を図ることかできない。
そこで、本発明のラインプロレフ11回路34は、空き
領域検出部50を用いて、水平走査中におけるラインバ
ッファ36内の空ぎピクセルを高速で検出している。
第5図(B)及び第6図(B)にはこの空き領域検出部
50のフォーマットが示されており、この検出部50は
、ラインバッファ36内の対応するピクレルが空きピク
セルである場合にはrOJにセラ1〜され、塗り潰しピ
クセルでおる場合には、「1」にセットされる。
そして、空き領域検出部50の検出する空きピクセル情
報に基づき、輪郭点情報が読出されるごとに、前記デー
タ書込み部48は、その左輪郭点位置×し及び右輪郭点
位置XRによって囲まれるラインバッファ36内の空き
ピクセルに付随データを順次書込んでいく。
これと同時に、空き領域検出部50は、前記左輪郭点位
置及び右輪郭点位置により囲まれた空きピクセル内に新
な付随データが書込まれたことを検出する。
*塗り潰し動作の具体例 従って、例えば第4図に示すY=20のラインを水平走
査し、このとき各多角形A、B、Cの輪郭点情報中に、
赤、青、黄のカラーコードが付随データとしてそれぞれ
含まれている場合を想定すると、ラインプロセッサ回路
34は、フィールドメモリ42内におけるY=20の水
平走査記憶エリアから、まず多角形への輪郭点情報を読
出す。
そして、第6図(A>に示すごとく、この輪郭点情報に
含まれる左輪郭点位置XLAと右輪郭点位置XRAとに
より囲まれたラインバッファ36のメモリ領域を、まず
赤のカラーコートで塗り潰していく。これと同時に、第
6図(B)に示すごとく、空き領域検出部50は、左輪
郭点位置XLA及び右輪郭点位置XRAにより囲まれた
個所以外の領域をラインバッファ36内の現在の空きピ
クセルとして検出する。
このようにして多角形Aの塗り潰し処理が終了すると、
次に、フィールドプロセッザ回路34は、次に優先度の
高い多角形Bの輪郭点情報を同様にして読出し、その輪
郭点情報に含まれる左輪郭点及び右輪郭点位置XLB、
 XRBにJ二り囲まれるメモリ領域を、第5図(A)
に示すごとく、青のカラーコードで塗り潰していく。
このとき、ラインプロセッサ回路34は、ラインバッフ
ァ36内に既に書込まれた赤のカラーコード上に重ね書
きされないように、空き領域検出部50の検出する空き
ピクセル(第6図(B))に対してのみ行われる。
そして、空き領域検出部36は、同様にしてこのような
書込み動作に基づき第5図(B)に示すようにラインバ
ッファ36内の新な空きピクセル領域をリアルタイムで
検出Jる。
そして、多角形Bの塗り潰し処理が終了すると、次に多
角形Cの塗り潰し処理が同様にして行われる。
このにうにして、本実施例のラインプロセッサ回路34
は、ラインバッファ36を用いて1水平走査分の画像信
号を合成する。
そして、このようにしてラインバッファ36内に合成さ
れた水平走査用の画像信号は、CRT−の水平走査に同
期してカラーコート(〜メモリ38に入力され、ここで
カラーコードに基づいた具体的なカラー信号に変換され
、CRT 40へ向は出力される。
実施例のラインプロセッサ回路3/1は、このようなラ
インバッファ36に対する画像信号の合成書込み及び出
力を、CRTの水平走査に同期して繰返して行うため、
CRT40上には、画像情報供給源10から出力される
シュミレーション画像が、多角形の組合せ情報として良
好に表示されることになる。
(以下余白) (d)本実施例と従来装置との比較 ■本実施例の装置では、いわゆる付随データのリード・
モディファイ・ライトという作業が不要となる。
すなわち、ビットマツプ・ディスプレイの方式を用いた
画像合成装置では、ビットマツプメモリ内に画像の輪郭
線を設定し、その後この輪郭線内を所望の°付随データ
で塗り潰していくといういわゆる「塗り潰し作業」が必
要となる。
しかし、従来装置を用い、このような塗り潰し処理を、
優先度の高い図形から順に行っていく場合を想定すると
、先に書き込まれた優先度の高い情報を、後から書き込
む優先度の低い情報で消去することがないよう、いわゆ
るリード・モディファイ・ライトという時間のかかる作
業をその都度行う必要があり、画像合成を短時間で行う
ことができない。
特に、このようなリード・モディファイ・ライトの処理
を行うと、前記塗り演し作業が画像の変化に対し追従で
きない場合が多く、動きの速い動画等のリアルタイム表
示を得ることができないという問題があった。
また、このような塗り潰し作業は、使用するパスライン
を大容量のものとすることにより、高速で行うことも可
能である。しかし、このようにすると、扱う情報量に比
し、パスライン及びその他の部材の容量が大ぎくなり過
ぎ、装置全体が大型でかつ高価なものとなってしまうと
いう問題か発生する。
これに対し、実施例の画像合成装置は、空き領域検出部
50を用いて、ラインバッファ36内の空きエリアを検
出し、付随データの塗り潰しを行っている。このため、
従来装置のように、付随データの塗り潰し処理を行う際
、リード・モディファイ・ライトという時間のかかる作
業を全く行う必要がなく、画像合成を高速で行うことが
可能となる。
特に、付随データのリード・モディファイ・ライト行わ
ない場合には、画像合成を行う際のデータ演算量が極め
て少くてすむ。従って、バスラインの容量を大きくする
ことなく、画像価号の合成をリアルタイムで行うことが
可能となる。
■本実前例の装置では、使用J゛るメモリの容量を少な
くすることができる。
すなわち、従来装置では、少くとも1画面分の全ピクセ
ル数に対応した付随データを記憶するピッ1〜マツプメ
モリを必要とした。
しかし、本実施例の装置では、ビットマツプメモリにか
わり、1画面分の画像情報の記憶用にフィールドメモリ
を用い、塗りつぶし作業用にラインバッファを用いて、
役割の分担を行っている。
フィールドメモリは、ピクセルとの対応関係はないため
、ビットマツプメモリより小さな容量で済む。一方、ラ
インバッファはピクセルとの対応関係はあるが、その容
量は走査線の1乃至2本分でよい。
従って、メモリの総容量をビットマツプメモリより小さ
くすることが可能となる。
■本実節例の装置は、優先度の高い画像の脱落を伴うこ
となく、画像信号を良好に合成出力するととができる。
すなわち、リード・モデ′イフフイ・ライトを用いない
装置として、従来より優先度の低い図形から順に塗潰し
処理する装置が知られている。
このような従来装置では、なんらかの原因でデータの書
込み時間が不足すると、最も優先度の高い図形をメモリ
へ書込むことができず、この結果CRT画面上には優先
度の低い図形のみが表示され、優先度の高い図形が欠落
してしまう場合があるという重大な欠点があった。
これに対し、本実施例の装置では、フィールドメモリ4
2内の各水平走査記憶エリア内に多角形A、B、Cの輪
郭点情報をその優先度の高い順に順次書込み記憶し、こ
のようにして書込まれた各輪郭点情報を、ラインプロセ
ツザ回路34を用いて優先度の高い順に順次読出すよう
形成されている。
従って、なんらかの原因でデータの書込み読出し時間が
不足した場合でも、最も優先度の高い図形の脱落を伴な
うことなく、画像信号を良好に合成出力することができ
る。
■本実前例の装置は、リアリティの高い疑似3次元画像
をリアルタイムで合成出力することができる。
すなわち、本実施例の装置は、疑似3次元画像を表示す
るために、3次元物体の表面形状を、複数の多角形の集
合体として取扱っている。
従って、本実施例によれば、前述したように、少い情報
、メモリ容量でよりリアリティの高い疑似3次元画像を
リアルタイムで合成出力することが可能となる。
C:具体例 次に、本発明の装置の具体的な実施例を詳細に説明する
。
C1:第1の具体例 実施例の装置は、次のような仕様に基づき水平走査線1
本辺り64個の多角形を表示できるように形成されてい
る。
(以下余白) AQ    − (a)1 (イ)CRT (インターレース) ピクセル数   576 X448個 (576x224個/フィールド) 走査線数    525本 (262,5本/フィールド) 垂直同期周波数 60.015Hz (垂直周期16.663m5) 水平同期周波数 15.754KHz (水平周期63.477μs) ドツトクロック周波数 12.288MHz (ロ)多角形表示個数(1画面)  1.024個(ハ
)多角形表示個数(水平)64個 (ニ)入力情報の座標範囲 0≦X≦4095 、0≦Y≦2047(ホ)表示座標
範囲 2048≦X≦2623. 1024≦Y≦1471(
回路上 O≦X≦575 、0≦Y≦447とみなして
いる。) (b)デュアルポートRAM また、本実施例の装置の各メモリ、例えばコミュニケー
ションメモリ28.フィールドメモリ42)ラインバッ
ファ36には、前段のプロセッサによるデータの書込み
と、後段のプロセッサによるデータの読出しとが独立で
行われる、いわゆるデュアルポートRAMを用いること
が好ましい。
本実施例において用いられているこれらデュアルポート
RAMは、それぞれ書込み及び読出し作業に必要とする
容量の2倍の記憶容量を有し、そのメモリ空間が2つの
記憶エリアに2等分されている。
そして、このように2等分された各記憶エリアは、前段
のプロセッサ及び後段のプロセッサにより一定周期で交
互にアクセスされるように形成されている。
従って、このデュアルポー1− RA Mは、その一方
の記憶エリアにデータの書込みか行われている場合には
、他方の記憶エリアからは書込まれたデ−タの読出しが
行われており、また一方の記憶エリアからデータの読出
しが行われている場合は、他方の記憶工1ノアに新なデ
ータの書込みが行われることとなる。
第1表には、記憶エリアの切換周期が、各メモリ毎に示
されている。
(以下余白) 第1表 (C)画像情報供給源 本実施例において、画像情報供給源10はCRTのフィ
ールド走査に同期して、優先度の高い順に多角形情報を
順次出力している。
例えば第4図(A)に示す画像をCRT上に表示する場
合、多角形情報は、その優先度に従って図形A、B、C
の順に順次出力される。
このようにして出力される各多角形情報には、その付随
データと、多角形の各頂点座標データ(X、Y)が含ま
れている。
実施例において、前記付随データは、多角形の表示色を
表すカラーコードから成るものとする。
このカラーコードは、前記カラーパレットメモリ38の
カラー信号読出しアドレスとして機能するものである。
また、前記各多角形の頂点座標データは、第7図(A>
に示すよう、多角形の輪郭に沿ってal 。
a2.a3.a4の順に、反時計回りに出力する必要が
おる。
これは、後述するように、フィールドプロセラサ回路1
2に裏返し多角形を除去する機能を発揮させるためであ
る。
このようにして、コミュニケーションメモリ28内には
、第7図(B)、(C)に示すように、多角形A、B、
Cの多角形情報がその優先順位に従って書込まれること
になる。
(d>フィールドプロセッサ回路 第8図には、本実施例のフィールドプロセッサ回路12
の具体的な構成が示されている。
鯨 実施例のフィールドプロセッサ回路12は、前処理回路
52.除算回路54.線分回路562輪郭点バッファ5
81輪郭点カウンタ6oを含む。
前記前処理回路52は、コミュニケーションメモリ28
内に例えば第7図(C)に示すように書込まれた多角形
情報を、その優先度に従って多角形A、B、Cの順に順
次読出す。
そして、続出された多角形情報を、多角形を構成する各
辺の情報に整理して線分回路56へ向は出力する。この
時、除算回路54は、多角形の各辺の傾きを演算するた
めに用いられる。
また、線分回路56は、前処理回路52から入力される
データに基づき、最初に優先度の一番高い多角形Aの輪
郭点ペア群を演算し、次に多角形B、Cの順に輪郭点ペ
ア群をそれぞれ演算する。
そして、演算した輪郭点ペアをカラーコードとともに輪
郭点情報としてフィールドメモリ42へ順次書込んでい
く。
ここにおいて、前記輪郭点バッファ58は、輪郭点ペア
を得るために、先に求まった輪郭点を一時的に記憶して
おくために用いられる。
また、前記輪郭点カウンタ60は、各水平走査線毎の輪
郭点の数をカラン1〜するレジスタ一群として用いられ
る。
従って、この輪郭点カウンタ60は、このカウント値を
2で割ると、1水平走査線上に表示される輪郭点ペアの
カウンタとみなり−ことができる。
これは、フィールドメモリ42の個々の水平走査記憶エ
リアに対する書込みポインターに他ならない。
また、そのカウント値の最下位ビットは、左輪郭点及び
右輪郭点からなる輪郭点ペアが完成したか、それとも輪
郭点ペアの片割れしかできていないのか・を示すフラグ
として使うことができる。
臥昨 第9図〜第13図には、前記フィールドプロセッサ回路
12のフローチャートが示されている。
このフローヂp−l〜中には、次のような各種の変数が
用いられており、大文字の変数の多くは実在するレジス
タを表し、小文字の変数はパスライン上に現れる数値を
表している。(以下余白)X、Y:多角形情報に含まれ
る各頂点のX、Y座標値。
XO、YO:多角形の最初の頂点座標値。
Xl、Yl :辺の始点(有向線分としての)座標値X
2.Y2  :辺の終点く有向線分としての)座標値Q
 (Quotient) :除算結果、商。
すなわち辺の勾配 X、Y:輪郭点の座標値 YE (Y  End) :辺のプロット終了点のY座
標値 XV (X  Visible)  :表示画面上に:
 ’il’3 ケル輪郭点のX座標値 B R(B uffer) :走査線番@Rに対応する
輪郭点バッファ。
CR(Counter) :走査線番号Rに対応する輪
郭点カウンタ。
まず第9図には、フィールドプロセッサ回路12の全動
作を表すフローチャートが示されており、このフィール
ドプロセッサ回路12は、新たなフィールド走査が行わ
れる度に所定のフィールド処理動作をくりかえして行う
。
第10図には、第9図に示すフィールド処理動作が示さ
れている。
実施例の装置は、まず新なフィールド走査が開始される
と同時に、224本の各水平走査線に対応して設定され
たカウンタ60のカウント値GO5CLC2,・・・C
223をOにクリア覆る。
そして、コミュニケーションメモリ28から優先順位の
高い順に多角形情報を1つずつ読み出し、所定の多角形
の処理動作を行う。
すなわち、実施例の装置は、読出しは多角形情報に基づ
き、当該多角形の全輪郭点ペアを演算する。そして、各
輪郭点ペアをカラーコードと組合せ、輪郭点情報として
フィールドメモリ42内l\書き込み記憶する。
例えば、コミュニケーションメモリ28内に、第7図(
C)に示すような多角形情報が格納されている場合を想
定すると、まず多角形Aに対して前述した処理を行い、
この処理が完了した時点で、次に多角形B、多角形Cに
対し順次同様の処理を行う。
そして、全多角形についての処理が終了した時点で、第
4図(B)において斜線で示すように、フィールドメモ
リ42内の各水平走査記憶エリアに終了コードを書込む
。具体的には、P=0.1゜2)・・・223及びカウ
ンタ60のカウントCO。
CI、 C2,C223の組合せをアドレスとして、前
記終了コードの書込みを行う。
第11図には、第10図に示す1つの多角形の処理動作
についてのフローチャートが示されている。
実施例において、例えば多角形Aについての処理動作が
開始されると、この多角形Aの最初の頂点a1のX、Y
座標を読出し、次に頂点a2のX。
Y座標を読出す。
ここにおいて、XO,YO,Xl、Yl、X2.Y2は
それぞれ実際のレジスタを用いて設定され、×2又はY
2に値をセラ1〜すると、自動的にその元の値がそれぞ
れxlとYlにセットされるように形成されている。な
お、この時XLYIの元の値は自動的に消滅することと
なる。
このようにして、頂点座標a1と82のXY座標が読出
されると、この読出し情報に基づき1つの辺at、a2
の処理動作が行われる。
このような動作を多角形の各辺at a2゜a2 a3
.a3 a4.a4 alについて順次行う。
第12図には、第11図に示す1つの辺の処理動作が示
されている。
まず、実施例の装置は、対象となる辺の両端Y座標が一
致しているか否かの判断を行う(ステップ120)。そ
して、両端のY座標が一致している場合には、この辺を
プロットする必要がないものと判断しこの辺に対する処
理動作を中止する。
つぎに、実施例の装置は、対象となる辺のY座標が、全
ての点で画面外であるか否かの判断を行う(ステップ1
21.’122)。
そして、対象となる辺が、受付座標範囲内であっても、
その辺を構成する全ての点でそのY座標が画面の外であ
るならば、この辺をプロワ1〜する必要がないものと判
断し、この辺に対する処理動作を終了する(クリッピン
グの第1段階)。
次に、実施例の装置は、対象とする辺の傾きQを演算す
る(ステップ123)。
この時、辺の傾きは、実際には整数部と余りの2つに分
けて求められるが、第12図においては、アルゴリズム
の説明を簡単にするために、傾きQを実数とみなしてい
る。
このようにすることにより、対象とする辺を表す式が次
のようにして設定される。
X=QY+X1−QYI 2−YI Q=  □ 2−Xi 次に、対象とする辺のどの端から輪郭点を演算を開始す
るかを決定する(ステップ124)。このため、まず辺
の両端のY座標、YLY2のどちらかが大きいかを判断
し、輪郭点の演算がかならずY座標の増加方向に行われ
るよう、輪郭点の演算開始点を初期設定する。
次に、対象とする辺が各水平走査線と交差する点、すな
わち輪郭点のX座標の演算を、その演算開始端から演算
終了端に向けて順次行う。
例えば第4図(A)に示す辺al、a2を例にとると、
まずこの辺al、a2と)l−6の水平走査線と交差す
るX座標が求められる(ステップ125)。次に、Y=
8.Y=10の水平走査線と交差する輪郭点が順次求め
られる。
そして、水平走査線のY座標が、測定終了端として設定
されたY座標YEとなった時点で、この辺a1 a2に
対する輪郭点演算動作を終了する(ステップ126)。
なお、対象となる辺at a2と交差するY座標が、画
面の外側にある場合には輪郭点を求める必要がないため
、その位置における輪郭点の演算動作が行われない(ク
リッピングの第2段階)(ステップ127,128)。
また、本実施例では、偶数フィールドと奇数フィールド
の走査が交互に行われている。
従って、実施例の装置では、今行われている走査が偶数
フィールドか奇数フィールドかを判断し、偶数フィール
ドの場合には、偶数の水平走査線(Y=0.2.4.・
・・)と交差する輪郭点のみを演算し、奇数フィールド
の場合には奇数の水平走査線(Y=1.3,5.・・・
)と交差する輪郭点のみを演算するように動作する(ス
テップ129)。
第13図には、第12図に示す輪郭点の処理動作(ステ
ップ125)が示されている。
実施例の装置は、まずCRT画面の左側上限を原点とし
た新なXV座標を求める(ステップ130)。この新な
xV座標は本来のX座標から2048を差し引いた値で
ある。
また、本来のX座標が画面の外にあるならば、これを画
面の両端に表示するようにxv=o、xV=575にそ
れぞれ設定してやる(クリツピンこのようにして求めた
新なXV!標自体が、実施例のフィールドプロセッサ回
路12が演算する輪郭点のX座標となる。
そして、このようにして輪郭点が求まると、次にこの輪
郭点を書込むアドレスRを演算する(ステップ131)
。ここにおいて、関数1nt(X)は、Xを越えない最
大の整数を表し、また、(y−1024)は、画面の左
上隅を原点とする新なY座標を表している。
そして、前記アドレスRで指定されるに従いフィールド
メモリ42内の水平走査記憶エリアに前記輪郭点XVを
格納し、当該エリアに対応して設けられたカウンタ60
のカラン1〜(直CRをインクリメントする(ステップ
132,133)。
なお、カウンタ60のカラン(〜値CRが偶数である場
合には、左輪郭点のみが求められている状態である。こ
のため、求めた輪郭点を次に右輪郭点が求まるまでバッ
ファ58内へ一時記憶しておき、カウンタ60のカウン
ト(直CRをインクリメントする(ステップ134)。
また、本実施例の装置は、3次元の立体画像を2次元上
に疑似3次元画像として表示するものである。
ところで、画像情報供給源10から出力される、立体表
面側の多角形情報は、反時計回りにその頂点座標が与え
られている。しかし、これとは逆に、立体の裏面側に位
置する多角形は、時旧回りに頂点座標が与えられた裏が
えしの多角形情報として出力される。
このため、実施例の装置は、Y座標の増減と、輪郭点の
大小とを組合せて比較し、裏返しの多角形情報の除去を
行っている(ステップ135)。
なお、本実施例において、前処理回路46及び除算回路
54が、第9図〜第11図に示す動作及び第12図の前
半の動作を扱い、線分回路56゜輪郭点バッファ58及
び輪郭点カウンタ60が、第12図往生及び第13図に
示す動作のほとんどを扱っている。
また、前記フローチャートにおいては、説明を簡単にす
るために直列処理を行う場合を例にとり説明しているが
、必要に応じて並列処理、パイプライン処理を導入して
高速化を図ることも可能である。
(e)フィールドメモリ 本実施例において、記憶回路32は、フィールドメモリ
42のみからなり、付随データメモリ44は設けられて
いない。これは、とりあつかわれる付随データが、前)
ホしたようにカラーコードという比較的ピッlへ数の少
ないデータだからである。
このフィールドメモリ42は、1フイールド内に表され
る全多角形の輪郭点情報を記憶するものであり、実施例
においては、28ピッ1.、×215(32K)ワード
のRAMで構成されている。
なあ、このフィールドメモリ42は、前述したように、
デュアルポー1〜RAMとして実際の作業エリアの倍の
容量を有するよう形成されている。
このため、1つの作業エリアには、全容量の半分、すな
わち28ビツトX214(16k>ワードの容量がある
。
また、本実施例においてCRTは飛越し走査によって偶
数フィールドと奇数フィールドとを交互に表示している
。このため、このフィールドメモリ42のメモリ空間は
、第4図(B)に示すように、偶数フィールドの各走査
線(Y=0.2,4.・・・)又は奇数フィールドの各
走査線(Y=1.3,5.・・・)にそれぞれ1対1に
対応したブロックに分割されている。
ここにおいて、前記仕様のところで説明したとおり、1
フレ一ム画面を構成するY座標は回路構成上448本で
あるため、奇数フィールド又は偶数フィールド中の走査
線数は224本である。また、1本の水平走査線上に表
示される多角形の最大個数は64個である。
従って、1ワード中に1個の輪郭点情報く輪郭点ペアと
カラーコードからなる。)を格納する場合を想定すると
、実施例のフィールドメモリ42において実際に使用さ
れている作業エリアは、28ビツトX14336  (
−64X224 )ワードとなる。
第14図には、このフィールドメモリ42内に書込まれ
る輪郭点情報のフォーマットか示されている。各輪郭点
情報は、8ピツ1〜のカラーコードと、10ビツトの左
輪郭点X座標×1−と、10ビツトの右輪郭点X座標X
Rと、を含む合5128ピッ1〜のデータからなる。
そして、フィールドプロセッリー回路12から順次出力
される各輪郭点情報は、この輪郭点情報に含まれるY座
標によって指定される水平走査記憶エリアに、その優先
順位に従って、アドレスの若い方から順に書込まれ、こ
の記憶エリアの末尾には終了コードが書込まれる。
但し、水平走査記憶エリア内が64個の輪郭点情報で埋
め尽された場合には、終了コードの書込は行われない。
また、実施例のフィールドメモリ42は、第15図に示
すごとく、3MHzのクロックに従いデータの書込み及
び読出しが制御されている。すなわち、フィールドプロ
セッザ回路12から出力されるデータのクロックがHレ
ベルのとぎに書込まれ、書込まれたデータの読出しはク
ロックが「レベル−68= の時に行われている。
なお、フィールドメモリはビデオ画面仝体でなく、画面
半分あるいは一部のみを記憶するようにしても良い。
(f)ラインバッファ 第5図(△)及び第6図(A>には、ラインバッファ3
6のフォーマットが示されている。このラインバッファ
36は、1本の走査線を構成する各ピクセルに対応して
Oから575のアドレスを有し、各アドレスには付随デ
ータ記憶用に8ビツトの記憶エリアが割り当てられてい
る。
実施例において、このラインバッファ36は、8ピッl
−X 576ワードのメモリ容量の記憶エリアを2個有
するデュアルポートRAMを用いて形成されている。
そして、フィールドメモリ42から輪郭点情報が読み出
される度に、その左輪郭点×1−及び右輪郭点XRによ
って囲まれる記憶エリアは、その付随データによって塗
り潰し処理される。
実施例の装置は、この塗り潰し処理を後述するようライ
ンバッファ36の空きエリアに対してのみ行うよう形成
されている。
(g)ラインプロセッサ回路 第16図には、本実施例のラインプロセラ4ノ回路34
の詳細な構成が示されている。
ラインプロセッサ回路34は、CRTの水平走査に同期
して、フィールドメモリ42内の所定水平走査記憶エリ
アから多角形の輪郭点情報を読出し、ラインバッファ3
6を介して水平走査用の画像信号を合成出力している。
*輪郭点情報の読出し 実施例において、このラインプロセッサ回路34は、C
RTの水平走査に同期して該当する走査ラインの選択信
号を出力するラインカウンタ70と、0番から順に優先
度番号を発生ずる優先度番号カウンタ72と、を含み、
これら各カウンタの出力を読出しアドレスとしてフィー
ルドメモリ42へ向は出力する。
ここにおいて、前記ラインカウンタ70及び侵先度番号
カウンタ72の出力は、制御回路74からフィールド走
査開始パルス及び水平走査開始パルスが出力される毎に
それぞれクリアされる。
この結果、ラインカウンタ72の出力する選択信@(Y
座標データ)により指定された水平走査記憶エリアから
、輪郭点情報がその優先度の高い順に順次読み出される
ことになる。
この時、読出された各輪郭点情報に含まれる左輪郭点位
置XL、右輪郭点位置xR,カラーコードはそれぞれラ
ッチ回路76に−けラッチされる。
*塗り潰し処理 そして、ラッチ回路76内に輪郭点情報がラッチされる
ごとに、その左輪郭点位置Xしと右輪郭点位置xRとに
より囲まれるラインバッファ36のメモリエリアは、付
随データで塗り潰されていく。
実施例のラインプロセッザ回路は、このような塗り潰し
処理が終了する度に、新たな多角形の輪゛郭点情報を読
出し、ラインバッファ36に対して同様な塗り潰し処理
を行う。
従って、例えば第4図に示ずY=20の水平走査記憶エ
リアから輪郭点情報を順次読出す場合を想定すると、ラ
インバッファ36は、多角形A。
B、Cの付随データで順次塗り潰し処理されることとな
る。
このとき、ラインバッファ3Gに対する塗り潰しは、輪
郭点情報の読出し順位に従って行われるため、ラインバ
ッファ36上には、優先度の高い付随データが先に書込
まれることになる。
従って、このラインバッファ36上に後から書込む付随
データは、先に書かれた付随データ上に重ね書きされる
ことがないよう、空きピクセルに対してのみ行う必要が
ある。
しかし、前述したように、ラインバッファ36内の空き
ピクセル検出を、いわゆるリード・モディファイ・ライ
1〜の手法を用いて行ったのでは、とても回路全体の高
速化を図ることかできない。
本発明の特徴的事項は、ラインバッファ36に対しリー
ド・モディフアイ・ライ1〜を行うことなく、ラインバ
ッファ36に対する付随データの塗り潰し処理を行うこ
とにある。
このため、実施例の装置には、空き検出/データ書込み
回路78が設けられている。そして、ラインバッファ3
6内の空きピクセルをリアルタイム検出し、ラッチ回路
76に輪郭点情報がラッチされるごとに、その輪郭点ペ
アによって囲まれるラインバッファ36内の空きピクセ
ルに、付随データの書込みを行っている。
実施例において、この回路7Bは、フリップフロップ群
80.プライオリティエンコーダ82゜ラッチ回路84
.デコーダ86.比較回路88゜オアゲート90を含む
。
前記ノリツブフロップ群8oは、1本の水平走査線上の
全ピクセルと1対1に対応する576個のフリップフロ
ップからなる。
第5図(B)及び第6図(B)には、前記フリップフロ
ップ群80のフォーマツl〜が示されており、前記57
6個のフリップフロップには、1本の走査線を構成する
ピクセルに対応してO〜575のアドレスか割り当てら
れている。
各フリップフロップは、対応するピクセルが空ぎピクセ
ルである場合には「O」にセラ1〜され、塗り潰しピク
セルである場合には「1」にサラ1〜される。そして、
各フリップフロップの出ノJはそれぞれプライオリティ
エンコーダ82へ向は出力される。
プライオリティエンコーダ82は、このようにしてフリ
ップフロップ群80から出力される576個の空きピク
セル情報と、ラッチ回路76から出力される多角形の左
輪郭点X座標(Xl)とを照合する。
そして、空ピクセルの中から、そのX座標が左輪郭点X
座標(×し)以上で、かつ最も小さいものを高速で検出
し、この検出結果を「次に書込みを行うべきピクセルの
X座標」としで出力する。そして、このX座標値は、ラ
ッチ回路84を介してラインバッファ36に向け「書込
みアドレス」として出力される。
この結果、この書込みアドレスで指定されるうインバッ
ファ36の空きピクセルには、ラッチ回路76にラッチ
されている多角形の付随データが書込まれることになる
。
これと同時に、プライオリティエンコーダ82の出力は
、ラッチ回路84を介してデコーダ86にフィードバッ
クされる。そして、このX座標値により指定されるフリ
ップフロップは、空きピクセル表示状態「O」から、ピ
クセル塗り潰し状態「1」にセットされる。
このようにして、実施例の装置では、ラインバッファ3
6とフリップフロップ群80とか連動して動作し、この
結果、ラインバッファ36内において左輪郭点XL及び
右輪郭点XRに挟まれた空きピクセルは新たな付随デー
タによって塗り潰し処理されることになる。
そして、1組の輪郭点(XL、XR>により囲まれた領
域に対する塗り潰しは、次のJ:うな場合に終了する。
■まず、左輪郭点より石に「空きピクセル」か175 
一 つもなくなった場合に終了する。
この場合には、プライオリティTン]−ダ82から、オ
アゲート90に向け[空きピクセルなし]の状態を表す
Hレベルの信号が出ノjされる。
■また、検出した空きピクセルか右輪郭点に等しい場合
か、またはこれより右側に存在するような場合にも終了
する。このような場合を検出するため、実施例の装置で
は、比較回路88が用いられている。
すなわち、比較回路88は、ラッチ回路76から出力さ
れる右輪郭点のX座標とラッチ回路84から出力される
[次に書込みを行うべきピクセルのX座標]とを比較し
、ラッチ回路84の出力するX座標がラッチ回路76の
出力するX座標と等しくなった場合、またはこれを上回
った場合に、塗り潰し動作終了を表す「Hレベルの信号
」をオアゲート90に向は出力する。
そして、オアグー1〜90は、このようにして出力され
るHレベルの信号を塗り演し終了信号として制御回路7
4へ向は出力する。これにより、制御回路74は、優先
度番号カウンタ72の出力をインクリメントする。実施
例の装置は、このようにして1つの多角形の輪郭点情報
に基づく塗り潰し作業が終了する毎に、優先度番号カウ
ンタ72の出力をインクリメントシ、次の輪郭点情報の
読出し塗り潰し作業を同様に行う。
*塗り潰し動゛作の具体例 従って、例えばY=20をアドレスとして指定されるフ
ィールドメモリ内の水平走査記憶エリアから、多角形A
、B、Cの順に輪郭点情報が読出される場合を想定する
と、読出された輪郭点情報に基づく塗り潰し処理は次の
ようにして行われる。
すなわち、この水平走査記憶エリアから輪郭点情報読出
しが開始される前は、ラインバッファ36内の各ピクセ
ルは全て空き領域である。従って、この状態において、
フリップフロップ群80は、全て「0」にセットされて
いる。
この状態で、まず最も優先度の高い多角形Aの輪郭点情
報が読出されラッチ回路76内にラッチされると、その
付随データ、すなわら赤のカラーコードは、その輪郭点
ペアXLAとXRAに囲まれたラインバッファ36内の
記憶エリア(XL八へXくXRAなるX領域)内に第6
図(A>に示すように順次書込まれていく。
これと同時に、その輪郭点ペアXLAとXRAとにより
囲まれたフリップフロップ群80内の各フリップフロッ
プは第6図(B)に示ずごとく「1」に順次セラ1〜さ
れていく。
そして、多角形Aのカラーコード塗り潰し処理が終了す
ると、オアゲート90から塗り潰し終了信号が出力され
、優先度カウンタ72が1つインクリメントされ、次に
多角形Bの輪郭点情報の読出しが開始される。
そして、多角形Bの輪郭点情報が読出されると、この輪
郭点情報は同様にしてラッチ回路16内にラッチされる
。
この状態において、フリップフロップ群80は、第6図
(B)に示すごとく、ラインバッファ30内のXLAと
XRAとにより囲まれた領域が塗り潰し処理されている
ことを検出している。
従って、実施例のラインプロセッサ回路34は、その輪
郭点ペアXLBとXRBとにより囲まれたラインバッフ
ァ36内の空き領域(×[8≦X<XLAなるX領域)
内にその付随データ、すなわち青のカラーコードを順次
書込んでいく。
これと同時に、実施例の装置はフリップフロップ群80
内のXLBとXLAとにより囲まれた領域内のフリップ
フロップを順次「1」にセットしていく。
この結果、多角形Bの塗り潰し処理が終了した時点で、
ラインバッファ36内には第5図(A)に示すごとく多
角形AとBのカラーコードがそれぞれ書込まれ、またフ
リップフロップ群80は、第5図(B)に示すように、
ラインバッファ36内の塗り潰し領域を検出することに
なる。
これと同時に、制御回路74内には塗り潰し終了信号が
入力され、次の多角形Cの読出し及び塗り潰し処理が同
様にして行われる。
このとき、多角形Cの輪郭点ペア×1−CとXRCとに
より囲まれた領域内には何ら空き領域がないため、その
付随データの書込みは行われない。
このようにして、本実施例のラインプロセッサ回路34
は、CRTの水平走査に同期して、各水平走査毎にライ
ンバッファ36内に水平走査用の画像信号を良好に合成
書込みすることかできる。
そして、実施例の装置は、このようにしてラインバッフ
ァ36内に書込まれたカラーコードを、CRTの水平走
査に同期してアドレス「O」。
「1」、・・・r575Jの順に順次力ラーパレツ1〜
メモリ38へ向は出力している。これにより、カラーパ
レットメモリ38からは、多角形A、Bを指定されたカ
ラーで表示する映像信号がCRT40へ向は出力される
こととなる。
従って、このような動作を、水平走査に同期してくりか
えして行えば、画像情報供給源10から出力される多角
形情報に基づき、CRT40上に所望の画像信号をリア
ルタイムで表示することが可能となる。
*空きピクセルの処理 ところで、前述したように、1本の水平走査線に対する
塗り潰し処理が全て終了した時点でラインバッファ36
内に空きピクセル(空き記憶エリア)が残っている場合
がある。
このような空きピクセルは、画面上では、全ての多角形
の外側に位置する点であり、従って、このような空きピ
クセルに関しては、多角形が存在しないことを表す情報
をカラーパレットメモリ38へ向は出力しなければなら
ない。
このような方法としては、次のような3通りの方法が考
えられる。
■データの書込みに先立ってラインバッファ36を予め
初期化しておく。
■フリップフロラフ群80の全ての内容を、画像信号の
出力に同期してシリアルに出力する。
■1本の水平走査線の塗り潰し処理が全て終了した後、
ラインバッファ36の空きピクセルを、空きピクセル情
報で全て塗り潰し処理する。
81−一 このような方法のうち、3番目の方法が比較的簡単に採
用することができる。
*多角形の表示可能数 なお、実施例のラインプロセッサ回路34を用いて、1
本の水平走査線上に何個の多角形を表示可能であるかに
ついての検討を行った。
この検討の結果、計算上では、12MHzのドツトクロ
ックをサイクルとしてラインバッファ36の書込みを行
う場合を想定すると、1水平走査線辺り203以上の多
角形をリアルタイム表示可能であることが確認された。
*デュアルポートRAM なお、実施例のラインバッファ36は、前述したように
デュアルポートRAMを用いて形成され、そのメモリ空
間が2つの記憶エリアに2等分されている。
従って、このラインバッファ36は、その一方の記憶エ
リアにラインプロセラ4ノ回路36からテ′−タの書込
みが行われている場合には、他方の記憶エリアからデー
タの読出しが行われており、また、一方の記憶エリアか
らデータの読出しが行われている場合には、他方の記憶
エリアにラインプロセッサ回路14によるデータの書込
みが行われることとなる。
(以下余白) C2:第2の具体例 一フイールドメモリ42の他の実施例一本発明において
、フィールドメモリ42には、各水平走査線に対応した
複数の水平走査記憶エリアが設けられている。
このような水平走査記憶エリアは、第4図(B)に示す
ように、フィールドメモリ42内のメモリ空間を、単純
に全走査線数に対応した数の単位ブロックに等分割して
設定することも可能である。
しかし、このようにすると、各ブロックのメモリ容量が
固定され、1本の水平走査線上に表示し得る多角形の個
数は、各ブロックのメモリ容量により制限されてしまう
。このため、1つのブロックがオーバーフローしている
のにもかかわらず、他のブロック内に空き領域がたくさ
ん存在するというような状況が頻繁に発生し、メモリの
利用効率が悪いという問題がある。
このような問題を解決するために、各水平走査記憶エリ
アを完全不連続型又は半年連続型とし、そのメモリ容量
をフレキシブルに設定可能に形成することが好ましい。
完全不連続型 第17図には、このようにして形成された完全不連続型
フィールドメモリ42の好適な1例がされている。図に
おいて、このフィールドメモリ42のメモリイメージは
、1画面当りのメモリ容量が16384 (=214)
ワード、ブランキングを除く走査線数が224本/フィ
ールドとして描かれている。
そして、このフィールドメモリ42の各ワード中には、
1次のアドレス」を表す項目が含まれており、後段のラ
インプロセッサ回路34が、1ライン分の輪郭点情報を
連続的に読み出すことを可能にしている。
ところで、実施例のフィールドメモリ42は、1画面辺
り16384 (=214>個のワードがおるため、次
の読出アドレス指定を行うには14ビツトのアドレスが
必要となる。
従って、付随データ、左輪郭点、右輪郭点、次のアドレ
スのそれぞれに対し8ヒツト、10ビツト、10ビツト
、14ビツトのメモリ空間を割り当てると、1ワ一ド辺
り42ピツ(〜のメモリ空間が必要となる。
また、このようなフィールドメモリ42に対し、データ
の書き込みを行うためには、フィールドプロセッサ回路
12内に、各CRTの水平走査線と1対1に対応した2
24個のスレーブポインタと、1個のマスターポインタ
ーとを設ける必要がある。
ここにおいて、各スレーブポインターは、同一水平走査
記憶エリア内での、次に輪郭点情報を書込むべきアドレ
スを指定するために用いられる。
また、マスターポインターは、スレーブポインターによ
って指定されるワードの、「次のアドレス」の欄に書き
込まれるべきアドレスを設定するために用いられる。
このため、マスターポインタの出力するアドレスは、前
記各スレーブポインターが指定しておらず、しかも未だ
データが書き込まれていない領域内の最も若いアドレス
となるように制御される。
次にこのスレーブポインタとマスターポインタとを用い
て行われる輪郭点情報の書き込み動作を説明する。
まず、データの書き込みに先立って、スレーブポインタ
ー及びマスターポインタが初期化される。
これにより、スレーブポインタは、対応する水平走査記
憶エリアの先頭アドレス0,1,2.・・・223をそ
れぞれ指定する。また、マスターポインターは、アドレ
ス224を指定する。
これに続いて、フィールドプロセッサ回路12による、
輪郭点情報の演算出力が開始されると、演算された輪郭
点情報はそのy座標により指定される水平走査記憶エリ
アに次のような手順に従って書き込まれる。
まず、フィールドプロセッサ回路12が、ライン上にお
ける最初の輪郭点情報を演算すると、この輪郭点情報の
y座標に対応するスレーブポインターによって、フィー
ルドメモリ42の書き込みアドレスが指定される。
そして、演算された輪郭点情報は、指定されたアドレス
の「付随データ」、「左輪郭点」、及び「右輪郭点」の
欄にそれぞれ書き込まれ、また、指定されたワードの「
次のアドレス」の欄には、現在マスターポインターが示
しているアドレスr224jが書き込まれる。
次に、前記スレーブポインターは、「次のアドレス」の
欄に書き込まれたマスターポインターのアドレスと同じ
アドレスr224Jを示すように切替わり、これに連動
してマスターポインターの出力するアドレスも増加して
r225.Jとなる。
この結果、このスレーブポインターは、次に同一のライ
ンの輪郭点情報が演算された場合には、アドレス224
で指定されるワードの「付随データ」 「左輪郭点」 
「右輪郭点」の各欄に輪郭点情報を書き込み、また、「
次のアドレス」の欄にそのとき表示されているマスター
ポインターのアドレスの書き込みを行う。
そして、この書込み終了後、当該スレーブポインターは
1次のアドレス」の欄に出ぎ込まれたマー 88 = スターポインターのアドレスを新たに指定するようにな
り、これに連動してマスターポインターの出力するアド
レスは、1つ増加することになる。
実施例のフィールドメモリ42では、このようにして、
全多角形の輪郭点情報の書き込みが終了すると、各スレ
ーブポインターの示すアドレスに終了コードの書き込み
を行う。
以上の構成とすることにより、各水平走査記憶エリアは
、各ワードの1次のアドレス」の欄に書き込まれるアド
レスにより結びつ(プられた1連の記憶エリアとして取
り扱われることとなる。
従って、例えば、ラインプロセッザ回路34が走査線m
に対応する水平走査記憶エリアから輪郭点情報を読み出
す場合を想定すると、この水平走査記憶エリアに書き込
まれた輪郭点情報は、フィールドメモリのアドレスmを
起点として「次のアドレス」を参照しながら、終了コー
ドが検出されるまでに、芋蔓式に読み出されることとな
る。
第18図には、このようにして構成されたフィールドメ
モリ42に対して用いられるラインプロセッザ回路34
のデータ読出し部の一例が示されている。
図において、前記第1の具体例と対応する部材には同一
符号を付してその説明は省略する。
実施例において、これら各ラインブロセッザ回路34は
、CRTの水平走査に同期して該当する走査ラインの選
択信号(Y座標データ)を出力するラインカウンタ70
と、当該走査ラインのO番地指定用の6ビツト情報を出
力するO番地指定回路71aと、を含む。そして、この
両者の出力を、水平走査記憶エリア内の先頭ワード読出
しアドレスとしてマルチプレクサ71b、ラッチ回路7
1Gを介してフィールドメモリ42へ向は出力する。
この結果、選択信号(Y座標データ)により指定された
水平走査記憶エリア内の先頭ワードから、輪郭点情報の
続出が開始されることになる。
この時、実施例の装置は、この読出しワードの「次のア
ドレス」の欄に書込まれている14ピツ1〜の次のアド
レスを同時に出力し、これをマルチプレクサ71bに入
力する。
そして、マルチプレクサ71bは、自動的にフィールド
メモリ42から読出される次のアドレスを選択し、ラッ
チ回路71cへ出力する。
従って、このラインプロセッサ回路34のラインカウン
タ70から、例えば走査線mの選択信号が出力された場
合を想定すると、この水平走査記憶エリアmからは、フ
ィールドメモリ42のアドレスmを起点として、1次の
アドレス」の欄を参照しながら終了コードが検出される
まで輪郭点情報が芋蔓式に順次読出されることとなる。
半年連続型 ところで、第17図に示すように、水平走査記憶エリア
のメモリ容量を完全にフレキシブルに設定可能にすると
、「次のアドレス」の欄に14ビット割り振らなければ
ならないため、1ワードの構成単位が28ビツトから4
2ビツトに増え、フィールドメモリ42の総容量が約1
.5倍に増えてしまうという問題がおる。
このような問題を解決するためには、水平走査記憶エリ
アの記憶容量を、半年連続方式とすることが好ましい。
第19図には、このようなフィールドメモリ42の一例
が示されている。
本実施例において、フィールドメモリ42のメモリ空間
は、複数ワードから構成されたセクタブロック毎に等分
割される。
この分割個数は、少なくとも全走査線の本数以上に設定
する必要があり、本実施例においては、1024個のセ
クターブロックに分割されている。
そして、各セクタブロックは、その最終ワードが、「次
のセクターアドレス」に割当てられている。
また、図において、セクターアドレスは、各セクターブ
ロックを指定するアドレスであり、各セクターブロック
の先頭アドレスを、セクターブロック内のワード数で割
った値として表される。
本実施例においては、フィールドメモリの1画面分の容
量を16384 (−214)ワードとし、1セクター
ブロック当りのワード数を16 (−24)に設定する
。この結果、1画面分のセクターブロックは、’102
4(−210>となり、セクターアドレスはO〜102
3の範囲で表される。
次に、このようして形成されたフィールドメモリ42に
対する輪郭点情報の出込み動作を説明する。
このような書込み動作を行うためには、フィールドプロ
セラ゛す”回路12内に、走査線の本数に対応した22
4個のスレーブポインタと、1個のマスクポインタとを
用意する必要がある。
ところで、本実施例においては、各レフターブロック内
に複数のワードが存在する。このため、各走査線に対応
して設けられたスレーブポインタは、各ワード毎に割付
けられたアドレスを示しているのに対し、マスターポイ
ンターは、各セクターブロック毎に割付けられたセクタ
ーアドレスを示している点に注意する必要がある。
そして、フィールドプロセッサ回路12が、輪郭点情報
の演算を開始すると、スレーブポインタ。
マスターポインタの初期化が行われる。
この結果、各スレーブポインタは、セクターブロック0
,1,2.・・・223の先頭アドレス0゜16.32
.・・・、3568を示し、また、マスターポインター
は、セクターアドレス224を示すこととなる。
これに続いて、輪郭点情報の出力が開始されると、各輪
郭点情報は、そのY座標に対応するスレーブポインタに
より指定された空ワードに順次書き込まれる。そして、
スレーブポインタは、輪郭点情報の書込みが終了する度
にそのアドレスをインクリメントし次の空ワードを指定
する。
このようにして、各セクタブロックに対する輪郭点情報
の書き込みは、第4図(B)と同様にして進められる。
ところで、スレーブポインタが、あるセクターブロック
の最終ワードを指定している場合に、ここに書込むべき
輪郭点情報が出力されると、次のような処理が行われる
。
まず、スレーブポインタの示すアドレスに、マスターポ
インターの出力する値、例えば224が[次のセクター
アドレス]として書込まれる。
そして、マスターポインターにより指定されるセクター
ブロックの先頭番地が、スレーブポインターにセットさ
れ、これと同時にマスターポインターの出力するセクタ
ーアドレスは1つ増加する。
その後、スレーブポインタが新に指定するアドレスに、
前述した輪郭点情報が順次書き込まれ、その度スレーブ
ポインタのアドレスが1つインクリメントされる。
以上の構成とすることにより、実施例のフィールドメモ
リ42によれば、前記第17図に示すフィールドメモリ
42に比し、1ワ一ド辺りのビット数を大幅に少くする
ことが可能となる。
第20図には、このような半年連続型フィールドメモリ
42に対して用いられるラインプロセツザ回路34のデ
ータ読出し部−例か示されている。
このラインプロセッリー回路34は、ラインカウンタ7
0.O番地指定回路71a、マルチプレクサ71b、ラ
ッチ回路71c及びセクタ内選択用カウンタ71dを含
む。
前記半年連続形フィールドメモリ42は、Oから102
3のセクタアドレスを有しており、これら各セクタアド
レスはラッチ回路7]の出力する読出しアドレスの上位
10ピツ1〜で指定される。
実施例においては、CRTの水平走査に同期し、該走査
ラインの水平走査記憶エリアの先頭セクタアドレスがラ
インカウンタ70およびO番地指定回路71aから出力
される。
そして、指定された各セクタ内の読出しワード指定信号
は、セクタ内選択用カウンタ7’ldから順次出力され
る。
実施例において、1つのセクタが16ワードから構成さ
れている。このため、セクタ内選択用カウンタ71dは
、Oから15までの各ワードに対する合泪16個のワー
ド指定アドレスをくりかえして出力する。
このセクタ内選択用カウンタ71dは、水平走査開始時
にrOJになる。また、ラッチ71Gは、セクタアドレ
スを出力するものであり、セクタ内選択用カウンタ7’
ldがrOJになる瞬間にのみ、その記憶内容を更新す
る。また、マルチプレクサ71bは、水平走査開始時に
のみラインカウンタ70の出力およびO番地指定の2ビ
ツトのrOJを選択する。
また、ラインカウンタ70は、フィールド走査の開始時
にrOJになる。
実施例における水平走査記憶エリアの読出しは次のよう
に行われる。
まず、水平走査開始時に、ラインカウンタ70が走査線
mに対応する水平走査記憶エリアの選択信@mを出力し
ているものとする。
このラインカウンタ70の出力mに2ビツトのrOJを
付加したものが、マルチプレクサ71bを経て、ラッチ
71cに読込まれ、セクタアドレスとして出力される。
これと同時に、セクタ内選択用カウンタ71dが「0」
にクリアされる。その結果、フィールドメモリ42のア
ドレス入力には14ビツトのアドレス16mが入力され
る。
これは、走査線mに対応する水平走査記憶エリアの先頭
アドレスであり、フィールドメモリ42からは最初の輪
郭点情報が読み出される。
以後、輪郭点情報の処理が終るごとに、ラッチ71cの
出力するセクタアドレスは保持されたまま、セクタ内選
択用カウンタ71dが1,2.・・・14とカウントア
ツプし、2番目、3番目、・・・15番目の輪郭点情報
が読出される。
そして、セクタ内選択用カウンタ71dの出力する値が
15になった時、フィールドメモリ42からは輪郭点情
報にかわって「次のレクタアドレス」が読出され、マル
チプレクサ゛71bを経てラッチ71cに入力する。
更に引き続いて、セクタ内選択用カウンタ71dがカウ
ントすると、その出力する値は再びrOJとなり、同時
にラッチ71Gは次のセクタアドレスを出力するように
なる。
このように、輪郭点情報の読み出しは、セクタ内では連
続的に行われるが、ひとつのセクタの読出しが終了する
時点では、「次のセクタアドレス」を参照しながら芋蔓
式に行われる。
なあ、この読出し動作は終了コードが検出されるまで継
続する。
(以下余白) [発明の効果コ 以上説明したように、本発明によれば、ラインバッファ
に対する付随データの塗り演し処理を、リード・モディ
ファイ・ライ1〜することなくその優先度の高い順に行
うことができるため、装置全体を大型化することなく、
しかも優先度の高い画像の欠落を生じることなく、画像
信号の合成をリアルタイムで行うことが可能となる。
【図面の簡単な説明】
第1図は本発明の画像合成装置を用いて形成されたシュ
ミレーション装置の全体説明図、第2図は本発明を用い
て形成される画像表示装置の全体ブロック図、 第3図は画像情報供給源において用いられる移動座標系
の1例を示す説明図、 第4図は輪郭点情報とフィールドメモリとの関係を示す
説明図、 第5図(△)及び第6図(A>は本発明において用いら
れるラインバッファの)概略説明図、第5図(B)及び
第6図(B)は本発明ににおいで用いられる空ぎ領域検
出部の概略説明図、第7図はコミュニケーションメモリ
の構造を示す説明図、 第8図はフィールドプロレッリ回路の具体的な構成を示
す説明図、 第9〜第13図は第8図に示すフィールドプロセッサ回
路の動作を示ずフローチャート図、第14図は実施例に
おいて用いられる輪郭点情報の説明図、 第15図はフィールドメモリに対する読出/書込みタイ
ミングを示す説明図、 第16図は第1図に示すラインプロセッサ回路の第1の
具体例を示すブロック図、 第17図は第1図に示すフィールドメモリの他の具体例
を示す説明図、 第18図は第17図に示すフィールドメモリに対して使
用されるラインプロセッサ回路の説明図、第19図は第
1図に示すフィールドメモリの他の具体例を示す説明図
、 第20図は第19図に示すフィールドメモリに対して使
用されるラインプロセッサ回路の説明図、第21図は本
発明と従来装置とのデータ比較に用いられる表示画像の
説明図である。 10 ・・・ 画像情報供給源 12 ・・・ フィールドプロセッサ回路14 ・・・
 画像合成装置 32 ・・・ 記憶回路 34 ・・・ ラインプロセッサ回路 36 ・・・ ラインバッファ 40 ・・・ CRT 42 ・・・ フィールドメモリ 44 ・・・ 付随データメモリ 46 ・・・ データの書込み部 48 ・・・ データの読出し部 50 ・・・ 空き領域検出部 80 ・・・ ノリツブフロップ群 82 ・・・ プライオリティ−エンコーダ86 ・・
・ デコーダ 第4図 (A) 38□ (B) & ご 〃 )]) 1S開昭62−231380(31) マス7− ボイシ722ご

Claims (3)

    【特許請求の範囲】
  1. (1)CRT表示用の図形の輪郭線が各水平走査線と交
    差する左右輪郭点のペアと、この図形の付随データと、
    から成る輪郭点情報が各水平走査線に対応して設けられ
    た水平走査記憶エリア内にその優先度に基づき順次書込
    み記憶される輪郭点情報記憶手段と、 水平走査信号に同期して、その垂直走査位置に対応する
    水平走査記憶エリアから輪郭点情報を順次読み出すライ
    ンプロセッサ回路と、 少なくとも一水平走査分のピクセル数に対応した記憶エ
    リアを有し、読み出された輪郭点情報に含まれる付随デ
    ータがその輪郭点ペアによって囲まれる記憶エリアに順
    次書き込み記憶されるラインバッファと、 を含み、前記ラインプロセッサ回路は、 各水平走査期間内におけるラインバッファ内の空きエリ
    アをリアルタイム検出する空き領域検出部と、 水平走査信号に同期して、その垂直走査位置に対応する
    水平走査記憶エリアから輪郭点情報をその優先度に従っ
    て順次読み出すデータ読出し部と、輪郭点情報が読み出
    される毎に、その輪郭点ペアによって囲まれるラインバ
    ッファの空き記憶エリア内に付随データを順次書き込む
    データ書き込み部と、 を含み、水平走査信号が出力されるごとに、ラインバッ
    ファを介して水平走査用の画像信号を合成出力すること
    を特徴とする画像合成装置。
  2. (2)特許請求の範囲(1)記載の装置において、輪郭
    点情報記憶手段は、水平走査線に対応した複数の水平走
    査記憶エリアを有するフィールドメモリを含み、入力さ
    れる輪郭点情報が対応する水平走査記憶エリア内にその
    優先度に従って順次書込み記憶されることを特徴とする
    画像合成装置。
  3. (3)特許請求の範囲(1)記載の装置において、輪郭
    点情報記憶手段は、フィールドメモリと付随データメモ
    リとを含み、 前記フィールドメモリの各水平走査記憶エリアには、輪
    郭点ペアと図形の認識番号とが書込み記憶され、 前記付随データメモリには、図形の認識番号をアドレス
    として付随データが書込み記憶されることを特徴とする
    画像合成装置。
JP61073163A 1986-03-31 1986-03-31 画像合成装置 Granted JPS62231380A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61073163A JPS62231380A (ja) 1986-03-31 1986-03-31 画像合成装置
US07/030,706 US4829295A (en) 1986-03-31 1987-03-25 Image synthesizer
KR1019870003051A KR910009101B1 (ko) 1986-03-31 1987-03-31 화상합성장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61073163A JPS62231380A (ja) 1986-03-31 1986-03-31 画像合成装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP4283941A Division JP2583379B2 (ja) 1992-09-28 1992-09-28 疑似3次元画像合成装置及び画像合成方法

Publications (2)

Publication Number Publication Date
JPS62231380A true JPS62231380A (ja) 1987-10-09
JPH0535913B2 JPH0535913B2 (ja) 1993-05-27

Family

ID=13510221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61073163A Granted JPS62231380A (ja) 1986-03-31 1986-03-31 画像合成装置

Country Status (3)

Country Link
US (1) US4829295A (ja)
JP (1) JPS62231380A (ja)
KR (1) KR910009101B1 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016189A (en) * 1988-07-06 1991-05-14 Ricoh Company, Ltd. Area filling device
JPH02232690A (ja) * 1989-03-04 1990-09-14 Brother Ind Ltd データ変換装置
US5031117A (en) * 1990-02-13 1991-07-09 International Business Machines Corporation Prioritization scheme for enhancing the display of ray traced images
US5371840A (en) * 1990-04-26 1994-12-06 Honeywell Inc. Polygon tiling engine
US5502802A (en) * 1990-07-27 1996-03-26 Ricoh Company, Ltd. Polygonal image-drawing processor
US5363119A (en) * 1991-05-01 1994-11-08 Atari Games Corporation Scaling processor for raster images
US5553219A (en) * 1991-05-10 1996-09-03 Fuji Xerox Co., Ltd. Font outline and bit map generator synthesizing filling data with selected outline data or duplicate outline data
CA2127370C (en) * 1992-01-21 1999-02-23 Thomas Michael Albers Video graphics controller with improved calculation capabilities
US5613053A (en) 1992-01-21 1997-03-18 Compaq Computer Corporation Video graphics controller with automatic starting for line draws
US5388841A (en) * 1992-01-30 1995-02-14 A/N Inc. External memory system having programmable graphics processor for use in a video game system or the like
GB2270243B (en) 1992-08-26 1996-02-28 Namco Ltd Image synthesizing system
JP2647348B2 (ja) * 1993-09-20 1997-08-27 インターナショナル・ビジネス・マシーンズ・コーポレイション クリッピング・プレーン・データ記憶システム及び方法
US5761328A (en) * 1995-05-22 1998-06-02 Solberg Creations, Inc. Computer automated system and method for converting source-documents bearing alphanumeric text relating to survey measurements
US7620527B1 (en) * 1999-05-10 2009-11-17 Johan Leo Alfons Gielis Method and apparatus for synthesizing and analyzing patterns utilizing novel “super-formula” operator
US6452600B1 (en) 1999-10-28 2002-09-17 Nintendo Co., Ltd. Graphics system interface
US6411301B1 (en) 1999-10-28 2002-06-25 Nintendo Co., Ltd. Graphics system interface
US6618048B1 (en) 1999-10-28 2003-09-09 Nintendo Co., Ltd. 3D graphics rendering system for performing Z value clamping in near-Z range to maximize scene resolution of visually important Z components
US6857061B1 (en) 2000-04-07 2005-02-15 Nintendo Co., Ltd. Method and apparatus for obtaining a scalar value directly from a vector register
US6859862B1 (en) 2000-04-07 2005-02-22 Nintendo Co., Ltd. Method and apparatus for software management of on-chip cache
US7119813B1 (en) 2000-06-02 2006-10-10 Nintendo Co., Ltd. Variable bit field encoding
US6707458B1 (en) 2000-08-23 2004-03-16 Nintendo Co., Ltd. Method and apparatus for texture tiling in a graphics system
US6606689B1 (en) 2000-08-23 2003-08-12 Nintendo Co., Ltd. Method and apparatus for pre-caching data in audio memory
US7184059B1 (en) 2000-08-23 2007-02-27 Nintendo Co., Ltd. Graphics system with copy out conversions between embedded frame buffer and main memory
US6664958B1 (en) 2000-08-23 2003-12-16 Nintendo Co., Ltd. Z-texturing
US6609977B1 (en) 2000-08-23 2003-08-26 Nintendo Co., Ltd. External interfaces for a 3D graphics system
US6825851B1 (en) 2000-08-23 2004-11-30 Nintendo Co., Ltd. Method and apparatus for environment-mapped bump-mapping in a graphics system
US6980218B1 (en) 2000-08-23 2005-12-27 Nintendo Co., Ltd. Method and apparatus for efficient generation of texture coordinate displacements for implementing emboss-style bump mapping in a graphics rendering system
US6867781B1 (en) 2000-08-23 2005-03-15 Nintendo Co., Ltd. Graphics pipeline token synchronization
US6639595B1 (en) 2000-08-23 2003-10-28 Nintendo Co., Ltd. Achromatic lighting in a graphics system and method
US7034828B1 (en) 2000-08-23 2006-04-25 Nintendo Co., Ltd. Recirculating shade tree blender for a graphics system
US6811489B1 (en) 2000-08-23 2004-11-02 Nintendo Co., Ltd. Controller interface for a graphics system
US7002591B1 (en) 2000-08-23 2006-02-21 Nintendo Co., Ltd. Method and apparatus for interleaved processing of direct and indirect texture coordinates in a graphics system
US6999100B1 (en) 2000-08-23 2006-02-14 Nintendo Co., Ltd. Method and apparatus for anti-aliasing in a graphics system
US6937245B1 (en) 2000-08-23 2005-08-30 Nintendo Co., Ltd. Graphics system with embedded frame buffer having reconfigurable pixel formats
US7538772B1 (en) 2000-08-23 2009-05-26 Nintendo Co., Ltd. Graphics processing system with enhanced memory controller
US7196710B1 (en) 2000-08-23 2007-03-27 Nintendo Co., Ltd. Method and apparatus for buffering graphics data in a graphics system
US7134960B1 (en) 2000-08-23 2006-11-14 Nintendo Co., Ltd. External interfaces for a 3D graphics system
US6580430B1 (en) 2000-08-23 2003-06-17 Nintendo Co., Ltd. Method and apparatus for providing improved fog effects in a graphics system
US6664962B1 (en) 2000-08-23 2003-12-16 Nintendo Co., Ltd. Shadow mapping in a low cost graphics system
US6700586B1 (en) 2000-08-23 2004-03-02 Nintendo Co., Ltd. Low cost graphics with stitching processing hardware support for skeletal animation
US6636214B1 (en) 2000-08-23 2003-10-21 Nintendo Co., Ltd. Method and apparatus for dynamically reconfiguring the order of hidden surface processing based on rendering mode
US6697074B2 (en) 2000-11-28 2004-02-24 Nintendo Co., Ltd. Graphics system interface
US7003588B1 (en) 2001-08-22 2006-02-21 Nintendo Co., Ltd. Peripheral devices for a video game system
US9747658B2 (en) * 2013-09-06 2017-08-29 Apple Inc. Arbitration method for multi-request display pipeline
KR20160010267A (ko) * 2014-07-17 2016-01-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4371872A (en) * 1979-07-23 1983-02-01 The Singer Company Fractional clock edge smoother for a real-time simulation of a polygon face object system
US4318175A (en) * 1979-08-13 1982-03-02 Bunker Ramo Corporation Addressing means for random access memory system
US4489389A (en) * 1981-10-02 1984-12-18 Harris Corporation Real time video perspective digital map display
GB2130854B (en) * 1982-10-10 1986-12-10 Singer Co Display system
US4609917A (en) * 1983-01-17 1986-09-02 Lexidata Corporation Three-dimensional display system
US4700181A (en) * 1983-09-30 1987-10-13 Computer Graphics Laboratories, Inc. Graphics display system
US4648045A (en) * 1984-05-23 1987-03-03 The Board Of Trustees Of The Leland Standford Jr. University High speed memory and processor system for raster display
US4697178A (en) * 1984-06-29 1987-09-29 Megatek Corporation Computer graphics system for real-time calculation and display of the perspective view of three-dimensional scenes
US4658247A (en) * 1984-07-30 1987-04-14 Cornell Research Foundation, Inc. Pipelined, line buffered real-time color graphics display system
US4677574A (en) * 1984-08-20 1987-06-30 Cromemco, Inc. Computer graphics system with low memory enhancement circuit

Also Published As

Publication number Publication date
KR870009585A (ko) 1987-10-27
US4829295A (en) 1989-05-09
JPH0535913B2 (ja) 1993-05-27
KR910009101B1 (ko) 1991-10-28

Similar Documents

Publication Publication Date Title
KR910009101B1 (ko) 화상합성장치
US6333747B1 (en) Image synthesizing system with texture mapping
US4590465A (en) Graphics display system using logic-enhanced pixel memory cells
US4825391A (en) Depth buffer priority processing for real time computer image generating systems
JP2725062B2 (ja) 画像処理装置
US5488687A (en) Dual resolution output system for image generators
US5877769A (en) Image processing apparatus and method
KR910009102B1 (ko) 화상합성 장치
US4827445A (en) Image buffer having logic-enhanced pixel memory cells and method for setting values therein
JPH05174129A (ja) 3次元モデルを映像化するためのモデリング装置
EP0422541B1 (en) Parallel polygon/pixel rendering engine and method
JP2763481B2 (ja) 画像合成装置及び画像合成方法
RU2295772C1 (ru) Способ генерирования текстуры в реальном масштабе времени и устройство для его реализации
GB2130854A (en) Display system
JP3501479B2 (ja) 画像処理装置
JP2583379B2 (ja) 疑似3次元画像合成装置及び画像合成方法
JPH0668272A (ja) 疑似3次元画像合成装置
JP2774874B2 (ja) 画像合成装置及び画像合成方法
JPH05342368A (ja) 3次元画像生成方法及び装置
JP3453410B2 (ja) 画像処理装置及びその方法
JP3176252B2 (ja) 3次元画像描画装置
JP2888640B2 (ja) 画像合成装置及び画像合成方法
JPWO1994004990A1 (ja) 画像合成装置及び画像合成方法
JPH03156574A (ja) 波浪画像発生方式
GENERATOR CAPABILITY

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees