JPH10187647A - データ伝送方法及びその装置 - Google Patents
データ伝送方法及びその装置Info
- Publication number
- JPH10187647A JPH10187647A JP9318507A JP31850797A JPH10187647A JP H10187647 A JPH10187647 A JP H10187647A JP 9318507 A JP9318507 A JP 9318507A JP 31850797 A JP31850797 A JP 31850797A JP H10187647 A JPH10187647 A JP H10187647A
- Authority
- JP
- Japan
- Prior art keywords
- data
- valid
- transmission
- storage means
- transmitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/16—Arrangements for providing special services to substations
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】プロセッサ間で、データ送受信速度の整合性を
図ってデータを伝送する。 【解決手段】データ送信側プロセッサから伝送された伝
送データを、有効か否かを示す基準データと共に伝送す
る。有効データ検出部３０では、この基準データに基づ
いて有効データだけを有効データ結合部４０に伝送し、
有効データ検出部３０から入力されたデータが３２ビッ
トずつ再結合されてＦＩＦＯ１０へ伝達される。
図ってデータを伝送する。 【解決手段】データ送信側プロセッサから伝送された伝
送データを、有効か否かを示す基準データと共に伝送す
る。有効データ検出部３０では、この基準データに基づ
いて有効データだけを有効データ結合部４０に伝送し、
有効データ検出部３０から入力されたデータが３２ビッ
トずつ再結合されてＦＩＦＯ１０へ伝達される。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピューター通
信用等に用いられるデータ伝送方法及びその装置に係
り、特にデータ伝送速度の整合を図りつつ、有効でない
データを除去してデータ領域の浪費を抑える技術に関す
る。
信用等に用いられるデータ伝送方法及びその装置に係
り、特にデータ伝送速度の整合を図りつつ、有効でない
データを除去してデータ領域の浪費を抑える技術に関す
る。
【０００２】
【従来の技術】一般に、コンピューター装置の間で通信
を行う装置には、図２に示すように、送信側の第１プロ
セッサＡと受信側の第２プロセッサＢとの間に、伝送速
度の整合をとるためのデータ伝送速度整合部Ｃが備えら
れている。このような構造は各プロセッサの間の両方向
データ通信にも用いられるが、図２の例では、単方向通
信に対する概念を示す。この概念によるデータ通信は各
プロセッサのデータ入出力速度が互いに異なる場合に整
合性を図るために用いられる技術である。
を行う装置には、図２に示すように、送信側の第１プロ
セッサＡと受信側の第２プロセッサＢとの間に、伝送速
度の整合をとるためのデータ伝送速度整合部Ｃが備えら
れている。このような構造は各プロセッサの間の両方向
データ通信にも用いられるが、図２の例では、単方向通
信に対する概念を示す。この概念によるデータ通信は各
プロセッサのデータ入出力速度が互いに異なる場合に整
合性を図るために用いられる技術である。
【０００３】尚、各プロセッサが対等な関係ではなく、
従属的な関係、例えばコンピュータープロセッサとプリ
ンタプロセッサとの間のデータ通信のような関係におい
てよく用いられる技術である。また、図２に示すデータ
伝送速度整合部Ｃは図３に示すように構成される。この
図３によれば、従来のデータ伝送速度整合部Ｃは、送信
側プロセッサＡから伝送しようとするデータの入力を受
け、データ伝送速度の整合のために所定のデータ容量に
合わせて蓄えた後、受信側プロセッサＢへ送るＦＩＦＯ
1 ０と、ＦＩＦＯ１０のデータが限界量に達したか否か
を検出して、限界量になった時はデータ伝送を暫く中止
するように送信側プロセッサに要請するデータ量検出部
２０と、を備えて構成されている。
従属的な関係、例えばコンピュータープロセッサとプリ
ンタプロセッサとの間のデータ通信のような関係におい
てよく用いられる技術である。また、図２に示すデータ
伝送速度整合部Ｃは図３に示すように構成される。この
図３によれば、従来のデータ伝送速度整合部Ｃは、送信
側プロセッサＡから伝送しようとするデータの入力を受
け、データ伝送速度の整合のために所定のデータ容量に
合わせて蓄えた後、受信側プロセッサＢへ送るＦＩＦＯ
1 ０と、ＦＩＦＯ１０のデータが限界量に達したか否か
を検出して、限界量になった時はデータ伝送を暫く中止
するように送信側プロセッサに要請するデータ量検出部
２０と、を備えて構成されている。
【０００４】次に動作を説明する。送信側の第１プロセ
ッサＡからデータを伝送すると、これをＦＩＦＯ１０で
受取って受信側の第２プロセッサＢへ伝送する。この
時、第２プロセッサＢでデータを受信する速度が第１プ
ロセッサＡからデータを伝送する速度より遅い場合は、
第２プロセッサＢでまだ受信できないデータはＦＩＦＯ
１０で蓄積される。
ッサＡからデータを伝送すると、これをＦＩＦＯ１０で
受取って受信側の第２プロセッサＢへ伝送する。この
時、第２プロセッサＢでデータを受信する速度が第１プ
ロセッサＡからデータを伝送する速度より遅い場合は、
第２プロセッサＢでまだ受信できないデータはＦＩＦＯ
１０で蓄積される。
【０００５】このように、ＦＩＦＯ１０に蓄えられるデ
ータは受信側プロセッサＢのデータ受信速度によって可
変的であるが、ＦＩＦＯ１０のデータ貯蔵能力を超過し
たときは、超過した分があふれて伝送されなくなるおそ
れが生じる。このとき、データ量検出部２０によりＦＩ
ＦＯ１０のデータ貯蔵量が限界に達したことが検出され
て、送信側の第１プロセッサＡへ中止信号が出力されて
データ伝送が暫く中止される。
ータは受信側プロセッサＢのデータ受信速度によって可
変的であるが、ＦＩＦＯ１０のデータ貯蔵能力を超過し
たときは、超過した分があふれて伝送されなくなるおそ
れが生じる。このとき、データ量検出部２０によりＦＩ
ＦＯ１０のデータ貯蔵量が限界に達したことが検出され
て、送信側の第１プロセッサＡへ中止信号が出力されて
データ伝送が暫く中止される。
【０００６】
【発明が解決しようとする課題】しかし、かかる従来の
データ伝送装置では、送信側の第１プロセッサＡから伝
送するデータが通常の有効データだけの場合にはよい
が、例えば、伝送制御用データ等のように伝送後には不
要となるデータが混じっている場合、すなわち、有効な
伝送データが不連続な場合は、限定的な容量を持つＦＩ
ＦＯのデータ貯蔵能力が実質的に低下する。
データ伝送装置では、送信側の第１プロセッサＡから伝
送するデータが通常の有効データだけの場合にはよい
が、例えば、伝送制御用データ等のように伝送後には不
要となるデータが混じっている場合、すなわち、有効な
伝送データが不連続な場合は、限定的な容量を持つＦＩ
ＦＯのデータ貯蔵能力が実質的に低下する。
【０００７】また、データ量検出部２０が作動する機会
が多くなるので、データの伝送速度が低下し、使用者
が、プロセッサの間のデータ伝送速度に不満を感じるこ
とにもなる。本発明は、かかる従来の課題に鑑みてなさ
れたもので、有効データのみを蓄えることにより、プロ
セッサ間で、データ送受信速度の整合性を図ってデータ
を伝送することが可能なデータ伝送方法及びその装置を
提供することを目的とする。
が多くなるので、データの伝送速度が低下し、使用者
が、プロセッサの間のデータ伝送速度に不満を感じるこ
とにもなる。本発明は、かかる従来の課題に鑑みてなさ
れたもので、有効データのみを蓄えることにより、プロ
セッサ間で、データ送受信速度の整合性を図ってデータ
を伝送することが可能なデータ伝送方法及びその装置を
提供することを目的とする。
【０００８】
【課題を解決ための手段】このため、請求項１の発明に
かかるデータ伝送方法は、プロセッサ間で、データ送受
信速度の整合性を図ってデータを伝送するデータ伝送方
法において、データ送信側プロセッサから伝送された伝
送データを所定のビット単位毎に区分し、区分されたデ
ータが有効であるか否かを示す基準データを伝送データ
と共に送信する第１過程と、該伝送データ及び基準デー
タを受信し、該基準データに基づいてデータが有効であ
るか否かを区分毎に判定する第２過程と、データが有効
でないと判定したときは該データを除去し、有効データ
だけを補助記憶手段に記憶する第３過程と、補助記憶手
段に記憶された有効データが所定ビット長になったとき
に、該データを主記憶手段に記憶する第４過程と、主記
憶手段に記憶されたデータを受信側プロセッサの伝送速
度に合わせて、受信側プロセッサへ伝送する第５過程
と、を含むようにした。
かかるデータ伝送方法は、プロセッサ間で、データ送受
信速度の整合性を図ってデータを伝送するデータ伝送方
法において、データ送信側プロセッサから伝送された伝
送データを所定のビット単位毎に区分し、区分されたデ
ータが有効であるか否かを示す基準データを伝送データ
と共に送信する第１過程と、該伝送データ及び基準デー
タを受信し、該基準データに基づいてデータが有効であ
るか否かを区分毎に判定する第２過程と、データが有効
でないと判定したときは該データを除去し、有効データ
だけを補助記憶手段に記憶する第３過程と、補助記憶手
段に記憶された有効データが所定ビット長になったとき
に、該データを主記憶手段に記憶する第４過程と、主記
憶手段に記憶されたデータを受信側プロセッサの伝送速
度に合わせて、受信側プロセッサへ伝送する第５過程
と、を含むようにした。
【０００９】請求項２の発明にかかるデータ伝送方法で
は、前記第３過程は、第２過程で有効データが連続して
所定ビット長分存在すると判定されたときは、所定ビッ
ト長の有効データを主記憶手段に直接記憶する過程をさ
らに含むようにした。請求項３の発明にかかるデータ伝
送装置では、データを送信するデータ送信側プロセッサ
から送信された伝送データを記憶し、データを受信する
データ受信側プロセッサのデータ伝送速度に合わせてデ
ータを伝送する主記憶手段と、該主記憶手段に記憶され
たデータの量を検出し、データ量が所定量に達した時
は、データ伝送を停止させる信号をデータ送信側プロセ
ッサへ出力するデータ量検出手段と、を備えたデータ伝
送装置において、前記データ送信側プロセッサから送信
された伝送データから有効データを検出する有効データ
検出手段と、該有効データを記憶する補助記憶手段と、
を備え、前記有効データ検出手段は、伝送データを入力
して有効データが連続して検出されたときは、該連続し
た有効データを主記憶手段に直接伝送し、有効データが
連続しないときは、有効データだけを補助記憶手段に出
力し、前記補助記憶手段は、有効データが所定データ長
になったとき、該有効データを主記憶手段に伝送するよ
うに構成されている。
は、前記第３過程は、第２過程で有効データが連続して
所定ビット長分存在すると判定されたときは、所定ビッ
ト長の有効データを主記憶手段に直接記憶する過程をさ
らに含むようにした。請求項３の発明にかかるデータ伝
送装置では、データを送信するデータ送信側プロセッサ
から送信された伝送データを記憶し、データを受信する
データ受信側プロセッサのデータ伝送速度に合わせてデ
ータを伝送する主記憶手段と、該主記憶手段に記憶され
たデータの量を検出し、データ量が所定量に達した時
は、データ伝送を停止させる信号をデータ送信側プロセ
ッサへ出力するデータ量検出手段と、を備えたデータ伝
送装置において、前記データ送信側プロセッサから送信
された伝送データから有効データを検出する有効データ
検出手段と、該有効データを記憶する補助記憶手段と、
を備え、前記有効データ検出手段は、伝送データを入力
して有効データが連続して検出されたときは、該連続し
た有効データを主記憶手段に直接伝送し、有効データが
連続しないときは、有効データだけを補助記憶手段に出
力し、前記補助記憶手段は、有効データが所定データ長
になったとき、該有効データを主記憶手段に伝送するよ
うに構成されている。
【００１０】請求項４の発明にかかるデータ伝送装置で
は、前記データ送信側プロセッサは、伝送データが有効
であるか否かを示す基準データを伝送データとともに伝
送し、前記有効データ検出手段は、基準データに基づい
て有効な伝送データを検出するように構成されている。
請求項５の発明にかかるデータ伝送装置では、前記デー
タ送信側プロセッサは、伝送データを所定のビットごと
に区分して基準データを割り当て、前記有効データ検出
手段は、基準データに基づいて区分されたデータ毎に有
効なデータを検出するように構成されている。
は、前記データ送信側プロセッサは、伝送データが有効
であるか否かを示す基準データを伝送データとともに伝
送し、前記有効データ検出手段は、基準データに基づい
て有効な伝送データを検出するように構成されている。
請求項５の発明にかかるデータ伝送装置では、前記デー
タ送信側プロセッサは、伝送データを所定のビットごと
に区分して基準データを割り当て、前記有効データ検出
手段は、基準データに基づいて区分されたデータ毎に有
効なデータを検出するように構成されている。
【００１１】請求項６の発明にかかるデータ伝送装置で
は、前記有効データ検出手段は、基準データのビット値
が、データが有効でないことを示す第１論理状態の時、
該ビット値に対応する領域のデータを有効でないデータ
と認識して該当領域のデータを除去するようにした。請
求項７の発明にかかるデータ伝送装置では、前記補助記
憶手段は、所定サイズの先入れ先出し形メモリ素子であ
る。
は、前記有効データ検出手段は、基準データのビット値
が、データが有効でないことを示す第１論理状態の時、
該ビット値に対応する領域のデータを有効でないデータ
と認識して該当領域のデータを除去するようにした。請
求項７の発明にかかるデータ伝送装置では、前記補助記
憶手段は、所定サイズの先入れ先出し形メモリ素子であ
る。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図１
に基づいて説明する。図１はデータ伝送速度整合部の概
念構成図である。図１によれば、送信側のプロセッサか
ら伝送しようとするデータの入力を受け、データ伝送速
度の整合のために所定のデータ容量に合わせて蓄えた
後、受信側プロセッサへ伝達する主記憶手段としてのＦ
ＩＦＯ１０と、ＦＩＦＯ１０のデータが限界量に達した
か否かを検出して、限界量に達した時はデータ伝送を暫
く中止することを送信側プロセッサに要請するデータ量
検出手段としてのデータ量検出部２０と、送信側プロセ
ッサから伝送されるデータの入力を受けて有効データを
検出した後、連続した有効データをＦＩＦＯ１０へ直接
伝達し、不連続の有効データを入力した時に、その時点
を基準として有効でないデータを除去した後、別の径路
で出力する有効データ検出手段としての有効データ検出
部３０と、有効データ検出部３０から不連続の有効デー
タが出力されたとき、これを受取って連続したデータの
形態にデータの伝送長さを整合処理した後、ＦＩＦＯ１
０へ伝達する補助記憶手段としての有効データ結合部４
０と、を備えて構成されている。
に基づいて説明する。図１はデータ伝送速度整合部の概
念構成図である。図１によれば、送信側のプロセッサか
ら伝送しようとするデータの入力を受け、データ伝送速
度の整合のために所定のデータ容量に合わせて蓄えた
後、受信側プロセッサへ伝達する主記憶手段としてのＦ
ＩＦＯ１０と、ＦＩＦＯ１０のデータが限界量に達した
か否かを検出して、限界量に達した時はデータ伝送を暫
く中止することを送信側プロセッサに要請するデータ量
検出手段としてのデータ量検出部２０と、送信側プロセ
ッサから伝送されるデータの入力を受けて有効データを
検出した後、連続した有効データをＦＩＦＯ１０へ直接
伝達し、不連続の有効データを入力した時に、その時点
を基準として有効でないデータを除去した後、別の径路
で出力する有効データ検出手段としての有効データ検出
部３０と、有効データ検出部３０から不連続の有効デー
タが出力されたとき、これを受取って連続したデータの
形態にデータの伝送長さを整合処理した後、ＦＩＦＯ１
０へ伝達する補助記憶手段としての有効データ結合部４
０と、を備えて構成されている。
【００１３】次に、動作を説明する。まず、送信側プロ
セッサから現在伝送するデータが有効データなのかある
いは有効でないデータ、即ち、伝送後には不要となるデ
ータであるか否かを認識することのできる基準データ
が、伝送データと共に伝送される。つまり、下記の表１
に示すように、伝送データが例えば３２ビットデータの
とき、８ビットずつ４個の領域に区分した後、それぞれ
の領域に、該当するデータが有効データなのか或は有効
でないデータなのかを認識することのできる基準データ
がそれぞれ１ビットずつ割り当てられ、この伝送データ
が伝送される。
セッサから現在伝送するデータが有効データなのかある
いは有効でないデータ、即ち、伝送後には不要となるデ
ータであるか否かを認識することのできる基準データ
が、伝送データと共に伝送される。つまり、下記の表１
に示すように、伝送データが例えば３２ビットデータの
とき、８ビットずつ４個の領域に区分した後、それぞれ
の領域に、該当するデータが有効データなのか或は有効
でないデータなのかを認識することのできる基準データ
がそれぞれ１ビットずつ割り当てられ、この伝送データ
が伝送される。
【００１４】
【表１】
【００１５】従って、基準データａ，ｂ，ｃ，ｄはそれ
ぞれ１ビットずつであり、例えば、論理状態値が“０”
の場合を有効データ、また、“１”の場合を有効でない
データであると認識させる。故に、送信側からデータの
伝送時に１回３２ビットのデータを一つに括り伝送する
場合は、送信側プロセッサでは３２ビットの伝送データ
と４ビットの基準データを伝送し、有効データ検出部３
０は４ビットの基準データの入力を受けて信号の論理状
態を検出することにより有効データの連続性を判断する
が、論理状態が“００００”の状態の場合は、３２ビッ
トの伝送データが全て連続する有効データであると判断
して直接ＦＩＦＯ１０へデータを伝達する。
ぞれ１ビットずつであり、例えば、論理状態値が“０”
の場合を有効データ、また、“１”の場合を有効でない
データであると認識させる。故に、送信側からデータの
伝送時に１回３２ビットのデータを一つに括り伝送する
場合は、送信側プロセッサでは３２ビットの伝送データ
と４ビットの基準データを伝送し、有効データ検出部３
０は４ビットの基準データの入力を受けて信号の論理状
態を検出することにより有効データの連続性を判断する
が、論理状態が“００００”の状態の場合は、３２ビッ
トの伝送データが全て連続する有効データであると判断
して直接ＦＩＦＯ１０へデータを伝達する。
【００１６】この場合は、従来のデータ伝送速度整合の
ための動作に比して全体的には異ならず同一になる。こ
の際、有効データ検出部３０では、４ビットの基準デー
タの入力を受けて有効データの連続性を判断する動作の
途中、有効データの不連続的な部分が検出されると、つ
まり“００１０”であるときは、表１でＣ領域のデータ
が有効でないデータだと判断され、Ｃ領域のデータが除
去された後、Ａ領域、Ｂ領域及びＤ領域のデータが有効
データ結合部４０へ伝達される。
ための動作に比して全体的には異ならず同一になる。こ
の際、有効データ検出部３０では、４ビットの基準デー
タの入力を受けて有効データの連続性を判断する動作の
途中、有効データの不連続的な部分が検出されると、つ
まり“００１０”であるときは、表１でＣ領域のデータ
が有効でないデータだと判断され、Ｃ領域のデータが除
去された後、Ａ領域、Ｂ領域及びＤ領域のデータが有効
データ結合部４０へ伝達される。
【００１７】有効データ結合部４０では、このＡ領域、
Ｂ領域及びＤ領域のデータが蓄えられる。この後、有効
データ検出部３０では、入力される伝送データのうち、
有効でないデータが継続して検出され、除去されるが、
入力される全てのデータはたとえ連続的な有効データで
も有効データ結合部４０へ伝達される。これによって、
有効データ結合部４０では、有効データ検出部３０から
入力されたデータが３２ビットずつ再結合されてＦＩＦ
Ｏ１０へ伝達される。
Ｂ領域及びＤ領域のデータが蓄えられる。この後、有効
データ検出部３０では、入力される伝送データのうち、
有効でないデータが継続して検出され、除去されるが、
入力される全てのデータはたとえ連続的な有効データで
も有効データ結合部４０へ伝達される。これによって、
有効データ結合部４０では、有効データ検出部３０から
入力されたデータが３２ビットずつ再結合されてＦＩＦ
Ｏ１０へ伝達される。
【００１８】このような有効データ検出部３０と有効デ
ータ結合部４０の動作を整理すると次の表２のようにな
る。
ータ結合部４０の動作を整理すると次の表２のようにな
る。
【００１９】
【表２】
【００２０】尚、有効データ結合部４０には、所定サイ
ズのＦＩＦＯを用いることができる。
ズのＦＩＦＯを用いることができる。
【００２１】
【発明の効果】以上説明したように、請求項１の発明に
かかるデータ伝送方法によれば、有効でないデータが発
生しても、限られた主記憶手段のデータ記憶容量を浪費
することがなくなるので、効果的な利用が可能である。
請求項２の発明にかかるデータ伝送方法によれば、伝送
速度を速くすることができる。
かかるデータ伝送方法によれば、有効でないデータが発
生しても、限られた主記憶手段のデータ記憶容量を浪費
することがなくなるので、効果的な利用が可能である。
請求項２の発明にかかるデータ伝送方法によれば、伝送
速度を速くすることができる。
【００２２】請求項３の発明にかかるデータ伝送装置に
よれば、データ伝送時に生じるエラーなどの理由のため
非有効データが度々発生するとしても、限られた主記憶
手段のデータ記憶容量を浪費することがなくなるので、
効果的な利用が可能である。請求項４の発明にかかるデ
ータ伝送装置によれば、基準データに基づいて有効な伝
送データを検出することができる。
よれば、データ伝送時に生じるエラーなどの理由のため
非有効データが度々発生するとしても、限られた主記憶
手段のデータ記憶容量を浪費することがなくなるので、
効果的な利用が可能である。請求項４の発明にかかるデ
ータ伝送装置によれば、基準データに基づいて有効な伝
送データを検出することができる。
【００２３】請求項５の発明にかかるデータ伝送装置に
よれば、伝送データを所定の区分毎に有効なデータか否
かを検出することができる。請求項６の発明にかかるデ
ータ伝送装置によれば、有効でないデータを除去するこ
とができる。請求項７の発明にかかるデータ伝送装置に
よれば、入力順に有効データを主記憶手段に伝送するこ
とができる。
よれば、伝送データを所定の区分毎に有効なデータか否
かを検出することができる。請求項６の発明にかかるデ
ータ伝送装置によれば、有効でないデータを除去するこ
とができる。請求項７の発明にかかるデータ伝送装置に
よれば、入力順に有効データを主記憶手段に伝送するこ
とができる。
【図１】本発明によるデータ伝送速度整合部の概念構成
図。
図。
【図２】一般的な単方向コンピューター通信の概念図。
【図３】従来のデータ伝送速度整合部の概念構成図。
Ａ，Ｂ プロセッサ Ｃ データ伝送速度整合部 １０ ＦＩＦＯ ２０ データ量検出部 ３０ 有効データ検出部 ４０ 有効データ結合部
Claims (7)
- 【請求項１】プロセッサ間で、データ送受信速度の整合
性を図ってデータを伝送するデータ伝送方法において、 データ送信側プロセッサから伝送された伝送データを所
定のビット単位毎に区分し、区分されたデータが有効で
あるか否かを示す基準データを伝送データと共に送信す
る第１過程と、 該伝送データ及び基準データを受信し、該基準データに
基づいてデータが有効であるか否かを区分毎に判定する
第２過程と、 データが有効でないと判定したときは該データを除去
し、有効データだけを補助記憶手段に記憶する第３過程
と、 補助記憶手段に記憶された有効データが所定ビット長に
なったときに、該データを主記憶手段に記憶する第４過
程と、 主記憶手段に記憶されたデータを受信側プロセッサの伝
送速度に合わせて、受信側プロセッサへ伝送する第５過
程と、を含むことを特徴とするデータ伝送方法。 - 【請求項２】前記第３過程は、第２過程で有効データが
連続して所定ビット長分存在すると判定されたときは、
所定ビット長の有効データを主記憶手段に直接記憶する
過程をさらに含むことを特徴とする請求項１記載のデー
タ伝送方法。 - 【請求項３】データを送信するデータ送信側プロセッサ
から送信された伝送データを記憶し、データを受信する
データ受信側プロセッサのデータ伝送速度に合わせてデ
ータを伝送する主記憶手段と、該主記憶手段に記憶され
たデータの量を検出し、データ量が所定量に達した時
は、データ伝送を停止させる信号をデータ送信側プロセ
ッサへ出力するデータ量検出手段と、を備えたデータ伝
送装置において、 前記データ送信側プロセッサから送信された伝送データ
から有効データを検出する有効データ検出手段と、該有
効データを記憶する補助記憶手段と、を備え、 前記有効データ検出手段は、伝送データを入力して有効
データが連続して検出されたときは、該連続した有効デ
ータを主記憶手段に直接伝送し、有効データが連続しな
いときは、有効データだけを補助記憶手段に出力し、 前記補助記憶手段は、有効データが所定データ長になっ
たとき、該有効データを主記憶手段に伝送するように構
成されたことを特徴とするデータ伝送装置。 - 【請求項４】前記データ送信側プロセッサは、伝送デー
タが有効であるか否かを示す基準データを伝送データと
ともに伝送し、 前記有効データ検出手段は、基準データに基づいて有効
な伝送データを検出するように構成されたことを特徴と
する請求項３記載のデータ伝送装置。 - 【請求項５】前記データ送信側プロセッサは、伝送デー
タを所定のビットごとに区分して基準データを割り当
て、 前記有効データ検出手段は、基準データに基づいて区分
されたデータ毎に有効なデータを検出するように構成さ
れたことを特徴とする請求項４記載のデータ伝送装置。 - 【請求項６】前記有効データ検出手段は、基準データの
ビット値が、データが有効でないことを示す第１論理状
態の時、該ビット値に対応する領域のデータを有効でな
いデータと認識して該当領域のデータを除去することを
特徴とする請求項４又は請求項５のいずれか１つに記載
のデータ伝送装置。 - 【請求項７】前記補助記憶手段は、所定サイズの先入れ
先出し形メモリ素子であることを特徴とする請求項３〜
請求項６のいずれか１つに記載のデータ伝送装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960055262A KR100196227B1 (ko) | 1996-11-19 | 1996-11-19 | 전송속도 정합을 위한 데이터 저장 방법 및 그장치 |
| KR55262/1996 | 1996-11-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10187647A true JPH10187647A (ja) | 1998-07-21 |
| JP3160806B2 JP3160806B2 (ja) | 2001-04-25 |
Family
ID=19482460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31850797A Expired - Fee Related JP3160806B2 (ja) | 1996-11-19 | 1997-11-19 | データ伝送方法及びその装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3160806B2 (ja) |
| KR (1) | KR100196227B1 (ja) |
| DE (1) | DE19724658C2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004509532A (ja) * | 2000-09-15 | 2004-03-25 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 信号処理装置 |
| KR100464919B1 (ko) * | 2002-08-28 | 2005-01-05 | 엘지전자 주식회사 | 보드에서 데이터 송수신 시스템 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05199282A (ja) * | 1992-01-17 | 1993-08-06 | Matsushita Electric Ind Co Ltd | Ｆｉｆｏメモリ |
-
1996
- 1996-11-19 KR KR1019960055262A patent/KR100196227B1/ko not_active Expired - Fee Related
-
1997
- 1997-06-11 DE DE19724658A patent/DE19724658C2/de not_active Expired - Fee Related
- 1997-11-19 JP JP31850797A patent/JP3160806B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004509532A (ja) * | 2000-09-15 | 2004-03-25 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 信号処理装置 |
| KR100464919B1 (ko) * | 2002-08-28 | 2005-01-05 | 엘지전자 주식회사 | 보드에서 데이터 송수신 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100196227B1 (ko) | 1999-06-15 |
| KR19980036675A (ko) | 1998-08-05 |
| DE19724658A1 (de) | 1998-05-20 |
| DE19724658C2 (de) | 2002-06-06 |
| JP3160806B2 (ja) | 2001-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5732286A (en) | FIFO based receive packet throttle for receiving long strings of short data packets | |
| JP2577539B2 (ja) | ブリッジ | |
| JP3860215B2 (ja) | 単一チャンネル双方向無線通信用半二重ｕａｒｔ制御 | |
| US6952739B2 (en) | Method and device for parameter independent buffer underrun prevention | |
| JPH1023078A (ja) | 通信速度調整方法 | |
| US5737535A (en) | Flow control circuit for networked communications system including arrangement for reducing overhead at the beginning of a communications session by enabling message transmission before receiving flow control information | |
| US6201817B1 (en) | Memory based buffering for a UART or a parallel UART like interface | |
| JP2005018768A (ja) | 単一ポートセルメモリ装置のための二重ポート機能 | |
| US6909697B1 (en) | Method and apparatus for identifying a maximum frame size | |
| JPS63294146A (ja) | 通信制御装置 | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| JP3160806B2 (ja) | データ伝送方法及びその装置 | |
| JP2559940B2 (ja) | バッファ・サービス方法及び装置 | |
| JPH10150443A (ja) | Ａｔｍ交換装置 | |
| JPH10198628A (ja) | バス変換器の過負荷状態検出装置 | |
| JPH09116569A (ja) | スイッチングハブ | |
| JP2001167022A (ja) | データ転送システム | |
| JPS63144634A (ja) | ル−プネツトワ−クシステム | |
| KR100350473B1 (ko) | 넘버.7 신호망의 신호 링크에 대한 폭주 제어 방법 | |
| KR950010926B1 (ko) | 비동기식 전송 모드(atm) 망에서 최대셀 전송속도 및 평균셀 전송속도 감시를 위한 사용 파라미터 제어장치 및 방법 | |
| JPS5854763A (ja) | 回線アダプタ | |
| JPH06110653A (ja) | メモリシステム及びそれを用いたメモリ制御方法 | |
| JP3675724B2 (ja) | セル遅延削減方法及びセル遅延削減システム | |
| KR20000027412A (ko) | 흐름제어 오퍼랜드 출력장치 및 출력방법 | |
| JPH04360342A (ja) | ホスト計算機システムと通信処理装置のバッフア不足回避方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |