JPH10190376A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH10190376A JPH10190376A JP35035796A JP35035796A JPH10190376A JP H10190376 A JPH10190376 A JP H10190376A JP 35035796 A JP35035796 A JP 35035796A JP 35035796 A JP35035796 A JP 35035796A JP H10190376 A JPH10190376 A JP H10190376A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- current source
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 低電圧かつ低電流で動作でき、回路の入力お
よび出力のダイナミックレンジを容易に広げることがで
きる増幅回路を提供する。 【解決手段】 入力部６０および出力部８０は、いわゆ
るダイオードバートン回路である。増幅回路５０では、
信号源ＶINの変化は、トランジスタＱ10，Ｑ11のベース
およびエミッタを介して、トランジスタＱ2 ，Ｑ3 のベ
ースに現れ、それに応じて出力電流Ｉout が変化する。
電流源Ｉ12，Ｉ13からの電流の大部分は、電流源Ｉ11に
流入し、抵抗Ｒ１に流れる電流量は少ない。
よび出力のダイナミックレンジを容易に広げることがで
きる増幅回路を提供する。 【解決手段】 入力部６０および出力部８０は、いわゆ
るダイオードバートン回路である。増幅回路５０では、
信号源ＶINの変化は、トランジスタＱ10，Ｑ11のベース
およびエミッタを介して、トランジスタＱ2 ，Ｑ3 のベ
ースに現れ、それに応じて出力電流Ｉout が変化する。
電流源Ｉ12，Ｉ13からの電流の大部分は、電流源Ｉ11に
流入し、抵抗Ｒ１に流れる電流量は少ない。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、ビデオ信
号等を増幅する増幅回路に関するものである。
号等を増幅する増幅回路に関するものである。
【０００２】
【従来の技術】図３は従来一般的に使われているビデオ
信号増幅回路の構成を示す回路図である。図３に示す増
幅回路においては、例えば、信号源ＶINから信号電圧ｖ
inが入力されていないとき、トランジスタＱ1 およびト
ランジスタＱ6 のベースが電圧源Ｖ1 ，Ｖ2 により電圧
ｖ0 にバイアスされる。また、ダイオード接続されたト
ランジスタＱ2 ，Ｑ5 が同様の特性を持つように形成さ
れた場合には、抵抗素子Ｒ1 ，Ｒ2 には同じ電流ｉ1 が
発生される。
信号増幅回路の構成を示す回路図である。図３に示す増
幅回路においては、例えば、信号源ＶINから信号電圧ｖ
inが入力されていないとき、トランジスタＱ1 およびト
ランジスタＱ6 のベースが電圧源Ｖ1 ，Ｖ2 により電圧
ｖ0 にバイアスされる。また、ダイオード接続されたト
ランジスタＱ2 ，Ｑ5 が同様の特性を持つように形成さ
れた場合には、抵抗素子Ｒ1 ，Ｒ2 には同じ電流ｉ1 が
発生される。
【０００３】トランジスタＱ1 のベースに信号源ＶINに
より信号電圧ｖinが入力されたとき、信号電圧ｖinに応
じた変化電流Δｉ1 が抵抗素子Ｒ1 からダイオード接続
されたトランジスタＱ2 に流れる。また、図３に示すよ
うに、これとは逆の方向で、抵抗素子Ｒ2 およびダイオ
ード接続されたトランジスタＱ5 に同じ変化電流Δｉ1
が流れる。これらの変化電流がダイオード接続されたト
ランジスタＱ2 およびＱ5 により差動電圧に変換され、
トランジスタＱ3 ，Ｑ4 のベースに入力される。
より信号電圧ｖinが入力されたとき、信号電圧ｖinに応
じた変化電流Δｉ1 が抵抗素子Ｒ1 からダイオード接続
されたトランジスタＱ2 に流れる。また、図３に示すよ
うに、これとは逆の方向で、抵抗素子Ｒ2 およびダイオ
ード接続されたトランジスタＱ5 に同じ変化電流Δｉ1
が流れる。これらの変化電流がダイオード接続されたト
ランジスタＱ2 およびＱ5 により差動電圧に変換され、
トランジスタＱ3 ，Ｑ4 のベースに入力される。
【０００４】トランジスタＱ3 ，Ｑ4 で構成された差動
増幅回路により、トランジスタＱ3，Ｑ4 のベースに入
力された差動電圧が増幅され、出力端子ＴOUT に出力さ
れる。
増幅回路により、トランジスタＱ3，Ｑ4 のベースに入
力された差動電圧が増幅され、出力端子ＴOUT に出力さ
れる。
【０００５】また、上述した増幅回路の相互コンダクタ
ンスｇm は次式により与えられる。
ンスｇm は次式により与えられる。
【数１】 ｇm ＝ ｉ2 ／（ｒE ・ｉ1 ） …（１）
【０００６】
【発明が解決しようとする課題】ところで、上述した従
来の増幅回路では入力ダイナミックレンジを広くとるこ
とができないという問題がある。図３に示す回路におい
ては、入力のダイナミックレンジを広くするには、抵抗
素子Ｒ1 の抵抗値ｒE または電流源Ｉ1 の電流値ｉ1 を
大きく設定することが必要である。しかし、これらの値
を大きく設定することにより、抵抗素子Ｒ1 における電
圧降下が大きくなり、低電圧で動作する回路ではダイナ
ミックレンジを広くとることが困難である。
来の増幅回路では入力ダイナミックレンジを広くとるこ
とができないという問題がある。図３に示す回路におい
ては、入力のダイナミックレンジを広くするには、抵抗
素子Ｒ1 の抵抗値ｒE または電流源Ｉ1 の電流値ｉ1 を
大きく設定することが必要である。しかし、これらの値
を大きく設定することにより、抵抗素子Ｒ1 における電
圧降下が大きくなり、低電圧で動作する回路ではダイナ
ミックレンジを広くとることが困難である。
【０００７】また、出力ダイナミックレンジおよび入力
バイアスは抵抗素子Ｒ1 の抵抗値ｒE 、電流源Ｉ1 の電
流値ｉ1 に各々関連し、相互コンダクタンスｇm を変え
ずに、バイアス状態を任意に変更することは難しく、ダ
イナミックレンジを広げるための設計変更が回路の相互
コンダクタンスｇm およびバイアス状態の変化を招く。
即ち、従来の増幅回路では入力ダイナミックレンジを広
げることが困難であり、その結果、出力ダイナミックレ
ンジの増加もほぼ不可能である。
バイアスは抵抗素子Ｒ1 の抵抗値ｒE 、電流源Ｉ1 の電
流値ｉ1 に各々関連し、相互コンダクタンスｇm を変え
ずに、バイアス状態を任意に変更することは難しく、ダ
イナミックレンジを広げるための設計変更が回路の相互
コンダクタンスｇm およびバイアス状態の変化を招く。
即ち、従来の増幅回路では入力ダイナミックレンジを広
げることが困難であり、その結果、出力ダイナミックレ
ンジの増加もほぼ不可能である。
【０００８】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、低電圧かつ低電流で動作でき、
かつ回路の相互コンダクタンスｇm を変化させずに、バ
イアスを任意に設定できることはもとより、回路の入力
および出力ダイナミックレンジを容易に広げることがで
きる増幅回路を提供することにある。
のであり、その目的は、低電圧かつ低電流で動作でき、
かつ回路の相互コンダクタンスｇm を変化させずに、バ
イアスを任意に設定できることはもとより、回路の入力
および出力ダイナミックレンジを容易に広げることがで
きる増幅回路を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明の増幅回路は、ベースが入力電圧源に接続さ
れ、コレクタが第１の電圧源に接続された第１のトラン
ジスタと、ベースおよびコレクタが第１の電流源に接続
された第２のトランジスタと、前記第１のトランジスタ
のエミッタと前記第２のトランジスタのエミッタとが接
続された第２の電流源とを備えた入力部と、ベースが第
１の抵抗素子を介して前記第２のトランジスタのベース
と接続されコレクタが前記第１の電圧源に接続されエミ
ッタが第３の電流源に接続された第３のトランジスタ
と、ベースおよびコレクタが前記第３のトランジスタの
ベースと接続されエミッタが第４の電流源に接続された
第４のトランジスタと、前記第５のトランジスタのベー
スと接続された第２の抵抗素子と、エミッタが前記第３
のトランジスタのエミッタと接続されコレクタが第５の
電流源に接続されベースが前記第２の抵抗素子と接続さ
れた第５のトランジスタと、ベースおよびコレクタが前
記第５のトランジスタのベースに接続されエミッタが前
記第４のトランジスタのエミッタに接続された第６のト
ランジスタとを備えた増幅部と、ベースが第２の電圧源
に接続されコレクタが第１の電圧源に接続された第７の
トランジスタと、ベースおよびコレクタが前記第２の抵
抗素子を介して前記第５のトランジスタのベースに接続
されると共に第６の電流源に接続された第８のトランジ
スタと、前記第７のトランジスタのエミッタおよび前記
第８のトランジスタのエミッタに接続された第７の電流
源とを備えた基準電流発生部とを有する。
め、本発明の増幅回路は、ベースが入力電圧源に接続さ
れ、コレクタが第１の電圧源に接続された第１のトラン
ジスタと、ベースおよびコレクタが第１の電流源に接続
された第２のトランジスタと、前記第１のトランジスタ
のエミッタと前記第２のトランジスタのエミッタとが接
続された第２の電流源とを備えた入力部と、ベースが第
１の抵抗素子を介して前記第２のトランジスタのベース
と接続されコレクタが前記第１の電圧源に接続されエミ
ッタが第３の電流源に接続された第３のトランジスタ
と、ベースおよびコレクタが前記第３のトランジスタの
ベースと接続されエミッタが第４の電流源に接続された
第４のトランジスタと、前記第５のトランジスタのベー
スと接続された第２の抵抗素子と、エミッタが前記第３
のトランジスタのエミッタと接続されコレクタが第５の
電流源に接続されベースが前記第２の抵抗素子と接続さ
れた第５のトランジスタと、ベースおよびコレクタが前
記第５のトランジスタのベースに接続されエミッタが前
記第４のトランジスタのエミッタに接続された第６のト
ランジスタとを備えた増幅部と、ベースが第２の電圧源
に接続されコレクタが第１の電圧源に接続された第７の
トランジスタと、ベースおよびコレクタが前記第２の抵
抗素子を介して前記第５のトランジスタのベースに接続
されると共に第６の電流源に接続された第８のトランジ
スタと、前記第７のトランジスタのエミッタおよび前記
第８のトランジスタのエミッタに接続された第７の電流
源とを備えた基準電流発生部とを有する。
【００１０】本発明の増幅回路では、第１の電流源から
の電流の大部分が第２のトランジスタのコレクタおよび
エミッタを通って第２の電流源に流入され、第１の抵抗
素子に流入する電流量を低減しても、第１のトランジス
タのベースに印加された入力電圧に応じて所定の電圧を
第３のトランジスタおよび第４のトランジスタのベース
に印加できる。
の電流の大部分が第２のトランジスタのコレクタおよび
エミッタを通って第２の電流源に流入され、第１の抵抗
素子に流入する電流量を低減しても、第１のトランジス
タのベースに印加された入力電圧に応じて所定の電圧を
第３のトランジスタおよび第４のトランジスタのベース
に印加できる。
【００１１】
【発明の実施の形態】第１実施形態 図１は本発明に係る増幅回路の一の実施形態を示す回路
図である。図１に示すように、本例の増幅回路は電圧源
Ｖ1 ，Ｖ2 、電流源Ｉ1 ，Ｉ2 ，…，Ｉ8 、ｎｐｎ型ト
ランジスタＱ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 ，ＱD1，ＱD2，
ＱD3，ＱD4、抵抗素子Ｒ1 ，Ｒ2 により構成されてい
る。なお、電圧源Ｖ1 およびＶ2 の電圧値はともにｖ0
であり、電流源Ｉ1 〜Ｉ4の電流値はｉ1 、電流源
Ｉ5 ，Ｉ6 の電流値はｉ3 電流源Ｉ7 の電流値はｉ2 、
電流源Ｉ8 の電流値は２ｉ2 であり、抵抗素子Ｒ1 の抵
抗値はｒE 、抵抗素子Ｒ2 の抵抗値はｒ2 である。ま
た、図示のように、本例の増幅回路は入力部１０、電流
／電圧変換部２０および出力部３０がカスケード接続さ
れて構成されている。
図である。図１に示すように、本例の増幅回路は電圧源
Ｖ1 ，Ｖ2 、電流源Ｉ1 ，Ｉ2 ，…，Ｉ8 、ｎｐｎ型ト
ランジスタＱ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 ，ＱD1，ＱD2，
ＱD3，ＱD4、抵抗素子Ｒ1 ，Ｒ2 により構成されてい
る。なお、電圧源Ｖ1 およびＶ2 の電圧値はともにｖ0
であり、電流源Ｉ1 〜Ｉ4の電流値はｉ1 、電流源
Ｉ5 ，Ｉ6 の電流値はｉ3 電流源Ｉ7 の電流値はｉ2 、
電流源Ｉ8 の電流値は２ｉ2 であり、抵抗素子Ｒ1 の抵
抗値はｒE 、抵抗素子Ｒ2 の抵抗値はｒ2 である。ま
た、図示のように、本例の増幅回路は入力部１０、電流
／電圧変換部２０および出力部３０がカスケード接続さ
れて構成されている。
【００１２】入力部１０はトランジスタＱ1 ，Ｑ2 、電
流源Ｉ1 ，Ｉ2 ，Ｉ3 ，Ｉ4 および抵抗素子Ｒ1 により
構成されている。トランジスタＱ1 ，Ｑ2 のエミッタが
抵抗素子Ｒ1 を介して互いに接続されている。トランジ
スタＱ1 のベースに直列に接続されている信号源ＶINお
よび電圧源Ｖ1 により、電圧（ｖin＋ｖ0 ）が供給され
る。ここで、ｖinは信号電圧を示している。トランジス
タＱ2 のベースに電圧源Ｖ2 により電圧ｖ0 が供給され
る。
流源Ｉ1 ，Ｉ2 ，Ｉ3 ，Ｉ4 および抵抗素子Ｒ1 により
構成されている。トランジスタＱ1 ，Ｑ2 のエミッタが
抵抗素子Ｒ1 を介して互いに接続されている。トランジ
スタＱ1 のベースに直列に接続されている信号源ＶINお
よび電圧源Ｖ1 により、電圧（ｖin＋ｖ0 ）が供給され
る。ここで、ｖinは信号電圧を示している。トランジス
タＱ2 のベースに電圧源Ｖ2 により電圧ｖ0 が供給され
る。
【００１３】トランジスタＱ1 のコレクタが電流源Ｉ1
に接続され、またエミッタと接地線２との間に電流源Ｉ
2 が接続されている。同様に、トランジスタＱ2 コレク
タが電流源Ｉ3 に接続され、エミッタと接地線２との間
に電流源Ｉ4 が接続されている。
に接続され、またエミッタと接地線２との間に電流源Ｉ
2 が接続されている。同様に、トランジスタＱ2 コレク
タが電流源Ｉ3 に接続され、エミッタと接地線２との間
に電流源Ｉ4 が接続されている。
【００１４】電流／電圧変換部２０はダイオード接続さ
れたトランジスタＱD1，ＱD2，ＱD3,QD4および抵抗素子
Ｒ2 により構成されている。図１に示すように、トラン
ジスタＱD1のベースとコレクタとの接続点がトランジス
タＱ1 のコレクタに接続され、エミッタがトランジスタ
ＱD2のベースとコレクタとの接続点に接続され、さらに
トランジスタＱ4 のベースに接続されている。トランジ
スタＱD2のベースとコレクタとの接続点が接続ノードＮ
Ｄ1 に接続されている。
れたトランジスタＱD1，ＱD2，ＱD3,QD4および抵抗素子
Ｒ2 により構成されている。図１に示すように、トラン
ジスタＱD1のベースとコレクタとの接続点がトランジス
タＱ1 のコレクタに接続され、エミッタがトランジスタ
ＱD2のベースとコレクタとの接続点に接続され、さらに
トランジスタＱ4 のベースに接続されている。トランジ
スタＱD2のベースとコレクタとの接続点が接続ノードＮ
Ｄ1 に接続されている。
【００１５】トランジスタＱD3のベースとコレクタとの
接続点がトランジスタＱ2 のコレクタに接続され、エミ
ッタがトランジスタＱD4のベースとコレクタとの接続点
に接続され、さらにトランジスタＱ3 のベースに接続さ
れている。トランジスタＱD4のエミッタがトランジスタ
ＱD2のエミッタと共通にノードＮＤ1 に接続されてい
る。ノードＮＤ1 が抵抗素子Ｒ2 を介して接地線２に接
続されている。また、トランジスタＱD1のベースとコレ
クタとの接続点が電流源Ｉ5 に接続され、電流源Ｉ5 に
より電流ｉ3 が供給される。同様に、トランジスタＱD3
のベースとコレクタとの接続点が電流源Ｉ6 に接続さ
れ、電流源Ｉ6 により電流ｉ3 が供給される。
接続点がトランジスタＱ2 のコレクタに接続され、エミ
ッタがトランジスタＱD4のベースとコレクタとの接続点
に接続され、さらにトランジスタＱ3 のベースに接続さ
れている。トランジスタＱD4のエミッタがトランジスタ
ＱD2のエミッタと共通にノードＮＤ1 に接続されてい
る。ノードＮＤ1 が抵抗素子Ｒ2 を介して接地線２に接
続されている。また、トランジスタＱD1のベースとコレ
クタとの接続点が電流源Ｉ5 に接続され、電流源Ｉ5 に
より電流ｉ3 が供給される。同様に、トランジスタＱD3
のベースとコレクタとの接続点が電流源Ｉ6 に接続さ
れ、電流源Ｉ6 により電流ｉ3 が供給される。
【００１６】出力部３０はトランジスタＱ3 ，Ｑ4 、電
流源Ｉ7 ，Ｉ8 により構成されている。トランジスタＱ
3 のコレクタが電源電圧ＶCCの供給線１に接続され、ベ
ースがトランジスタＱD3のベースとコレクタとの接続点
に接続され、トランジスタＱ4のコレクタが電流源Ｉ7
に接続され、ベースがトランジスタＱD1のベースとコレ
クタとの接続点に接続されている。トランジスタＱ3 ，
Ｑ4 のエミッタが共通に接続され、その接続点と接地線
２との間に、電流源Ｉ8 が接続され、接地線２に向かっ
て電流２ｉ2 が流れる。トランジスタＱ4 のコレクタが
出力端子ＴOUT に接続されている。
流源Ｉ7 ，Ｉ8 により構成されている。トランジスタＱ
3 のコレクタが電源電圧ＶCCの供給線１に接続され、ベ
ースがトランジスタＱD3のベースとコレクタとの接続点
に接続され、トランジスタＱ4のコレクタが電流源Ｉ7
に接続され、ベースがトランジスタＱD1のベースとコレ
クタとの接続点に接続されている。トランジスタＱ3 ，
Ｑ4 のエミッタが共通に接続され、その接続点と接地線
２との間に、電流源Ｉ8 が接続され、接地線２に向かっ
て電流２ｉ2 が流れる。トランジスタＱ4 のコレクタが
出力端子ＴOUT に接続されている。
【００１７】以下、図１に示す増幅回路の動作について
説明する。信号源ＶINによりトランジスタＱ1 のベース
に信号電圧ｖinが供給され、これに応じて、トランジス
タＱ1 ，Ｑ2 の両エミッタ間に接続されている抵抗素子
Ｒ1 に次式に示す差電流Δｉ1 が発生する。
説明する。信号源ＶINによりトランジスタＱ1 のベース
に信号電圧ｖinが供給され、これに応じて、トランジス
タＱ1 ，Ｑ2 の両エミッタ間に接続されている抵抗素子
Ｒ1 に次式に示す差電流Δｉ1 が発生する。
【数２】 Δｉ1 ＝ｖin／ｒE …（２）
【００１８】トランジスタＱ1 ，Ｑ2 のコレクタに電流
源Ｉ1 とＩ3 により、電流ｉ1 が供給されるので、図１
に示すように、抵抗素子Ｒ1 に生じた差電流Δｉ1 それ
ぞれ電流／電圧変換部２０を構成しているトランジスタ
ＱD1，ＱD3のベースコレクタとの接続点側に現れる。こ
のため、トランジスタＱD2，ＱD4において、差電流Δｉ
1 に応じた電圧降下が生じる。この電圧降下がそれぞれ
トランジスタＱ3 ，Ｑ4 のベースに入力され、トランジ
スタＱ3 ，Ｑ4 により増幅される。これにより、トラン
ジスタＱ4 のコレクタ側に差電流Δｉ1 に比例した電流
Δｉ2 が発生し、出力端子ＴOUT から出力される。
源Ｉ1 とＩ3 により、電流ｉ1 が供給されるので、図１
に示すように、抵抗素子Ｒ1 に生じた差電流Δｉ1 それ
ぞれ電流／電圧変換部２０を構成しているトランジスタ
ＱD1，ＱD3のベースコレクタとの接続点側に現れる。こ
のため、トランジスタＱD2，ＱD4において、差電流Δｉ
1 に応じた電圧降下が生じる。この電圧降下がそれぞれ
トランジスタＱ3 ，Ｑ4 のベースに入力され、トランジ
スタＱ3 ，Ｑ4 により増幅される。これにより、トラン
ジスタＱ4 のコレクタ側に差電流Δｉ1 に比例した電流
Δｉ2 が発生し、出力端子ＴOUT から出力される。
【００１９】図１に示す回路例においては、回路の相互
コンダクタンスｇm は次式により表記できる。
コンダクタンスｇm は次式により表記できる。
【数３】 ｇm ＝ ｉ2 ／（ｒE ・ｉ1 ） …（３） 即ち、本回路の相互コンダクタンスｇm は図２に示す回
路の式（１）に表記した相互コンダクタンスｇm と同様
である。
路の式（１）に表記した相互コンダクタンスｇm と同様
である。
【００２０】しかし、本実施形態においては電流／電圧
変換部２０を構成しているトランジスタＱD2，ＱD4の直
流バイアスは抵抗素子Ｒ2 に生じた電圧降下およびトラ
ンジスタＱD2またはＱD4のベース／コレクタ電圧Ｖbeに
より決定される。 抵抗素子Ｒ2 に電流２ｉ3 が流れるの
で、直流バイアスは（２ｉ3 ・ｒ2 ＋Ｖbe）で決まる。
変換部２０を構成しているトランジスタＱD2，ＱD4の直
流バイアスは抵抗素子Ｒ2 に生じた電圧降下およびトラ
ンジスタＱD2またはＱD4のベース／コレクタ電圧Ｖbeに
より決定される。 抵抗素子Ｒ2 に電流２ｉ3 が流れるの
で、直流バイアスは（２ｉ3 ・ｒ2 ＋Ｖbe）で決まる。
【００２１】ここで、トランジスタＱD2，ＱD4の直流バ
イアスを決める要素である抵抗素子Ｒ2 の抵抗値ｒ2 が
増幅回路の相互コンダクタンスｇm を示す式（３）に含
まれていないため、相互コンダクタンスｇm に影響を与
えることなく、増幅回路の直流バイアスを任意に設定す
ることができる。
イアスを決める要素である抵抗素子Ｒ2 の抵抗値ｒ2 が
増幅回路の相互コンダクタンスｇm を示す式（３）に含
まれていないため、相互コンダクタンスｇm に影響を与
えることなく、増幅回路の直流バイアスを任意に設定す
ることができる。
【００２２】ここで、この増幅回路の入力および出力ダ
イナミックレンジについて考察する。この場合、図１の
電流源Ｉ1 ，Ｉ2 ，Ｉ3 ，Ｉ4 ，Ｉ7 ，Ｉ8 はベースに
所定の電圧が印加され、エミッタに抵抗素子が接続され
ているトランジスタにより構成されたものを想定して考
察する。差動増幅回路を構成しているトランジスタ
Ｑ3 ，Ｑ4 のベース電位を抵抗素子Ｒ2 の抵抗値ｒ2 お
よびそれに流れる電流値２ｉ3 により任意に設定でき、
増幅回路の入力部１０を構成しているトランジスタ
Ｑ1 ，Ｑ2 のベース電位も次段を考慮せずに、ほぼ（Ｇ
ＮＤ＋Ｖbe＋ＶCES ）から（ＶCC−ＶCES ）までの間に
任意に設定できるため、増幅回路の入力ダイナミックレ
ンジを広くとることが可能となる。ここで、ＶCES は入
力部１０を構成する電流源Ｉ1 および電流源Ｉ2 の飽和
時の電圧降下を示す。
イナミックレンジについて考察する。この場合、図１の
電流源Ｉ1 ，Ｉ2 ，Ｉ3 ，Ｉ4 ，Ｉ7 ，Ｉ8 はベースに
所定の電圧が印加され、エミッタに抵抗素子が接続され
ているトランジスタにより構成されたものを想定して考
察する。差動増幅回路を構成しているトランジスタ
Ｑ3 ，Ｑ4 のベース電位を抵抗素子Ｒ2 の抵抗値ｒ2 お
よびそれに流れる電流値２ｉ3 により任意に設定でき、
増幅回路の入力部１０を構成しているトランジスタ
Ｑ1 ，Ｑ2 のベース電位も次段を考慮せずに、ほぼ（Ｇ
ＮＤ＋Ｖbe＋ＶCES ）から（ＶCC−ＶCES ）までの間に
任意に設定できるため、増幅回路の入力ダイナミックレ
ンジを広くとることが可能となる。ここで、ＶCES は入
力部１０を構成する電流源Ｉ1 および電流源Ｉ2 の飽和
時の電圧降下を示す。
【００２３】また、出力部３０においては、出力端子Ｔ
OUT に負荷抵抗を接続した場合を想定して考察する。ト
ランジスタＱ3 ，Ｑ4 のベース電位は（ＧＮＤ＋２ｉ3
・ｒ2 ＋Ｖbe）から（ＶCC−Ｖbe−ＶCES ）までの間に
任意に設定できるため、増幅回路の出力ダイナミックレ
ンジも広くとることが可能である。ただし、トランジス
タＱ3 ，Ｑ4 のベース電位は電流源が飽和しないように
考慮して設定することが必要であるので、ベース電位は
（ＧＮＤ＋Ｖbe＋ＶCES ）から（ＶCC−Ｖbe−ＶCES ）
までの間で設定する必要がある。なお、ここで、ＶCES
は出力部３０を構成する電流源Ｉ8 の飽和時電圧降下お
よび入力部１０を構成する電流源Ｉ1 ，Ｉ2 の飽和時電
圧降下を示す。よって、本例においては、（２ｉ3 ・ｒ
2 ＞ＶCES ）とする必要がある。
OUT に負荷抵抗を接続した場合を想定して考察する。ト
ランジスタＱ3 ，Ｑ4 のベース電位は（ＧＮＤ＋２ｉ3
・ｒ2 ＋Ｖbe）から（ＶCC−Ｖbe−ＶCES ）までの間に
任意に設定できるため、増幅回路の出力ダイナミックレ
ンジも広くとることが可能である。ただし、トランジス
タＱ3 ，Ｑ4 のベース電位は電流源が飽和しないように
考慮して設定することが必要であるので、ベース電位は
（ＧＮＤ＋Ｖbe＋ＶCES ）から（ＶCC−Ｖbe−ＶCES ）
までの間で設定する必要がある。なお、ここで、ＶCES
は出力部３０を構成する電流源Ｉ8 の飽和時電圧降下お
よび入力部１０を構成する電流源Ｉ1 ，Ｉ2 の飽和時電
圧降下を示す。よって、本例においては、（２ｉ3 ・ｒ
2 ＞ＶCES ）とする必要がある。
【００２４】さらに、出力部３０を構成するトランジス
タＱ4 の飽和時電圧をＶcesat4とすると、図１に示す回
路の出力ダイナミックレンジは（ＧＮＤ＋ＶCES ＋Ｖ
cesat4）から（ＶCC−ＶCES ）までの間に設定できる。
タＱ4 の飽和時電圧をＶcesat4とすると、図１に示す回
路の出力ダイナミックレンジは（ＧＮＤ＋ＶCES ＋Ｖ
cesat4）から（ＶCC−ＶCES ）までの間に設定できる。
【００２５】上述したように、トランジスタＱ1 ，Ｑ2
およびＱ3 ，Ｑ4 の直流バイアスを増幅回路の相互コン
ダクタンスｇm を変えずに設定できるため、増幅回路の
入力ダイナミックレンジのみではなく、出力ダイナミッ
クレンジも広くとることができる。本例においては、入
力ダイナミックレンジは（ＧＮＤ＋Ｖbe＋ＶCES ）から
（ＶCC−ＶCES ）までの間に任意に設定でき、出力ダイ
ナミックレンジは（ＧＮＤ＋ＶCES ＋Ｖcesat4）から
（ＶCC−ＶCES ）までの間に任意に設定できる。
およびＱ3 ，Ｑ4 の直流バイアスを増幅回路の相互コン
ダクタンスｇm を変えずに設定できるため、増幅回路の
入力ダイナミックレンジのみではなく、出力ダイナミッ
クレンジも広くとることができる。本例においては、入
力ダイナミックレンジは（ＧＮＤ＋Ｖbe＋ＶCES ）から
（ＶCC−ＶCES ）までの間に任意に設定でき、出力ダイ
ナミックレンジは（ＧＮＤ＋ＶCES ＋Ｖcesat4）から
（ＶCC−ＶCES ）までの間に任意に設定できる。
【００２６】以上説明したように、本実施形態によれ
ば、入力信号電圧ｖinに応じてトランジスタＱ1 ，Ｑ2
のエミッタ間に接続されている抵抗素子Ｒ1 に差電流Δ
ｉ1 を発生し、これを電流／電圧変換部２０を構成して
いるトランジスタＱD1，ＱD3のベースとコレクタとの接
続点に入力し、入力信号電圧ｖinに応じた電圧信号を発
生し、出力部３０を構成しているトランジスタＱ3 ，Ｑ
4 のベースにそれぞれ入力し、出力部３０で増幅して出
力するので、低電圧で動作でき、かつ回路の相互コンダ
クタンスｇm に影響を与えずに、直流バイアスを任意に
設定でき、回路の入力および出力ダイナミックレンジを
広げることができる。
ば、入力信号電圧ｖinに応じてトランジスタＱ1 ，Ｑ2
のエミッタ間に接続されている抵抗素子Ｒ1 に差電流Δ
ｉ1 を発生し、これを電流／電圧変換部２０を構成して
いるトランジスタＱD1，ＱD3のベースとコレクタとの接
続点に入力し、入力信号電圧ｖinに応じた電圧信号を発
生し、出力部３０を構成しているトランジスタＱ3 ，Ｑ
4 のベースにそれぞれ入力し、出力部３０で増幅して出
力するので、低電圧で動作でき、かつ回路の相互コンダ
クタンスｇm に影響を与えずに、直流バイアスを任意に
設定でき、回路の入力および出力ダイナミックレンジを
広げることができる。
【００２７】しかしながら、本実施形態では、入力ダイ
ナミックレンジをさらに広げようとすると、電流源Ｉ1
が飽和して発振する可能性がある。また、ダイナミック
レンジを広げるために、電流源Ｉ2 ，Ｉ4 の出力電流お
よび抵抗Ｒ１の抵抗値ｒE を大きくすると、電流源
Ｉ1 ，Ｉ3 の出力電流が電流源Ｉ2 ，Ｉ4 の出力電流よ
り大きくなり、電流が全体的に増大してしまうという問
題がある。例えば電流源Ｉ3 の出力電流は、略差電流Δ
ｉ1 の分だけ電流源Ｉ4 の出力電流より大きくなる。
ナミックレンジをさらに広げようとすると、電流源Ｉ1
が飽和して発振する可能性がある。また、ダイナミック
レンジを広げるために、電流源Ｉ2 ，Ｉ4 の出力電流お
よび抵抗Ｒ１の抵抗値ｒE を大きくすると、電流源
Ｉ1 ，Ｉ3 の出力電流が電流源Ｉ2 ，Ｉ4 の出力電流よ
り大きくなり、電流が全体的に増大してしまうという問
題がある。例えば電流源Ｉ3 の出力電流は、略差電流Δ
ｉ1 の分だけ電流源Ｉ4 の出力電流より大きくなる。
【００２８】第２実施形態 図２は本発明に係る増幅回路の一実施形態を示す回路図
である。図２に示すように、本実施形態の増幅回路５０
は、ダイオードバートン６０、増幅部７０およびダイオ
ードバートン８０で構成される。ダイオードバートン６
０は、信号源ＶIN、電圧源Ｖ10、トランジスタＱ10，Ｑ
11、電流源Ｉ11，Ｉ12，Ｉ13により構成されている。ダ
イオードバートン６０では、トランジスタＱ10のベース
と接地線２との間に、信号源ＶINと電圧ｖ10の電圧源Ｖ
10が直列に接続されている。トランジスタＱ10は、コレ
クタが電源電圧線１に接続され、エミッタが電流源Ｉ11
を介して接地線２に接続されている。トランジスタＱ11
は、コレクタがベースに接続されていると共に並列的に
接続された電流源Ｉ12，Ｉ13を介して電源電圧線１に接
続され、エミッタが電流源Ｉ11を介して接地線２に接続
されている。電源電圧線１は、例えば５Ｖの電源電圧Ｖ
ccを供給する。ここで、例えば、電流源Ｉ12の出力電流
ｉ12はトランジスタＱ11のコレクタおよびエミッタへの
流入分であり、電流源Ｉ13の出力電流ｉ13は抵抗Ｒ１へ
の流入分である。
である。図２に示すように、本実施形態の増幅回路５０
は、ダイオードバートン６０、増幅部７０およびダイオ
ードバートン８０で構成される。ダイオードバートン６
０は、信号源ＶIN、電圧源Ｖ10、トランジスタＱ10，Ｑ
11、電流源Ｉ11，Ｉ12，Ｉ13により構成されている。ダ
イオードバートン６０では、トランジスタＱ10のベース
と接地線２との間に、信号源ＶINと電圧ｖ10の電圧源Ｖ
10が直列に接続されている。トランジスタＱ10は、コレ
クタが電源電圧線１に接続され、エミッタが電流源Ｉ11
を介して接地線２に接続されている。トランジスタＱ11
は、コレクタがベースに接続されていると共に並列的に
接続された電流源Ｉ12，Ｉ13を介して電源電圧線１に接
続され、エミッタが電流源Ｉ11を介して接地線２に接続
されている。電源電圧線１は、例えば５Ｖの電源電圧Ｖ
ccを供給する。ここで、例えば、電流源Ｉ12の出力電流
ｉ12はトランジスタＱ11のコレクタおよびエミッタへの
流入分であり、電流源Ｉ13の出力電流ｉ13は抵抗Ｒ１へ
の流入分である。
【００２９】増幅部７０は、トランジスタＱ2 ，Ｑ3 ，
Ｑ4 ，Ｑ5 、電流源Ｉ1 ，Ｉ2 ，Ｉ3 および抵抗値ｒE
の抵抗Ｒ１，Ｒ２により構成されている。増幅部７０で
は、トランジスタＱ3 は、コレクタが電源電圧線１に接
続され、ベースがトランジスタＱ２のコレクタおよびベ
ースと接続されている。トランジスタＱ2 ，Ｑ3 のベー
スは、抵抗Ｒ１を介して、トランジスタＱ11のベースに
接続してある。トランジスタＱ2 のエミッタは、トラン
ジスタＱ5 のエミッタに接続されると共に、電流源Ｉ1
を介して接地線に接続されている。トランジスタＱ3 の
エミッタとトランジスタＱ4 のエミッタは電流源Ｉ2 を
介して接地されている。トランジスタＱ4 のベースは、
トランジスタＱ5 のコレクタおよびベースと接続されて
いる。トランジスタＱ4 のコレクタは、電流源Ｉ3 を介
して電源電圧線１に接続されている。トランジスタ
Ｑ5 ，Ｑ4 のベースは、抵抗Ｒ２を介してトランジスタ
Ｑ5 のベースに接続されている。電流源Ｉ3 の出力電流
はｉ2 であり、電流源Ｉ2 の出力電流は２ｉ2 である。
Ｑ4 ，Ｑ5 、電流源Ｉ1 ，Ｉ2 ，Ｉ3 および抵抗値ｒE
の抵抗Ｒ１，Ｒ２により構成されている。増幅部７０で
は、トランジスタＱ3 は、コレクタが電源電圧線１に接
続され、ベースがトランジスタＱ２のコレクタおよびベ
ースと接続されている。トランジスタＱ2 ，Ｑ3 のベー
スは、抵抗Ｒ１を介して、トランジスタＱ11のベースに
接続してある。トランジスタＱ2 のエミッタは、トラン
ジスタＱ5 のエミッタに接続されると共に、電流源Ｉ1
を介して接地線に接続されている。トランジスタＱ3 の
エミッタとトランジスタＱ4 のエミッタは電流源Ｉ2 を
介して接地されている。トランジスタＱ4 のベースは、
トランジスタＱ5 のコレクタおよびベースと接続されて
いる。トランジスタＱ4 のコレクタは、電流源Ｉ3 を介
して電源電圧線１に接続されている。トランジスタ
Ｑ5 ，Ｑ4 のベースは、抵抗Ｒ２を介してトランジスタ
Ｑ5 のベースに接続されている。電流源Ｉ3 の出力電流
はｉ2 であり、電流源Ｉ2 の出力電流は２ｉ2 である。
【００３０】ダイオードバートン８０は、電圧源Ｖ11、
トランジスタＱ12，Ｑ13、電流源Ｉ14，Ｉ15，Ｉ16によ
り構成されている。ダイオードバートン８０では、トラ
ンジスタＱ13のベースと接地線との間に、電圧ｖ10の電
圧源Ｖ11が直列に接続されている。トランジスタＱ
13は、コレクタが電源電圧線１に接続され、エミッタが
電流源Ｉ14を介して接地線に接続されている。トランジ
スタＱ12は、コレクタがベースに接続されていると共に
並列的に接続された電流源Ｉ15，Ｉ16を介して電源電圧
線１に接続され、エミッタが電流源Ｉ14を介して接地線
に接続されている。
トランジスタＱ12，Ｑ13、電流源Ｉ14，Ｉ15，Ｉ16によ
り構成されている。ダイオードバートン８０では、トラ
ンジスタＱ13のベースと接地線との間に、電圧ｖ10の電
圧源Ｖ11が直列に接続されている。トランジスタＱ
13は、コレクタが電源電圧線１に接続され、エミッタが
電流源Ｉ14を介して接地線に接続されている。トランジ
スタＱ12は、コレクタがベースに接続されていると共に
並列的に接続された電流源Ｉ15，Ｉ16を介して電源電圧
線１に接続され、エミッタが電流源Ｉ14を介して接地線
に接続されている。
【００３１】ここで、例えば、電流源Ｉ16の出力電流ｉ
16はトランジスタＱ12のコレクタおよびエミッタへの流
入分であり、電流源Ｉ15の出力電流ｉ15は抵抗Ｒ２への
流入分である。
16はトランジスタＱ12のコレクタおよびエミッタへの流
入分であり、電流源Ｉ15の出力電流ｉ15は抵抗Ｒ２への
流入分である。
【００３２】増幅回路５０では、信号源ＶINの電位が上
昇すると、それに応じてトランジスタＱ10，Ｑ11のエミ
ッタの電位が上昇し、電流ｉ12がΔｉだけ減少し、電流
ｉ13がΔｉだけ増加する。また、電流ｉ15もΔｉだけ増
加する。トランジスタＱ10，Ｑ11のエミッタの電位が上
昇すると、トランジスタＱ2 ，Ｑ3 のベースの電位も上
昇し、トランジスタＱ3 のエミッタ電流が増加する。こ
れによって、トランジスタＱ4 のエミッタ電流が減少
し、出力電流Ｉout がΔｉに比例したΔＩout だけ増加
する。一方、信号源ＶINの電位が下降すると、前述した
上昇した場合と逆の動作が行われる。
昇すると、それに応じてトランジスタＱ10，Ｑ11のエミ
ッタの電位が上昇し、電流ｉ12がΔｉだけ減少し、電流
ｉ13がΔｉだけ増加する。また、電流ｉ15もΔｉだけ増
加する。トランジスタＱ10，Ｑ11のエミッタの電位が上
昇すると、トランジスタＱ2 ，Ｑ3 のベースの電位も上
昇し、トランジスタＱ3 のエミッタ電流が増加する。こ
れによって、トランジスタＱ4 のエミッタ電流が減少
し、出力電流Ｉout がΔｉに比例したΔＩout だけ増加
する。一方、信号源ＶINの電位が下降すると、前述した
上昇した場合と逆の動作が行われる。
【００３３】図１に示す増幅回路５０では、回路の相互
コンダクタンスｇm は次式（４）に示される。
コンダクタンスｇm は次式（４）に示される。
【００３４】
【数４】 ｇm ＝（ｉ2 ／ｉ1 ）／｛２・（２ｒe ＋ｒE ）｝ …（４）
【００３５】上記式（４）において、ｒe はトランジス
タＱのエミッタ抵抗を示している。ここで、トランジス
タＱ3 ，Ｑ4 のベースに印加される直流バイアスは（Ｖ
CES ＋Ｖbe）で示されることから、上記式（４）で示さ
れる相互コンダクタンスｇm に影響を与えることなく、
この直流バイアスを任意に設定できる。ＶCES は電流源
Ｉ1 の飽和時の電圧降下を示し、ＶbeはトランジスタＱ
2 ，Ｑ5 のベース・エミッタ間の電圧降下を示す。
タＱのエミッタ抵抗を示している。ここで、トランジス
タＱ3 ，Ｑ4 のベースに印加される直流バイアスは（Ｖ
CES ＋Ｖbe）で示されることから、上記式（４）で示さ
れる相互コンダクタンスｇm に影響を与えることなく、
この直流バイアスを任意に設定できる。ＶCES は電流源
Ｉ1 の飽和時の電圧降下を示し、ＶbeはトランジスタＱ
2 ，Ｑ5 のベース・エミッタ間の電圧降下を示す。
【００３６】増幅回路５０では、ダイオードバートン６
０を構成しているトランジスタＱ10，Ｑ11のベースの電
位を、（ＧＮＤ＋ＶCES ＋Ｖbe）〜（Ｖcc−ＶCES ）ま
での間に任意に設定できるため、広い入力ダイナミック
レンジを得ることができる。ここで、ＶCES は、電流源
Ｉ11，Ｉ12，Ｉ13の飽和時の電圧降下を示し、Ｖbeはト
ランジスタＱ10，Ｑ11のベース・エミッタ間の電圧降下
を示す。
０を構成しているトランジスタＱ10，Ｑ11のベースの電
位を、（ＧＮＤ＋ＶCES ＋Ｖbe）〜（Ｖcc−ＶCES ）ま
での間に任意に設定できるため、広い入力ダイナミック
レンジを得ることができる。ここで、ＶCES は、電流源
Ｉ11，Ｉ12，Ｉ13の飽和時の電圧降下を示し、Ｖbeはト
ランジスタＱ10，Ｑ11のベース・エミッタ間の電圧降下
を示す。
【００３７】また、増幅回路５０では、トランジスタＱ
4 のコレクタと電流源Ｉ3 との接続ノードの電位を、
（ＧＮＤ＋ＶCES ＋Ｖcesat4）〜（Ｖcc−ＶCES ）まで
の間に任意に設定できるため、広い出力ダイナミックレ
ンジを得ることができる。ここで、ＶCES は、電流源Ｉ
2 ，Ｉ3 の飽和時の電圧降下を示し、Ｖcesat4はトラン
ジスタＱ4 の飽和時電圧を示す。
4 のコレクタと電流源Ｉ3 との接続ノードの電位を、
（ＧＮＤ＋ＶCES ＋Ｖcesat4）〜（Ｖcc−ＶCES ）まで
の間に任意に設定できるため、広い出力ダイナミックレ
ンジを得ることができる。ここで、ＶCES は、電流源Ｉ
2 ，Ｉ3 の飽和時の電圧降下を示し、Ｖcesat4はトラン
ジスタＱ4 の飽和時電圧を示す。
【００３８】さらに、増幅回路５０では、電流源Ｉ12，
Ｉ13からの出力電流のうち、大部分は、電流源Ｉ11に流
入するため、抵抗Ｒ１に流入する電流ｉ13を少なくして
も、トランジスタＱ2 ，Ｑ3 に所定の電位を与えること
ができる。そのため、増幅回路５０は、抵抗Ｒ１におけ
る電圧降下を低くすることができ、低電圧回路にも適用
できる。すなわち、電圧源Ｖ10の供給電圧ｖ10を低くし
ても、トランジスタＱ2 ，Ｑ3 に所定の電位を与えるこ
とができる。また、増幅回路５０では、入力ダイナミッ
クレンジおよび出力ダイナミックレンジを広げるため
に、電流源Ｉ1 の出力電流を増加させる必要がなく、回
路全体で必要される電流量を低減できる。
Ｉ13からの出力電流のうち、大部分は、電流源Ｉ11に流
入するため、抵抗Ｒ１に流入する電流ｉ13を少なくして
も、トランジスタＱ2 ，Ｑ3 に所定の電位を与えること
ができる。そのため、増幅回路５０は、抵抗Ｒ１におけ
る電圧降下を低くすることができ、低電圧回路にも適用
できる。すなわち、電圧源Ｖ10の供給電圧ｖ10を低くし
ても、トランジスタＱ2 ，Ｑ3 に所定の電位を与えるこ
とができる。また、増幅回路５０では、入力ダイナミッ
クレンジおよび出力ダイナミックレンジを広げるため
に、電流源Ｉ1 の出力電流を増加させる必要がなく、回
路全体で必要される電流量を低減できる。
【００３９】本発明は上述した実施形態には限定されな
い。例えば、図１，図２に示す増幅回路において、電源
電圧線１は、例えば３Ｖの電源電圧Ｖccを供給してもよ
い。
い。例えば、図１，図２に示す増幅回路において、電源
電圧線１は、例えば３Ｖの電源電圧Ｖccを供給してもよ
い。
【００４０】
【発明の効果】以上説明したように、本発明の増幅回路
によれば、回路の相互コンダクタンスｇm に影響を与え
ずに、回路の入力および出力ダイナミックレンジを広げ
ることができ、かつ低電圧および低電流で動作可能であ
る。
によれば、回路の相互コンダクタンスｇm に影響を与え
ずに、回路の入力および出力ダイナミックレンジを広げ
ることができ、かつ低電圧および低電流で動作可能であ
る。
【図１】本発明の第１実施形態に係る増幅回路の回路図
である。
である。
【図２】本発明の第２実施形態に係る増幅回路の回路図
である。
である。
【図３】従来の増幅回路の回路図である。
Ｖ1 ，Ｖ2 ，Ｖ10，Ｖ11…電圧源、Ｉ1 ，Ｉ2 ，Ｉ8 ，
Ｉ11，Ｉ12，Ｉ13，Ｉ14，Ｉ15，Ｉ16…電流源、Ｑ1 ，
Ｑ2 ，Ｑ3 ，Ｑ4 ，ＱD1，ＱD2，ＱD3，Ｑ10，Ｑ11，Ｑ
12，Ｑ13…ｎｐｎ型トランジスタ、Ｒ1 ，Ｒ2 ，ＲI1，
ＲI2，ＲI3，ＲI4…抵抗素子、Ｐ1 …ｐｎｐ型トランジ
スタ、Ｃ1 …キャパシタ、ＶCC…電源電圧、ＧＮＤ…接
地電位、１…電源電圧ＶCCの供給線、２…接地線
Ｉ11，Ｉ12，Ｉ13，Ｉ14，Ｉ15，Ｉ16…電流源、Ｑ1 ，
Ｑ2 ，Ｑ3 ，Ｑ4 ，ＱD1，ＱD2，ＱD3，Ｑ10，Ｑ11，Ｑ
12，Ｑ13…ｎｐｎ型トランジスタ、Ｒ1 ，Ｒ2 ，ＲI1，
ＲI2，ＲI3，ＲI4…抵抗素子、Ｐ1 …ｐｎｐ型トランジ
スタ、Ｃ1 …キャパシタ、ＶCC…電源電圧、ＧＮＤ…接
地電位、１…電源電圧ＶCCの供給線、２…接地線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 湯脇 武志 鹿児島県国分市野口北５番１号 ソニー国 分株式会社内
Claims (4)
- 【請求項１】ベースが入力電圧源に接続され、コレクタ
が第１の電圧源に接続された第１のトランジスタと、ベ
ースおよびコレクタが第１の電流源に接続された第２の
トランジスタと、前記第１のトランジスタのエミッタと
前記第２のトランジスタのエミッタとが接続された第２
の電流源とを備えた入力部と、 ベースが第１の抵抗素子を介して前記第２のトランジス
タのベースと接続されコレクタが前記第１の電圧源に接
続されエミッタが第３の電流源に接続された第３のトラ
ンジスタと、ベースおよびコレクタが前記第３のトラン
ジスタのベースと接続されエミッタが第４の電流源に接
続された第４のトランジスタと、前記第５のトランジス
タのベースと接続された第２の抵抗素子と、エミッタが
前記第３のトランジスタのエミッタと接続されコレクタ
が第５の電流源に接続されベースが前記第２の抵抗素子
と接続された第５のトランジスタと、ベースおよびコレ
クタが前記第５のトランジスタのベースに接続されエミ
ッタが前記第４のトランジスタのエミッタに接続された
第６のトランジスタとを備えた増幅部と、 ベースが第２の電圧源に接続されコレクタが第１の電圧
源に接続された第７のトランジスタと、ベースおよびコ
レクタが前記第２の抵抗素子を介して前記第５のトラン
ジスタのベースに接続されると共に第６の電流源に接続
された第８のトランジスタと、前記第７のトランジスタ
のエミッタおよび前記第８のトランジスタのエミッタに
接続された第７の電流源とを備えた基準電流発生部とを
有する増幅回路。 - 【請求項２】上記第５の電流源は上記第３の電流源の半
分の電流を供給する請求項１記載の増幅回路。 - 【請求項３】前記第１の電流源および前記第６の電流源
の少なくとも一方は、並列に接続された複数の電流源で
構成される請求項１に記載の増幅回路。 - 【請求項４】前記第１の抵抗素子の抵抗値と前記第２の
抵抗素子の抵抗値とは同じである請求項１に記載の増幅
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35035796A JPH10190376A (ja) | 1996-12-27 | 1996-12-27 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35035796A JPH10190376A (ja) | 1996-12-27 | 1996-12-27 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10190376A true JPH10190376A (ja) | 1998-07-21 |
Family
ID=18409948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35035796A Abandoned JPH10190376A (ja) | 1996-12-27 | 1996-12-27 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10190376A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017050796A (ja) * | 2015-09-04 | 2017-03-09 | 日立オートモティブシステムズ株式会社 | センサ装置 |
-
1996
- 1996-12-27 JP JP35035796A patent/JPH10190376A/ja not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017050796A (ja) * | 2015-09-04 | 2017-03-09 | 日立オートモティブシステムズ株式会社 | センサ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| US4122403A (en) | Temperature stabilized common emitter amplifier | |
| US5485074A (en) | High ratio current mirror with enhanced power supply rejection ratio | |
| JP2869664B2 (ja) | 電流増幅器 | |
| JP3643389B2 (ja) | 定電圧回路 | |
| JPS63214009A (ja) | 複合トランジスタ | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH10190376A (ja) | 増幅回路 | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| JPS6154286B2 (ja) | ||
| JPH09331218A (ja) | 増幅回路およびフィルタ回路 | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JP3349334B2 (ja) | 差動増幅器 | |
| JPS6325769Y2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JP3851019B2 (ja) | 電圧バッファ回路 | |
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPH0646370B2 (ja) | 定電流回路 | |
| JPH11136105A (ja) | 電圧比較回路 | |
| JPH08172324A (ja) | ゲイン可変差動増幅器 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JP3116595B2 (ja) | 演算増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050323 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050823 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A762 | Written abandonment of application |
Effective date: 20051003 Free format text: JAPANESE INTERMEDIATE CODE: A762 |