JPH1019675A

JPH1019675A - 測光回路

Info

Publication number: JPH1019675A
Application number: JP17466096A
Authority: JP
Inventors: Toshiyuki Harada; 利幸原田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1996-07-04
Filing date: 1996-07-04
Publication date: 1998-01-23

Abstract

(57)【要約】【課題】部品点数を低減し、回路規模を削減できる測
光回路を得る。【解決手段】受光センサから得た光起電流を電圧に変
換する電圧変換演算回路３と、前記光起電流を時間に変
換する時間変換演算回路４とを備え、前記電圧変換演算
回路３および時間変換演算回路４を、共通の半導体基板
に一体的に形成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は測光回路に係り、
特に、受光センサとして半導体受光素子を用いるカメラ
用自動露出計等の測光回路に関する。

【０００２】

【従来の技術】図６と図７は、従来から使用されている
測光回路の説明図である。図６の回路は、光センサ１
（ａ）が受光して発生した光起電流を電圧に変換するも
のである。シリコンフォトダイオード（以下、ＳＰＤと
いう）からなる受光センサ１（ａ）の出力をログアンプ
７（ａ）に入力し、ログアンプ７（ａ）の出力を逆方向
飽和電流をキャンセルするキャンセル回路（以下、Ｉｓ
キャンセル回路という）８に入力し、Ｉｓキャンセル回
路８の出力を増幅回路９に入力している。ログアンプ７
（ａ）・Ｉｓキャンセル回路８・増幅回路９は電圧変換
演算回路３を構成している。受光センサ１（ａ）が出力
する光起電流をログアンプ７（ａ）に入力し電圧に変換
した後、Ｉｓキャンセル回路８にて、温度変動が大きい
逆方向飽和電流をキャンセルし、Ｉｓキャンセル回路８
の出力電圧を増幅回路９にて増幅させ、電圧値として解
を得ている。

【０００３】図７の回路は、光センサ１（ｂ）が受光し
て発生した光起電流を時間に変換するものである。受光
センサ１（ｂ）の出力をログアンプ７（ｂ）に入力し、
ログアンプ７（ｂ）の出力を伸長回路１０に入力し、伸
長回路１０の出力を積分回路１１に入力し、積分回路１
１の出力をコンパレータ回路１２に入力している。ログ
アンプ７（ｂ）・伸長回路１０・積分回路１１・コンパ
レータ回路１２は時間変換演算回路４を構成する。受光
センサ１（ｂ）が出力する光起電流をログアンプ７
（ｂ）に入力し、一旦、電圧に変換した後、伸長回路１
０にて、再度、電流値変換し、積分回路１１に入力す
る。積分回路１１の出力電圧をコンパレータ回路１２が
読取り、しきい値以上になると出力を反転させる。積分
を開始してから、前記コンパレータ１２の出力が反転す
るまでの時間を測定し解を得ている。

【０００４】

【発明が解決しようとする課題】従来の測光回路は、上
記のように構成されているため、次のような問題点があ
る。第１の問題点として、電圧解測光回路と時間解測光
回路とが個別に存在しているため、電圧解と時間解の測
光回路の両方を使用する場合、それぞれに受光センサと
演算回路が必要となることから部品点数が多くなってい
た。第２の問題点として、従来の時間を解とする測光回
路において、受光センサが出力する光起電流を増幅する
手段がないため、光を時間に変換する際の比例係数の調
整が困難であった。

【０００５】この発明は、かかる問題点を解決するため
になされたもので、測光回路の部品点数を低減し、回路
規模を削減するとともに、光を時間に変換する際の比例
係数を調整可能としたものである。

【０００６】第１の発明は、電圧変換演算回路および時
間変換演算回路を共通の半導体基板に一体的に形成し
て、部品点数を低減し、回路規模を削減できる測光回路
を得ようとするものである。

【０００７】第２の発明は、半導体基板に、受光センサ
を一体的に形成して、部品点数を低減し、回路規模を削
減できる測光回路を得ようとするものである。

【０００８】第３の発明は、電圧変換演算回路を受光セ
ンサ・ログアンプ・逆方向飽和電流キャンセル回路・増
幅回路で構成し、時間変換演算回路を前記受光センサ・
前記ログアンプ・伸長回路・積分回路・コンパレータ回
路で構成して、測光回路の部品点数を低減し、回路規模
を削減できる測光回路を得ようとするものである。

【０００９】第４の発明は、電圧変換演算回路および時
間変換演算回路を、オペレーショナルアンプおよびトラ
ンジスタで構成して、測光回路の部品点数を低減し、回
路規模を削減できる測光回路を得ようとするものであ
る。

【００１０】第５の発明は、第２のＰＮＰトランジスタ
のエミッタ端子を可変電圧に接続して、測光回路の部品
点数を低減し、回路規模を削減できるとともに、小さい
回路規模で少ない大きな増幅率が得られ、かつ、その増
幅率を自由に設定できる測光回路を得ようとするもので
ある。

【００１１】

【課題を解決するための手段】第１の発明の測光回路に
おいては、受光センサから得た光起電流を電圧に変換す
る第１の演算回路と、前記光起電流を時間に変換する第
２の演算回路とを備え、前記第１および第２の演算回路
を共通の半導体基板に一体的に形成したことを特徴とす
る。

【００１２】第２の発明の測光回路においては、前記半
導体基板に光電変換を行う受光起電流センサが一体的に
形成されていることを特徴とする。

【００１３】第３の発明の測光回路においては、前記電
圧変換演算回路は、受光センサが入力端子に接続された
ログアンプと、このログアンプの出力端子に接続された
逆方向飽和電流をキャンセルするキャンセル回路と、こ
のキャンセル回路の出力端子に接続端子に接続された増
幅回路とで構成し、上記時間変換演算回路は、前記ログ
アンプの出力端子に接続された伸長回路と、伸長回路の
出力端子に接続された積分回路と、積分回路の出力端子
に接続されたコンパレータ回路とで構成することを特徴
とする。

【００１４】第４の発明の測光回路においては、非反転
入力端子に光電変換を行うシリコンフォトダイオードか
らなる受光センサのカソード端子と第１の基準電圧を接
続し、反転入力端子に前記受光センサのアノード端子と
第１のＰＮＰトランジスタのエミッタ端子を接続し、出
力端子に前記第１のＰＮＰトランジスタのベース端子と
コレクタ端子を接続する第１のオペレーショナルアンプ
と、非反転入力端子に前記第１のＰＮＰトランジスタの
ベース端子を接続し、反転入力端子にダイオードのカソ
ード端子を接続し、前記ダイオードのカソード端子から
一定電流を引き抜き、出力端子を前記ダイオードのアノ
ード端子と接続するとともに、増幅回路の入力端子に接
続する第２のオペレーショナルアンプと、前記増幅回路
の出力端子に設けられた第１の出力端子と、前記第１の
ＰＮＰトランジスタのベース端子に接続された第２のＰ
ＮＰトランジスタのベース端子と、第１のオペレーショ
ナルアンプの非反転入力端子に接続された第２のＰＮＰ
トランジスタのエミッタ端子と、前記第２のＰＮＰトラ
ンジスタのコレクタ端子に接続されたをコンパレータの
反転入力端子とを備え、前記コンパレータの反転入力端
子と接地間にコンデンサと切り替えスイッチを並列に設
けるとともに、前記コンパレータの非反転入力端子端子
に第２の基準電圧を接続し、前記コンパレータの出力端
子に第２の出力端子を設けることを特徴とする。

【００１５】第５の発明の測光回路においては、第２の
ＰＮＰトランジスタのエミッタ端子を可変電圧に接続し
たことを特徴とする。

【００１６】この発明の実施の形態においては、次のよ
うな課題達成手段を有する。この発明の実施の形態に関
わる測光回路は、受光センサから得た光起電流を電圧に
変換する演算回路と、前記光起電流を時間に変換する演
算回路とが、同一半導体基板に一体的に形成されている
ことを特徴としている。

【００１７】更に、上記半導体基板上に光電変換を行う
受光センサを一体的に形成するものである。

【００１８】次に、上記電圧変換回路は、受光センサが
入力端子に接続されたログアンプと、前記ログアンプの
出力端子に接続されたＩｓキャンセル回路と、前記Ｉｓ
キャンセル回路の出力端子に接続された増幅回路とで構
成し、上記時間変換回路は、前記ログアンプの出力端子
に接続された伸長回路と、伸長回路の出力端子に接続さ
れた積分回路と、積分回路の出力端子に接続されたコン
パレータ回路とで構成したことを特徴とするものであ
る。

【００１９】更に、第１のオペレーショナルアンプ１３
の非反転入力端子（以下、ＶＰ端子という）にＳＰＤの
カソード端子と基準電圧１５を接続し、前記第１のオペ
レーショナルアンプ１３の反転入力端子（以下、ＶＮ端
子という）に前記ＳＰＤのアノード端子と第１のＰＮＰ
トランジスタ１４のエミッタ端子を接続し、前記第１の
オペレーショナルアンプ１３の出力端子に前記第１のＰ
ＮＰトランジスタ１４のベース端子とコレクタ端子を接
続するとともに、第２のオペレーショナルアンプ１６の
ＶＰ端子に前記第１のＰＮＰトランジスタ１４のベース
端子を接続し、前記第２のオペレーショナルアンプ１６
のＶＮ端子にダイオード１７のカソード端子を接続し、
前記ダイオード１７のカソード端子から一定電流１８を
引き抜き、前記第２のオペレーショナルアンプ１６の出
力端子を前記ダイオード１７のアノード端子と接続した
後、増幅回路１９の入力端子に接続して、前記増幅回路
１９の出力端子に第１の出力端子５を設けるように構成
し、前記第１のＰＮＰトランジスタ１４のベース端子に
第２のＰＮＰトランジスタ２０のベース端子を接続し、
前記第２のＰＮＰトランジスタ２０のエミッタ端子を前
記第１のオペレーショナルアンプ１３のＶＰ端子に接続
して、前記第２のＰＮＰトランジスタ２０のコレクタ端
子をコンパレータ２１のＶＮ端子に接続し、前記コンパ
レータ２１のＶＮ端子とＧＮＤ間にコンデンサ２３と切
り替えスイッチ２４を並列に具備し、ＶＰ端子に基準電
圧２５を接続することによって実現したことを特徴とし
ている。

【００２０】更に、第２のＰＮＰトランジスタ２０のエ
ミッタ端子の接続先を可変電圧２６とし、可変電圧２６
の電圧を調整することで、コンパレータ２１のＶＮ端子
に注入する電流を自由に増幅できる。

【００２１】この発明においては、受光センサから得た
光起電流を電圧に変換する演算回路と、前記光起電流を
時間に変換する演算回路とを、同一半導体基板に一体的
に形成し、更に、光電変換を行う受光センサも前記半導
体基板に一体的に形成できるため部品定数の低減とな
る。また、受光センサと演算回路の一部を共有するため
回路規模の削減となり、一つのＳＰＤが発生する光起電
流の電圧変換と時間変換とを同時に行うことができる。
更に、ＳＰＤが発生する光起電流を増幅する手段を有し
ているため、光を時間に変換する際の比例係数を自由に
調整することが可能となる。

【００２２】

【発明の実施の形態】

実施の形態１．図１は、この発明の測光回路の実施の形
態１のブロック図である。図において、１（ａ）・１
（ｂ）はＳＰＤからなる受光センサ、２は半導体基板、
３は電圧変換演算回路、４は時間変換演算回路、５は第
１の出力端子、６は第２の出力端子である。

【００２３】ＳＰＤからなる受光センサ１（ａ）は、出
力端子が電圧変換演算回路３に、ＳＰＤからなる受光セ
ンサ１（ｂ）は時間変換演算回路４にそれぞれ接続され
ている。ＳＰＤからなる受光センサ１（ａ）の光起電流
が入力された電圧変換演算回路３の第１の出力端子５
は、光起電流を電圧解として出力し、ＳＰＤからなる受
光センサ１（ｂ）の光起電流が入力された時間変換演算
回路４の第２の出力端子６は、光起電流を時間解として
出力するものである。ここで、電圧変換演算回路３と、
時間変換演算回路４を同一の半導体基板２に一体的に形
成することで、部品点数を低減させるものである。

【００２４】実施の形態２．更に、図２は、前記半導体
基板２にＳＰＤからなる受光センサ１（ａ）と１（ｂ）
を一体的に形成させ、より部品点数を低減させた実施の
形態２のブロック図である。１（ａ）・１（ｂ）はＳＰ
Ｄからなる受光センサ、２は半導体基板、３は電圧変換
演算回路、４は時間変換演算回路、５は第１の出力端
子、６は第２の出力端子である。

【００２５】実施の形態３．図３に示したブロック図
は、図１と図２とで記述した電圧変換回路３と時間変換
回路４を同一の半導体基板２に一体的に形成する際に有
効な構成であり、ＳＰＤからなる受光センサと一部の演
算回路を共有することで、回路規模を低減することを目
的とした実施の形態３である。

【００２６】１はＳＰＤからなる受光センサ、第１の出
力端子、６は第２の出力端子、７はログアンプ、８はＩ
ｓキャンセル回路、９は増幅回路、１０は伸長回路、１
１は積分回路、１２はコンパレータ回路である。

【００２７】その構成は、ＳＰＤ１の出力がログアンプ
７に入力された一組のＩ／Ｖ変換回路を有しており、前
記ログアンプ７の出力端子に接続されたＩｓキャンセル
回路８と、前記Ｉｓキャンセル回路８の出力端子に接続
された増幅回路９とで構成された電圧変換演算回路部
と、前記ログアンプ７の出力端子に接続された伸長回路
１０と、前記伸長回路１０の出力端子に接続された積分
回路１１と、前記積分回路１１の出力端子に接続された
コンパレータ回路１２とで構成された時間変換演算回路
部とからなっている。

【００２８】このように、ＳＰＤ１とログアンプ７を共
有することで、ＳＰＤとログアンプを一組削減すること
ができるため回路規模の縮小となり、第１と第２の実施
の形態の際、特に効果がある。

【００２９】図４は、図３に記述の実施の形態３を実現
した回路図である。先ず、その構成を説明する。図４に
おいて、１はＳＰＤからなる受光センサ、５は第１の出
力端子、６は第２の出力端子、１３は第１のオペレーシ
ョナルアンプ、１４は第１のＰＮＰトランジスタ、１５
は第１の基準電圧、１６は第２のオペレーショナルアン
プ、１７はダイオード、１８は引抜き電流、１９は増幅
回路、２０は第２のＰＮＰトランジスタ、２１はコンパ
レータ、２３はコンデンサ、２４は切り替えスイッチ、
２５は第２の基準電圧である。

【００３０】第１のオペレーショナルアンプ１３のＶＰ
端子に光電変換を行う受光センサＳＰＤ１のカソード端
子と基準電圧１５を接続し、前記第１のオペレーショナ
ルアンプ１３のＶＮ端子に前記ＳＰＤ１のアノード端子
と第１のＰＮＰトランジスタ１４のエミッタ端子を接続
し、前記第１のオペレーショナルアンプ１３の出力端子
に前記第１のＰＮＰトランジスタ１４のベース端子とコ
レクタ端子を接続する。

【００３１】続いて、第２のオペレーショナルアンプ１
６のＶＰ端子に前記第１のＰＮＰトランジスタ１４のベ
ース端子を接続し、前記第２のオペレーショナルアンプ
１６のＶＮ端子にダイオード１７のカソード端子を接続
し、前記ダイオード１７ののカソード端子から一定電流
１８を引き抜き、前記第２のオペレーショナルアンプ１
６の出力端子を、前記ダイオード１７のアノード端子と
接続した後、増幅回路１９の入力端子に接続し、前記増
幅回路１９の出力に第１の出力端子５を設ける。

【００３２】また、前記第１のＰＮＰトランジスタ１４
のベース端子に第２のＰＮＰトランジスタ２０のベース
端子を接続し、前記第２のＰＮＰトランジスタ２０のエ
ミッタ端子を前記第１のオペレーショナルアンプ１３の
ＶＰ端子に接続し、前記第２のＰＮＰトランジスタ２０
のコレクタ端子をコンパレータ２１のＶＮ端子に接続す
る。更に、前記コンパレータ２１のＶＮ端子とＧＮＤ間
にコンデンサ２３と切り替えスイッチ２４を並列に具備
し、ＶＰ端子に基準電圧２５を接続、前記コンパレータ
２１の出力に第２の出力端子６を設けている。

【００３３】この構成により、図３のブロック図と同じ
ように、ＳＰＤとログアンプが１組削減されており、か
つ、一つのＳＰＤが発生する光起電流から電圧解と時間
解を同時に得ることができる。

【００３４】次に、動作を説明する。オペレーショナル
アンプ１３の入力間に接続されたＳＰＤ１が発生する光
起電流は、前記オペレーショナルアンプ１３の入力端子
が高インピーダンスであることからＶＮ端子には流れ込
まず第１のＰＮＰトランジスタ１４のエミッタ端子に注
入される。このときの前記第のＰＮＰトランジスタ１４
のベース電位Ｖ１は、（数式１）で表される。

【００３５】

【数１】

【００３６】前記Ｖ１は、オペレーショナルアンプ１６
のＶＰ端子に入力されており、前記第２のオペレーショ
ナルアンプ１６のＶＮ端子と出力端子間にはダイオード
１７され、かつ前記ダイオード１７のカソード端子から
一定電流Ｉ２が引き抜かれていることから、前記第２の
オペレーショナルアンプ１６の後段の増幅回路１９に入
力される電圧Ｖ２は、（数式２）となる。

【００３７】

【数２】

【００３８】従って、第１の出力端子５から得られる最
終出力電圧ＶOUT は、（数式３）によって求められる。

【００３９】

【数３】

【００４０】続いて、前記第１のＰＮＰトランジスタ１
４と第２のＰＮＰトランジスタ２０は、カレントミラー
回路を構成しているため、トランジスタ面積が等しく、
かつ、両ＰＮＰトランジスタの電流増幅率が大きくエミ
ッタ電流に対してベース電流が無視できる大きさである
と仮定すると、前記第２のＰＮＰトランジスタ２０のコ
レクタ電流は、前記第１のＰＮＰトランジスタ１４のエ
ミッタ電流と等価となる。つまり、この時、前記第２の
ＰＮＰトランジスタ２０のコレクタ電流は、ＳＰＤ１が
発生する光起電流と等価である。

【００４１】こうして得られた前記第２のＰＮＰトラン
ジスタ２０のコレクタ電流は、インピーダンスの高いコ
ンパレータ２１のＶＮ端子には流れ込まず、第３の出力
端子２２側へ流れる。前記第３の出力端子２２には、コ
ンデンサ２３と切り替えスイッチ２４とがＧＮＤ間に並
列に具備されているため、前記切り替えスイッチ２４が
ＯＦＦし、前記第３の出力端子２２が接地から開放され
た時点から、前記第２のＰＮＰトランジスタ２０のコレ
クタ電流がコンデンサ２３の注入され積分が開始され
る。

【００４２】積分開始後、前記第３の出力端子２２の電
位が上昇し、前記コンパレータ２１のＶＰ端子に接続さ
れた基準電圧２５の電位を上回ると、前記コンパレータ
２１の出力端子である第２の出力端子６に反転信号が出
力される。ここで積分開始から前記第２の出力端子６が
反転するまでの時間をカウントすることで、ＳＰＤ１が
受光している光を時間解ＴOUT として得ることができ
る。算出式は、（数式４）の通りである。

【００４３】

【数４】

【００４４】また、前記第２のＰＮＰトランジスタ２０
のトランジスタサイズを変えることで、前記ＳＰＤ１が
発生する光起電流を増幅することができる。一例とし
て、前記第２のＰＮＰトランジスタ２０のトランジスタ
サイズを前記第１のＰＮＰトランジスタ１４のα倍とし
た場合、その時間解ＴOUT は、（数式５）となる。

【００４５】

【数５】

【００４６】これは、発電能力が低い受光センサを持つ
場合、その光起電流をある一定の倍率で増幅できるた
め、特に有効である。

【００４７】実施の形態４．図５は、この発明の測光回
路の実施の形態４の回路図である。図５において、１は
ＳＰＤからなる受光センサ、５は第１の出力端子、６は
第２の出力端子、１３は第１のオペレーショナルアン
プ、１４は第１のＰＮＰトランジスタ、１５は第１の基
準電圧、１６は第２のオペレーショナルアンプ、１７は
ダイオード、１８は引抜き電流、１９は増幅回路、２０
は第２のＰＮＰトランジスタ、２１はコンパレータ、２
３はコンデンサ、２４は切り替えスイッチ、２５は第２
の基準電圧、２６は可変電圧である。

【００４８】この構成が前記実施の形態３の回路図と異
なるのは、第２のＰＮＰトランジスタ２０のエミッタ端
子が可変電圧２６に接続されている点である。このよう
に構成された、この発明の測光回路の実施の形態４の回
路図の動作が、前記実施の形態３の回路図の動作と異な
るのは、ＳＰＤの出力電流をトランジスタの面積比によ
り増幅していたものをトランジスタのＩｃ−ＶＢＥ特性
を利用して増幅していることである。この構成としたと
きの時間解ＴOUT は、（数式６）により求められる。

【００４９】

【数６】

【００５０】つまり、可変電圧２６の電位を調整するこ
とで、自由にＳＰＤの光起電流を増幅することが可能と
なる。この増幅率の例を、次の表に示す。

【００５１】

【表１】

【００５２】よって、トランジスタの面積比を使用する
よりも、少ない回路規模で大きな増幅率が得られ、かつ
その増幅率を自由に設定することが可能である。これ
は、カメラ用の測光回路等に有効であり、フィルム感度
に合わせて測光時間を調整することが可能となる。

【００５３】以上のように、この発明の実施の形態によ
れば、ＳＰＤを含め電圧変換演算回路と時間変換演算回
路とを同一の半導体基板に一体的に形成できるため、部
品点数の低減となる。また、ＳＰＤとログアンプを一組
削減できるため回路規模を縮小でき、かつ電圧解と時間
解を一つのＳＰＤから同時に得ることができる。更に、
ＳＰＤの出力電流を増幅する手段を有しているため、測
光時間を自由に調整することが可能である。

【００５４】

【発明の効果】第１の発明によれば、電圧変換演算回路
および時間変換演算回路を共通の半導体基板に一体的に
形成して、部品点数を低減し、回路規模を削減できる測
光回路を得ることができる。

【００５５】第２の発明によれば、半導体基板に、受光
センサを一体的に形成して、部品点数を低減し、回路規
模を削減できる測光回路を得ることができる。

【００５６】第３の発明によれば、電圧変換演算回路を
受光センサ・ログアンプ・逆方向飽和電流キャンセル回
路・増幅回路で構成し、時間変換演算回路を前記受光セ
ンサ・前記ログアンプ・伸長回路・積分回路・コンパレ
ータ回路で構成して、測光回路の部品点数を低減し、回
路規模を削減できる測光回路を得ることができる。

【００５７】第４の発明によれば、電圧変換演算回路お
よび時間変換演算回路を、オペレーショナルアンプおよ
びトランジスタで構成して、測光回路の部品点数を低減
し、回路規模を削減できる測光回路を得ることができ
る。

【００５８】第５の発明によれば、第２のＰＮＰトラン
ジスタのエミッタ端子を可変電圧に接続して、測光回路
の部品点数を低減し、回路規模を削減できるとともに、
小さい回路規模で少ない大きな増幅率が得られ、かつ、
その増幅率を自由に設定できる測光回路を得ることがで
きる。

【図面の簡単な説明】

【図１】この発明の測光回路の実施の形態１のブロッ
ク図である。

【図２】この発明の測光回路の実施の形態２のブロッ
ク図である。

【図３】この発明の測光回路の実施の形態３のブロッ
ク図である。

【図４】この発明の測光回路の実施の形態３の回路図
である。

【図５】この発明の測光回路の実施の形態４の回路図
である。

【図６】従来の回路の一例を示すブロック図である。

【図７】従来の回路の他の例を示すブロック図であ
る。

【符号の説明】

１・１（ａ）・１（ｂ）ＳＰＤからなる受光センサ、
２半導体基板、３電圧変換演算回路、４時間変換演
算回路、５第１の出力端子、６第２の出力端子、７
ログアンプ、８Ｉｓキャンセル回路、９増幅回路、
１０伸長回路、１１積分回路、１２コンパレータ
回路、１３第１のオペレーショナルアンプ、１４第
１のＰＮＰトランジスタ、１５第１の基準電圧、１６
第２のオペレーショナルアンプ、１７ダイオード、
１８引抜き電流、１９増幅回路、２０第２のＰＮ
Ｐトランジスタ、２１コンパレータ、２３コンデン
サ、２４切り替えスイッチ、２５第２の基準電圧、
２６可変電圧。

Claims

【特許請求の範囲】

【請求項１】受光センサから得た光起電流を電圧に変
換する第１の演算回路と、前記光起電流を時間に変換す
る第２の演算回路とを備え、前記第１および第２の演算
回路を共通の半導体基板に一体的に形成したことを特徴
とする測光回路。
【請求項２】前記半導体基板に光電変換を行う受光セ
ンサが一体的に形成されていることを特徴とする請求項
１に記載の測光回路。
【請求項３】前記電圧変換演算回路は、受光センサが
入力端子に接続されたログアンプと、このログアンプの
出力端子に接続された逆方向飽和電流をキャンセルする
キャンセル回路と、このキャンセル回路の出力端子に接
続された増幅回路とで構成し、前記時間変換演算回路
は、前記ログアンプの出力端子に接続された伸長回路
と、伸長回路の出力端子に接続された積分回路と、積分
回路の出力端子に接続されたコンパレータ回路とで構成
することを特徴とする請求項１または請求項２に記載の
測光回路。
【請求項４】非反転入力端子に光電変換を行うシリコ
ンフォトダイオードからなる受光センサのカソード端子
と第１の基準電圧を接続し、反転入力端子に前記受光セ
ンサのアノード端子と第１のＰＮＰトランジスタのエミ
ッタ端子を接続し、出力端子に前記第１のＰＮＰトラン
ジスタのベース端子とコレクタ端子を接続する第１のオ
ペレーショナルアンプと、非反転入力端子に前記第１の
ＰＮＰトランジスタのベース端子を接続し、反転入力端
子にダイオードのカソード端子を接続し、前記ダイオー
ドのカソード端子から一定電流を引き抜き、出力端子を
前記ダイオードのアノード端子と接続するとともに、増
幅回路の入力端子に接続する第２のオペレーショナルア
ンプと、前記増幅回路の出力端子に設けられた第１の出
力端子と、前記第１のＰＮＰトランジスタのベース端子
に接続された第２のＰＮＰトランジスタのベース端子
と、第１のオペレーショナルアンプの非反転入力端子に
接続された第２のＰＮＰトランジスタのエミッタ端子
と、前記第２のＰＮＰトランジスタのコレクタ端子に接
続されたをコンパレータの反転入力端子とを備え、前記
コンパレータの反転入力端子と接地間にコンデンサと切
り替えスイッチを並列に設けるとともに、前記コンパレ
ータの非反転入力端子端子に第２の基準電圧を接続し、
前記コンパレータの出力端子に第２の出力端子を設ける
ことを特徴とする請求項３に記載の測光回路。
【請求項５】第２のＰＮＰトランジスタのエミッタ端
子を可変電圧に接続したことを特徴とする請求項４に記
載の測光回路。