JPH10197890A - 液晶表示パネル用基板の製造方法 - Google Patents
液晶表示パネル用基板の製造方法Info
- Publication number
- JPH10197890A JPH10197890A JP9000470A JP47097A JPH10197890A JP H10197890 A JPH10197890 A JP H10197890A JP 9000470 A JP9000470 A JP 9000470A JP 47097 A JP47097 A JP 47097A JP H10197890 A JPH10197890 A JP H10197890A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- substrate
- inspection
- electrode group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置に使用されるＩＴＯ平行電極の
なぞり式短絡検査方法において、一対の検査電極の正確
な位置合わせを必要とせず、検査装置の機種切替え時間
の短縮化と信頼性の高い短絡検査を実現する。 【解決手段】 （ａ）のように、平行電極となる各電極
ｎ1 ，ｎ2 ，ｎ3 ，ｎ4，ｎ5 ，……は、１本おきに接
続される第１の電極群４と、第１の電極群４を構成する
各電極の間に挟まれた第２の電極群５とが形成されるよ
う基板１上にパターニングし、（ｂ）のように、検査電
極２ｂを第１の電極群４に接続し、第２の検査電極２ａ
を平行電極の前記各電極に順次接触するように矢印Ａ方
向に走査させて導通を検査し、その後に第１の電極群４
の各電極を（ｃ）のように電気的に分離する。
なぞり式短絡検査方法において、一対の検査電極の正確
な位置合わせを必要とせず、検査装置の機種切替え時間
の短縮化と信頼性の高い短絡検査を実現する。 【解決手段】 （ａ）のように、平行電極となる各電極
ｎ1 ，ｎ2 ，ｎ3 ，ｎ4，ｎ5 ，……は、１本おきに接
続される第１の電極群４と、第１の電極群４を構成する
各電極の間に挟まれた第２の電極群５とが形成されるよ
う基板１上にパターニングし、（ｂ）のように、検査電
極２ｂを第１の電極群４に接続し、第２の検査電極２ａ
を平行電極の前記各電極に順次接触するように矢印Ａ方
向に走査させて導通を検査し、その後に第１の電極群４
の各電極を（ｃ）のように電気的に分離する。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示パネルに使
用する基板の製造方法に関するものである。
用する基板の製造方法に関するものである。
【０００２】
【従来の技術】上下の基板間に液晶を狭持してなる液晶
表示パネルの製造には、多数のＩＴＯ平行電極が形成さ
れた液晶表示パネル用基板が使用される。
表示パネルの製造には、多数のＩＴＯ平行電極が形成さ
れた液晶表示パネル用基板が使用される。
【０００３】従来、この平行電極の間の短絡を検出する
ためには、一対の検査電極を隣接するＩＴＯ平行電極と
順次接触させて検査電極間の抵抗を測定する（以下、
「なぞり方式」と称す）、あるいは、ＩＴＯ平行電極と
等ピッチの複数の検査電極をＩＴＯ平行電極に接触させ
て抵抗を測定していた。
ためには、一対の検査電極を隣接するＩＴＯ平行電極と
順次接触させて検査電極間の抵抗を測定する（以下、
「なぞり方式」と称す）、あるいは、ＩＴＯ平行電極と
等ピッチの複数の検査電極をＩＴＯ平行電極に接触させ
て抵抗を測定していた。
【０００４】図３はこの従来のなぞり方式によるＩＴＯ
平行電極の配置例と検査方法を示すものである。基板１
の上には平行に配置された複数のＩＴＯ電極Ｎ1 ，Ｎ
2 ，…，Ｎn ，Ｎ n+1 ，… が形成されている。このＩ
ＴＯ電極の検査するのに、なぞり方式では、抵抗値検出
器２の一方の検査電極２ａを例えば電極Ｎn に接触さ
せ、他方の検査電極２ｂを電極Ｎn+1 に接触させて、隣
接する電極間（Ｎn −Ｎn+1 ）の導通をチェックし、以
下同様に検査電極２ａ，２ｂと基板１を相対移動させ
て、具体的には基板１に対して電極の配列方向（矢印Ａ
方向）に検査電極２ａ，２ｂを移動させて次々に抵抗値
を測定して短絡（導通）の有無を確認して液晶表示パネ
ル用基板を製造している。
平行電極の配置例と検査方法を示すものである。基板１
の上には平行に配置された複数のＩＴＯ電極Ｎ1 ，Ｎ
2 ，…，Ｎn ，Ｎ n+1 ，… が形成されている。このＩ
ＴＯ電極の検査するのに、なぞり方式では、抵抗値検出
器２の一方の検査電極２ａを例えば電極Ｎn に接触さ
せ、他方の検査電極２ｂを電極Ｎn+1 に接触させて、隣
接する電極間（Ｎn −Ｎn+1 ）の導通をチェックし、以
下同様に検査電極２ａ，２ｂと基板１を相対移動させ
て、具体的には基板１に対して電極の配列方向（矢印Ａ
方向）に検査電極２ａ，２ｂを移動させて次々に抵抗値
を測定して短絡（導通）の有無を確認して液晶表示パネ
ル用基板を製造している。
【０００５】
【発明が解決しようとする課題】このような従来の液晶
表示パネル用基板の製造方法では、一対の検査電極２
ａ，２ｂのピッチ寸法とＩＴＯ平行電極のピッチ寸法を
正確に合わせる必要があるため、製造する液晶表示パネ
ルの機種の切り換え時点では、検査装置の機種切替えに
時間を要し、検査装置の稼働率を低下させている。
表示パネル用基板の製造方法では、一対の検査電極２
ａ，２ｂのピッチ寸法とＩＴＯ平行電極のピッチ寸法を
正確に合わせる必要があるため、製造する液晶表示パネ
ルの機種の切り換え時点では、検査装置の機種切替えに
時間を要し、検査装置の稼働率を低下させている。
【０００６】また、検査電極２ａ，２ｂのピッチ寸法の
誤差が大きくなると正しく検査できなくなるという問題
点を有している。本発明は製造する液晶表示パネルの機
種の切り換えが簡単で、検査電極２ａ，２ｂのピッチ寸
法の誤差が大きくなっても正しい検査を実施できる液晶
表示パネル用基板の製造方法を提供することを目的とす
る。
誤差が大きくなると正しく検査できなくなるという問題
点を有している。本発明は製造する液晶表示パネルの機
種の切り換えが簡単で、検査電極２ａ，２ｂのピッチ寸
法の誤差が大きくなっても正しい検査を実施できる液晶
表示パネル用基板の製造方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明の液晶表示パネル
用基板の製造方法は、基板上に平行電極を形成する時点
で各電極を電気的に完全に分離してパターニングするの
ではなくて、１本おきに接続される第１の電極群と、第
１の電極群を構成する各電極の間に挟まれた第２の電極
群とが形成されるよう基板上にパターニングし、第１の
電極群とこの第１の電極群を含む全ての電極との間の導
通を測定し、この測定の結果に基づいて平行電極の良否
を判定し、その後に第１の電極群の各電極を電気的に分
離して、良好な平行電極を有する基板を完成させる。
用基板の製造方法は、基板上に平行電極を形成する時点
で各電極を電気的に完全に分離してパターニングするの
ではなくて、１本おきに接続される第１の電極群と、第
１の電極群を構成する各電極の間に挟まれた第２の電極
群とが形成されるよう基板上にパターニングし、第１の
電極群とこの第１の電極群を含む全ての電極との間の導
通を測定し、この測定の結果に基づいて平行電極の良否
を判定し、その後に第１の電極群の各電極を電気的に分
離して、良好な平行電極を有する基板を完成させる。
【０００８】この本発明によると、製造する液晶表示パ
ネルの機種の切り換えが簡単で、検査電極のピッチ寸法
の誤差が大きくなっても正しい検査を実施できる。
ネルの機種の切り換えが簡単で、検査電極のピッチ寸法
の誤差が大きくなっても正しい検査を実施できる。
【０００９】
【発明の実施の形態】本発明の液晶表示パネル用基板の
製造方法は、多数の平行電極が形成された液晶表示パネ
ル用基板を製造するに際し、前記平行電極となる各電極
は、１本おきに接続される第１の電極群と、第１の電極
群を構成する各電極の間に挟まれた第２の電極群とが形
成されるよう基板上にパターニングし、第１の検査電極
を第１の電極群に接続し、第２の検査電極を平行電極の
前記各電極に順次接触するように前記平行電極の配列方
向に走査させて第１，第２の検査電極の間の導通を検査
し、前記導通検査によって得られる検出波形に基づいて
前記平行電極の良否を判定し、その後に第１の電極群の
各電極を電気的に分離することを特徴とする。
製造方法は、多数の平行電極が形成された液晶表示パネ
ル用基板を製造するに際し、前記平行電極となる各電極
は、１本おきに接続される第１の電極群と、第１の電極
群を構成する各電極の間に挟まれた第２の電極群とが形
成されるよう基板上にパターニングし、第１の検査電極
を第１の電極群に接続し、第２の検査電極を平行電極の
前記各電極に順次接触するように前記平行電極の配列方
向に走査させて第１，第２の検査電極の間の導通を検査
し、前記導通検査によって得られる検出波形に基づいて
前記平行電極の良否を判定し、その後に第１の電極群の
各電極を電気的に分離することを特徴とする。
【００１０】具体的には、第１の電極群の各電極は、基
板の端部に形成された帯状電極部に一端が接続されて互
いに電気接続されるように基板上にパターニングし、平
行電極の良否の判定後に前記基板の帯状電極部が形成さ
れている端部を分離除去して第１の電極群の各電極を電
気的に分離する。
板の端部に形成された帯状電極部に一端が接続されて互
いに電気接続されるように基板上にパターニングし、平
行電極の良否の判定後に前記基板の帯状電極部が形成さ
れている端部を分離除去して第１の電極群の各電極を電
気的に分離する。
【００１１】以下、本発明の液晶表示パネル用基板の製
造方法を具体的な実施の形態に基づいて説明する。図１
は本発明の製造方法の工程を示す。
造方法を具体的な実施の形態に基づいて説明する。図１
は本発明の製造方法の工程を示す。
【００１２】基板１の上に平行電極となる各電極ｎ1 ，
ｎ2 ，ｎ3 ，ｎ4 ，ｎ5 ，…… をパターニングする場
合には、図１の（ａ）に示すように基板１の端部に沿っ
て形成された帯状電極３に一端が接続された第１の電極
群４のＩＴＯ電極ｎ1 ，ｎ3，ｎ5 ，… と、この第１
の電極群４のＩＴＯ電極のｎ1 とｎ3 の間，ｎ3 とｎ 5
の間と云うように、第１の電極群４のＩＴＯ電極の間に
それぞれ電気的に独立して形成された第２の電極群５の
ＩＴＯ電極ｎ2 ，ｎ4 ，…とが形成されるようパターニ
ングする。
ｎ2 ，ｎ3 ，ｎ4 ，ｎ5 ，…… をパターニングする場
合には、図１の（ａ）に示すように基板１の端部に沿っ
て形成された帯状電極３に一端が接続された第１の電極
群４のＩＴＯ電極ｎ1 ，ｎ3，ｎ5 ，… と、この第１
の電極群４のＩＴＯ電極のｎ1 とｎ3 の間，ｎ3 とｎ 5
の間と云うように、第１の電極群４のＩＴＯ電極の間に
それぞれ電気的に独立して形成された第２の電極群５の
ＩＴＯ電極ｎ2 ，ｎ4 ，…とが形成されるようパターニ
ングする。
【００１３】次に、図１の（ｂ）に示すように検査用電
極２ａ，２ｂでＩＴＯ電極ｎ1 ，ｎ 2 ，ｎ3 ，ｎ4 ，ｎ
5 ，…… を配列方向（矢印Ａ方向）に走査して抵抗値
検出器２で導通を測定する。
極２ａ，２ｂでＩＴＯ電極ｎ1 ，ｎ 2 ，ｎ3 ，ｎ4 ，ｎ
5 ，…… を配列方向（矢印Ａ方向）に走査して抵抗値
検出器２で導通を測定する。
【００１４】具体的には、検査用電極２ａ，２ｂを配列
方向（矢印Ａ方向）に一体に定速で移動させて抵抗値を
測定する。このとき検査用電極２ｂは連続して常に帯状
電極３に接触している。
方向（矢印Ａ方向）に一体に定速で移動させて抵抗値を
測定する。このとき検査用電極２ｂは連続して常に帯状
電極３に接触している。
【００１５】このように検査用電極２ａ，２ｂを走査さ
せると、抵抗値は図２のように周期的な導通の有無とし
て検出される。しかし、任意の隣接したＩＴＯ平行電極
間で短絡があると、導通の無いはずのところ（図２の破
線部分）で導通を検出するために短絡の検出ができる。
せると、抵抗値は図２のように周期的な導通の有無とし
て検出される。しかし、任意の隣接したＩＴＯ平行電極
間で短絡があると、導通の無いはずのところ（図２の破
線部分）で導通を検出するために短絡の検出ができる。
【００１６】上記の測定で隣接するＩＴＯ電極間で短絡
していない良品の基板は、次に図１の（ｃ）に示すよう
に帯状電極３が形成されている基板１の端部１ａが切断
除去されて、第１の電極群４のＩＴＯ電極ｎ1 ，ｎ3 ，
ｎ5 ，… が電気的に分離されて平行電極を有する液晶
表示パネル用基板が完成する。
していない良品の基板は、次に図１の（ｃ）に示すよう
に帯状電極３が形成されている基板１の端部１ａが切断
除去されて、第１の電極群４のＩＴＯ電極ｎ1 ，ｎ3 ，
ｎ5 ，… が電気的に分離されて平行電極を有する液晶
表示パネル用基板が完成する。
【００１７】このように検査電極２ａ，２ｂのピッチ寸
法の正確な位置合わせが不要となり、検査装置の切替え
時間の短縮化と検査の安定化を図ることができる。上記
の実施の形態では検査電極２ａ，２ｂと基板１を相対移
動させたが、基板１における検査電極２ｂの位置を固定
した状態で、検査電極２ａと基板１とを相対移動させて
も同様の効果を期待できる。
法の正確な位置合わせが不要となり、検査装置の切替え
時間の短縮化と検査の安定化を図ることができる。上記
の実施の形態では検査電極２ａ，２ｂと基板１を相対移
動させたが、基板１における検査電極２ｂの位置を固定
した状態で、検査電極２ａと基板１とを相対移動させて
も同様の効果を期待できる。
【００１８】上記の実施の形態において、パターニング
された第１の電極群４は電極の相互間が帯状電極３で接
続したが、検査電極２ｂが接触する電極を基板１の任意
の隅に、例えば方形状に設け、この方形状の電極に第１
の電極群４の端部を電気的に接続するパターンを基板１
の端部に設け、前記方形状の電極に検査電極２ｂを当接
させ、上記のように検査電極２ａと基板１とを相対移動
させても同様の効果を期待できる。
された第１の電極群４は電極の相互間が帯状電極３で接
続したが、検査電極２ｂが接触する電極を基板１の任意
の隅に、例えば方形状に設け、この方形状の電極に第１
の電極群４の端部を電気的に接続するパターンを基板１
の端部に設け、前記方形状の電極に検査電極２ｂを当接
させ、上記のように検査電極２ａと基板１とを相対移動
させても同様の効果を期待できる。
【００１９】
【発明の効果】以上のように本発明によると、平行電極
となる各電極は、１本おきに接続される第１の電極群
と、第１の電極群を構成する各電極の間に挟まれた第２
の電極群とが形成されるよう基板上にパターニングし、
第１の検査電極を第１の電極群に接続し、第２の検査電
極を平行電極の前記各電極に順次接触するように前記平
行電極の配列方向に走査させて第１，第２の検査電極の
間の導通を検査し、前記導通検査によって得られる検出
波形に基づいて前記平行電極の良否を判定し、その後に
第１の電極群の各電極を電気的に分離するので、検査装
置の切替え時間の短縮化と信頼性の高い短絡検査を実現
できる。
となる各電極は、１本おきに接続される第１の電極群
と、第１の電極群を構成する各電極の間に挟まれた第２
の電極群とが形成されるよう基板上にパターニングし、
第１の検査電極を第１の電極群に接続し、第２の検査電
極を平行電極の前記各電極に順次接触するように前記平
行電極の配列方向に走査させて第１，第２の検査電極の
間の導通を検査し、前記導通検査によって得られる検出
波形に基づいて前記平行電極の良否を判定し、その後に
第１の電極群の各電極を電気的に分離するので、検査装
置の切替え時間の短縮化と信頼性の高い短絡検査を実現
できる。
【図１】本発明の液晶表示パネル用基板の製造方法の実
施の形態の工程図
施の形態の工程図
【図２】同実施の形態の抵抗値測定の結果図
【図３】従来のＩＴＯ平行電極の短絡検査の概要図
１ 基板 ２ 抵抗値検出器 ２ａ，２ｂ 検査用電極 ３ 帯状電極 ４ 第１の電極群 ５ 第２の電極群 ｎ1 ，ｎ2 ，ｎ3 ，ｎ4 ，ｎ5 ，…… 平行電極と
なる各電極
なる各電極
Claims (2)
- 【請求項１】多数の平行電極が形成された液晶表示パネ
ル用基板を製造するに際し、 前記平行電極となる各電極は、１本おきに接続される第
１の電極群と、第１の電極群を構成する各電極の間に挟
まれた第２の電極群とが形成されるよう基板上にパター
ニングし、 第１の検査電極を第１の電極群に接続し、第２の検査電
極を平行電極の前記各電極に順次接触するように前記平
行電極の配列方向に走査させて第１，第２の検査電極の
間の導通を検査し、 前記導通検査によって得られる検出波形に基づいて前記
平行電極の良否を判定し、 その後に第１の電極群の各電極を電気的に分離する液晶
表示パネル用基板の製造方法。 - 【請求項２】第１の電極群の各電極は、基板の端部に形
成された帯状電極部に一端が接続されて互いに電気接続
されるように基板上にパターニングし、平行電極の良否
の判定後に前記基板の帯状電極部が形成されている端部
を分離除去して第１の電極群の各電極を電気的に分離す
る請求項１記載の液晶表示パネル用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9000470A JPH10197890A (ja) | 1997-01-07 | 1997-01-07 | 液晶表示パネル用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9000470A JPH10197890A (ja) | 1997-01-07 | 1997-01-07 | 液晶表示パネル用基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10197890A true JPH10197890A (ja) | 1998-07-31 |
Family
ID=11474692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9000470A Pending JPH10197890A (ja) | 1997-01-07 | 1997-01-07 | 液晶表示パネル用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10197890A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101339302B (zh) | 2007-07-05 | 2010-06-16 | 比亚迪股份有限公司 | 一种ito测试板和测试方法 |
-
1997
- 1997-01-07 JP JP9000470A patent/JPH10197890A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101339302B (zh) | 2007-07-05 | 2010-06-16 | 比亚迪股份有限公司 | 一种ito测试板和测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4803692B2 (ja) | 液晶表示パネルの点灯検査方法 | |
| JPH10197890A (ja) | 液晶表示パネル用基板の製造方法 | |
| JPH05333357A (ja) | 液晶表示素子におけるストライプ電極パターンの検査方法及び検査装置 | |
| JPH05341246A (ja) | マトリクス型表示素子の製造方法 | |
| JPH01123292A (ja) | アクティブマトリックスアレイの検査方法 | |
| JPH03121413A (ja) | 電極基板の製造方法 | |
| US7049527B1 (en) | Conductor-pattern testing method, and electro-optical device | |
| JPH09230005A (ja) | 回路基板検査装置 | |
| CN110058486A (zh) | 掩膜板组件及掩膜板组件拼接精度的检测方法 | |
| JP2879065B2 (ja) | 電極間の短絡検出方法及びその装置 | |
| JPH0351768A (ja) | ガラス基板テスト用プローブ端子構造およびこれを用いたテスト方法 | |
| JP3014915B2 (ja) | 多面取り薄膜トランジスタアレイ基板及びその検査方法 | |
| JPH02251931A (ja) | アクティブマトリックスアレイ | |
| JP2000047164A (ja) | 液晶表示装置の検査方法及び検査装置 | |
| JPH0339989A (ja) | 透明導電回路基板の欠陥検査法 | |
| JPH0769676B2 (ja) | アクティブマトリックスアレイおよびその検査方法 | |
| JP3318964B2 (ja) | 導電パターンの検査方法と基板および液晶パネルの製造方法 | |
| JP3524049B2 (ja) | 配線パタ−ンの検査方法 | |
| JP2001004968A (ja) | 液晶表示装置及びその検査装置 | |
| JPH08292224A (ja) | 電極基板及び電極の検査方法 | |
| JPH03259184A (ja) | 薄膜トランジスタ基板の検査装置 | |
| JPH067067U (ja) | プローブカード | |
| JPS6266152A (ja) | 電極の検査方法 | |
| JPH05347335A (ja) | プローブカード | |
| JPS6116029B2 (ja) |