JPH10199745A - 表面実装型電子部品及び回路基板並びに実装方法 - Google Patents
表面実装型電子部品及び回路基板並びに実装方法Info
- Publication number
- JPH10199745A JPH10199745A JP366397A JP366397A JPH10199745A JP H10199745 A JPH10199745 A JP H10199745A JP 366397 A JP366397 A JP 366397A JP 366397 A JP366397 A JP 366397A JP H10199745 A JPH10199745 A JP H10199745A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- main body
- electrode terminals
- electronic component
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】本発明は、熱的信頼性を確保すると共に高密度
実装を実現し得る表面実装型電子部品及び回路基板並び
に実装方法を実現しようとするものである。 【解決手段】表面実装型電子部品及び回路基板並びに実
装方法において、表面実装型電子部品の各電極端子を本
体部よりも実装方向に対する幅が狭くなるように形成し
たことにより、表面実装型電子部品及び配線基板間の間
隙の高さを実用上十分確保して当該間隙にかかる熱スト
レスを十分に分散及び緩和することができ、この結果、
熱的信頼性を確保すると共に高密度実装を実現すること
ができる。
実装を実現し得る表面実装型電子部品及び回路基板並び
に実装方法を実現しようとするものである。 【解決手段】表面実装型電子部品及び回路基板並びに実
装方法において、表面実装型電子部品の各電極端子を本
体部よりも実装方向に対する幅が狭くなるように形成し
たことにより、表面実装型電子部品及び配線基板間の間
隙の高さを実用上十分確保して当該間隙にかかる熱スト
レスを十分に分散及び緩和することができ、この結果、
熱的信頼性を確保すると共に高密度実装を実現すること
ができる。
Description
【０００１】
【目次】以下の順序で本発明を説明する。
【０００２】発明の属する技術分野 従来の技術（図１２〜図１３（Ｂ）） 発明が解決しようとする課題（図１４（Ａ）及び
（Ｂ）） 課題を解決するための手段 発明の実施の形態 （１）第１実施例（図１〜図２（Ｂ）） （２）第２実施例（図３〜図４（Ｂ）） （３）他の実施例（図５〜図１１） 発明の効果
（Ｂ）） 課題を解決するための手段 発明の実施の形態 （１）第１実施例（図１〜図２（Ｂ）） （２）第２実施例（図３〜図４（Ｂ）） （３）他の実施例（図５〜図１１） 発明の効果
【０００３】
【発明の属する技術分野】本発明は表面実装型電子部品
及び回路基板並びに実装方法に関し、例えば、抵抗器や
セラミツクコンデンサ等の超小型化されたチツプ部品に
適用して好適なものである。
及び回路基板並びに実装方法に関し、例えば、抵抗器や
セラミツクコンデンサ等の超小型化されたチツプ部品に
適用して好適なものである。
【０００４】
【従来の技術】近年、パーソナルデイジタルセルラホ
ン、ＶＣＲ（Video Cassette Recorder）及び地上波又
は衛星放送用のチユーナ等の電子機器においては、信号
伝送、信号処理及び信号記録のデジタル化が進行すると
共に、取り扱われる情報量も増大し、またシステムクロ
ツクも増加する傾向にある。
ン、ＶＣＲ（Video Cassette Recorder）及び地上波又
は衛星放送用のチユーナ等の電子機器においては、信号
伝送、信号処理及び信号記録のデジタル化が進行すると
共に、取り扱われる情報量も増大し、またシステムクロ
ツクも増加する傾向にある。
【０００５】さらに電子機器においては、セルラ電話、
ＩＳＤＮ（Integrated Services Digital Network ）及
びパーソナルコンピユータ（ＰＣ）等の情報通信（ネツ
トワーク）技術の進展により、様々な機器に対して高周
波ブロツクや高速シリアルインタフエイス等が搭載され
るようになされている。
ＩＳＤＮ（Integrated Services Digital Network ）及
びパーソナルコンピユータ（ＰＣ）等の情報通信（ネツ
トワーク）技術の進展により、様々な機器に対して高周
波ブロツクや高速シリアルインタフエイス等が搭載され
るようになされている。
【０００６】このようなデジタル化及び信号の高速化と
いつたシステムの変化に伴い、近年ではノイズの減少や
電子機器の小型化が要請されている。このため電子部品
や半導体チツプのチツプ化が進められ、実装領域が微細
化されると共に高密度実装が要求されつつある。
いつたシステムの変化に伴い、近年ではノイズの減少や
電子機器の小型化が要請されている。このため電子部品
や半導体チツプのチツプ化が進められ、実装領域が微細
化されると共に高密度実装が要求されつつある。
【０００７】ここで表面実装技術として、抵抗器やセラ
ミツクコンデンサ等のチツプ部品と呼ばれるリードレス
部品の実装について説明する。図１２に示すようにチツ
プ部品１は、絶縁材料でなる本体部２内に抵抗体、コン
デンサ又はインダクタ等の電子部品（図示せず）が収納
され、本体２の両端には当該本体２よりも大きい外部電
極３が形成されている。
ミツクコンデンサ等のチツプ部品と呼ばれるリードレス
部品の実装について説明する。図１２に示すようにチツ
プ部品１は、絶縁材料でなる本体部２内に抵抗体、コン
デンサ又はインダクタ等の電子部品（図示せず）が収納
され、本体２の両端には当該本体２よりも大きい外部電
極３が形成されている。
【０００８】図１３（Ａ）及び（Ｂ）に示すように、こ
のチツプ部品１が実装されたプリント回路基板５におい
て、配線基板６の実装面６Ａには例えばウエツトエツチ
ング法によつて所定パターンでランド７が形成され、当
該ランド７に対応してチツプ部品１の各外部電極３がは
んだ材でなるフイレツト（裾引き状部分）８を介して導
通接続されている。
のチツプ部品１が実装されたプリント回路基板５におい
て、配線基板６の実装面６Ａには例えばウエツトエツチ
ング法によつて所定パターンでランド７が形成され、当
該ランド７に対応してチツプ部品１の各外部電極３がは
んだ材でなるフイレツト（裾引き状部分）８を介して導
通接続されている。
【０００９】この場合、チツプ部品１の各外部電極３は
本体部２よりも配線基板６側に突出していると共に、配
線基板６の実装面６Ａに形成されたランド７が各外部電
極３よりも広い面積で形成されていることから、接合時
のチツプ部品１の配線基板６に対する機械的強度は、各
外部電極３及び対応するランド７間に介挿されたフイレ
ツト８のみによつて実用上十分得られていた。
本体部２よりも配線基板６側に突出していると共に、配
線基板６の実装面６Ａに形成されたランド７が各外部電
極３よりも広い面積で形成されていることから、接合時
のチツプ部品１の配線基板６に対する機械的強度は、各
外部電極３及び対応するランド７間に介挿されたフイレ
ツト８のみによつて実用上十分得られていた。
【００１０】
【発明が解決しようとする課題】ところが、高密度実装
の要請に基づき、チツプ部品の集積度が上がるのに伴つ
て、当該チツプ部品の外部電極の数が増加することか
ら、これに反比例して配線基板の実装面に形成されるラ
ンドのピツチは減少することとなる。
の要請に基づき、チツプ部品の集積度が上がるのに伴つ
て、当該チツプ部品の外部電極の数が増加することか
ら、これに反比例して配線基板の実装面に形成されるラ
ンドのピツチは減少することとなる。
【００１１】このため図１３との対応部分に同一符号を
付した図１４に示すプリント回路基板１０において、配
線基板６の実装面６Ａに形成されるランド１１が各外部
電極３とほぼ同じ面積で形成されるようになると、接合
時のチツプ部品１の配線基板６に対する機械的強度は、
各外部電極３及び対応するランド１１間に介挿されたフ
イレツト８のみによつては不十分となる問題があつた。
付した図１４に示すプリント回路基板１０において、配
線基板６の実装面６Ａに形成されるランド１１が各外部
電極３とほぼ同じ面積で形成されるようになると、接合
時のチツプ部品１の配線基板６に対する機械的強度は、
各外部電極３及び対応するランド１１間に介挿されたフ
イレツト８のみによつては不十分となる問題があつた。
【００１２】さらに各外部電極３及び対応するランド１
１間に介挿されるフイレツト８は、実装後に受ける環境
変化のうち特に温度サイクルに対して影響が及ぼされ易
いという問題があつた。すなわちプリント回路基板１０
におけるチツプ部品１及び配線基板６間の接続の熱的信
頼性は、チツプ部品１と配線基板６との間の空間部（以
下、これを接合層スペースと呼ぶ）Ｓ1 にかかる熱スト
レスの大きさによつて決定される。
１間に介挿されるフイレツト８は、実装後に受ける環境
変化のうち特に温度サイクルに対して影響が及ぼされ易
いという問題があつた。すなわちプリント回路基板１０
におけるチツプ部品１及び配線基板６間の接続の熱的信
頼性は、チツプ部品１と配線基板６との間の空間部（以
下、これを接合層スペースと呼ぶ）Ｓ1 にかかる熱スト
レスの大きさによつて決定される。
【００１３】この熱ストレスεＦは、配線基板６の熱膨
張係数α２とチツプ部品１の熱膨張係数α１との差Δα
（＝α２−α１）、チツプ部品１のサイズ２×Ｌｃ、熱
サイクルの温度差Ｔ、接合層スペースＳ1 の半径ｒ、高
さｈ及び体積Ｖ並びに配線基板６の材料に固有な定数β
等の物理的構造によつて決定され、次式
張係数α２とチツプ部品１の熱膨張係数α１との差Δα
（＝α２−α１）、チツプ部品１のサイズ２×Ｌｃ、熱
サイクルの温度差Ｔ、接合層スペースＳ1 の半径ｒ、高
さｈ及び体積Ｖ並びに配線基板６の材料に固有な定数β
等の物理的構造によつて決定され、次式
【００１４】
【数１】
【００１５】で表される。従つて、熱的信頼性を確保す
るには、一般に接合層スペースＳ1 の高さｈを高く、配
線基板６の断面積を大きくとるようにすれば良い。
るには、一般に接合層スペースＳ1 の高さｈを高く、配
線基板６の断面積を大きくとるようにすれば良い。
【００１６】また低価格なガラスエポキシ樹脂でなる配
線基板６の熱膨張係数に対してチツプ部品１の熱膨張係
数は非常に小さいことから、機械的強度のみならず熱的
信頼性の向上をも図るべく、チツプ部品１及び配線基板
６間をフイレツト８を介して接合しているが、図１４
（Ｂ）に示すように十分な量のフイレツト８が与えられ
ないときには、接合層スペースＳ1 にかかる熱ストレス
を分散及び緩和することが困難となる問題があつた。
線基板６の熱膨張係数に対してチツプ部品１の熱膨張係
数は非常に小さいことから、機械的強度のみならず熱的
信頼性の向上をも図るべく、チツプ部品１及び配線基板
６間をフイレツト８を介して接合しているが、図１４
（Ｂ）に示すように十分な量のフイレツト８が与えられ
ないときには、接合層スペースＳ1 にかかる熱ストレス
を分散及び緩和することが困難となる問題があつた。
【００１７】実際上、はんだ材でなるフイレツト８を用
いると共に、安価なガラスエポキシ基板を配線基板６と
して用いる場合、チツプ部品１及び配線基板６間の接合
層スペースＳ1 の高さの最適値は50〜 300〔μｍ〕であ
り、図１４（Ｂ）に示すプリント回路基板１０のように
接合層スペースＳ1 の高さが10〜30〔μｍ〕程度では熱
ストレスが分散及び緩和されることなく、この結果、は
んだ材でなるフイレツト８内部にクラツクが生じ、さら
には当該フイレツト８が断裂するおそれがあつた。
いると共に、安価なガラスエポキシ基板を配線基板６と
して用いる場合、チツプ部品１及び配線基板６間の接合
層スペースＳ1 の高さの最適値は50〜 300〔μｍ〕であ
り、図１４（Ｂ）に示すプリント回路基板１０のように
接合層スペースＳ1 の高さが10〜30〔μｍ〕程度では熱
ストレスが分散及び緩和されることなく、この結果、は
んだ材でなるフイレツト８内部にクラツクが生じ、さら
には当該フイレツト８が断裂するおそれがあつた。
【００１８】本発明は以上の点を考慮してなされたもの
で、熱的信頼性を確保すると共に高密度実装を実現し得
る表面実装型電子部品及び回路基板並びに実装方法を提
案しようとするものである。
で、熱的信頼性を確保すると共に高密度実装を実現し得
る表面実装型電子部品及び回路基板並びに実装方法を提
案しようとするものである。
【００１９】
【課題を解決しようとする手段】かかる課題を解決する
ため本発明においては、本体部の両端にそれぞれ電極端
子が形成された表面実装型電子部品において、各電極端
子を本体部よりも実装方向に対する幅が狭くなるように
形成する。
ため本発明においては、本体部の両端にそれぞれ電極端
子が形成された表面実装型電子部品において、各電極端
子を本体部よりも実装方向に対する幅が狭くなるように
形成する。
【００２０】また本発明においては、本体部の両端にそ
れぞれ形成された電極端子に対応して実装面上にそれぞ
れランドが形成されてなる配線基板の実装面に、各電極
端子及び対応する各ランド間が金属ペースト又は導電性
接着剤を介して導通接続するように表面実装型電子部品
が実装された回路基板において、表面実装型電子回路の
各電極端子を、電子部品本体よりも実装方向に対する幅
が狭くなるように形成する。
れぞれ形成された電極端子に対応して実装面上にそれぞ
れランドが形成されてなる配線基板の実装面に、各電極
端子及び対応する各ランド間が金属ペースト又は導電性
接着剤を介して導通接続するように表面実装型電子部品
が実装された回路基板において、表面実装型電子回路の
各電極端子を、電子部品本体よりも実装方向に対する幅
が狭くなるように形成する。
【００２１】さらに本発明においては、本体部の両端に
それぞれ形成された電極端子に対応して実装面上にそれ
ぞれランドが形成されてなる配線基板の実装面に、各電
極端子及び対応する各ランド間が金属ペースト又は導電
性接着剤を介して導通接続するように表面実装型電子部
品を回路基板に実装する実装方法において、表面実装型
電子回路の各電極端子を、電子部品本体よりも実装方向
に対する幅が狭くなるように形成しておき、表面実装型
電子部品の各電極端子を配線基板の各ランドに位置合わ
せした後、表面実装型電子部品を金属ペースト又は導電
性接着剤を介して配線基板の実装面に搭載する。続いて
表面実装型電子部品を配線基板の実装面にリフロー又は
熱圧着するようにして実装するようにする。
それぞれ形成された電極端子に対応して実装面上にそれ
ぞれランドが形成されてなる配線基板の実装面に、各電
極端子及び対応する各ランド間が金属ペースト又は導電
性接着剤を介して導通接続するように表面実装型電子部
品を回路基板に実装する実装方法において、表面実装型
電子回路の各電極端子を、電子部品本体よりも実装方向
に対する幅が狭くなるように形成しておき、表面実装型
電子部品の各電極端子を配線基板の各ランドに位置合わ
せした後、表面実装型電子部品を金属ペースト又は導電
性接着剤を介して配線基板の実装面に搭載する。続いて
表面実装型電子部品を配線基板の実装面にリフロー又は
熱圧着するようにして実装するようにする。
【００２２】このようにして表面実装型電子部品及び配
線基板間の間隙の高さを実用上十分確保することがで
き、この結果、当該間隙にかかる熱ストレスを十分に分
散及び緩和することができる。
線基板間の間隙の高さを実用上十分確保することがで
き、この結果、当該間隙にかかる熱ストレスを十分に分
散及び緩和することができる。
【００２３】
【発明の実施の形態】以下図面において、本発明の一実
施例を詳述する。
施例を詳述する。
【００２４】（１）第１実施例 図１に示すようにチツプ部品２０は、絶縁材料でなる本
体部２１内に抵抗体、コンデンサ又はインダクタ等の電
子部品（図示せず）が収納され、本体部２１の両端には
当該本体部２１よりも実装方向に対して幅が狭い外部電
極２２が形成されている。
体部２１内に抵抗体、コンデンサ又はインダクタ等の電
子部品（図示せず）が収納され、本体部２１の両端には
当該本体部２１よりも実装方向に対して幅が狭い外部電
極２２が形成されている。
【００２５】図１４（Ａ）及び（Ｂ）との対応部分に同
一符号を付して示す図２（Ａ）及び（Ｂ）に、チツプ部
品２０が実装されたプリント回路基板２５を示す。この
プリント回路基板２５には、配線基板６の実装面６Ａに
形成されたランド１１に対応してチツプ部品２０の各外
部電極２２がはんだ材でなるフイレツト８を介して導通
接続されている。
一符号を付して示す図２（Ａ）及び（Ｂ）に、チツプ部
品２０が実装されたプリント回路基板２５を示す。この
プリント回路基板２５には、配線基板６の実装面６Ａに
形成されたランド１１に対応してチツプ部品２０の各外
部電極２２がはんだ材でなるフイレツト８を介して導通
接続されている。
【００２６】この場合、チツプ部品２０の各外部電極２
２は本体部２１よりも実装方向に対して幅が狭くなるよ
うに形成されているため、当該本体部２１の下端面２１
Ａを基準面として配線基板６の実装面６Ａに塗布された
レジスト膜２３に当接させることにより、チツプ部品２
０を配線基板６に対して位置固定することができる。こ
のときのチツプ部品２０及び配線基板６間の接合層スペ
ースＳ2 の高さは、チツプ部品２０の本体部２１及び外
部電極２２の実装方向に対する幅の差と、レジスト膜２
３の高さとの和であるが、レジスト膜２３の高さは予め
所定厚で塗布されているため、フイレツト８にかかる熱
的信頼性を確保し得る程度にチツプ部品２０の本体部２
１及び外部電極２２の実装方向に対する幅の差を拡げる
必要がある。従つて、このチツプ部品２０では、本体部
２１と外部電極２２との実装方向に対する幅の差を考慮
して、予め外部電極２２のサイズが設定されている。
２は本体部２１よりも実装方向に対して幅が狭くなるよ
うに形成されているため、当該本体部２１の下端面２１
Ａを基準面として配線基板６の実装面６Ａに塗布された
レジスト膜２３に当接させることにより、チツプ部品２
０を配線基板６に対して位置固定することができる。こ
のときのチツプ部品２０及び配線基板６間の接合層スペ
ースＳ2 の高さは、チツプ部品２０の本体部２１及び外
部電極２２の実装方向に対する幅の差と、レジスト膜２
３の高さとの和であるが、レジスト膜２３の高さは予め
所定厚で塗布されているため、フイレツト８にかかる熱
的信頼性を確保し得る程度にチツプ部品２０の本体部２
１及び外部電極２２の実装方向に対する幅の差を拡げる
必要がある。従つて、このチツプ部品２０では、本体部
２１と外部電極２２との実装方向に対する幅の差を考慮
して、予め外部電極２２のサイズが設定されている。
【００２７】因みに、特に各外部電極２２及び対応する
ランド１１間に介挿するフイレツト８のリフロー工程に
おいて、チツプ部品２０の一方が外れると他方の接合し
ている溶融状態のはんだの表面張力によつてチツプ部品
２０を持ち上げ、立たせてしまうマンハツタン現象や、
外部電極２２と共に本体部２１も浮き上がつてしまうロ
ーリング現象が生じるおそれがあるが、リフローの前段
階でチツプ部品２０が配線基板６に対して位置決めされ
ているため、マンハツタン現象やローリング現象が生じ
るのを有効に防止することができる。
ランド１１間に介挿するフイレツト８のリフロー工程に
おいて、チツプ部品２０の一方が外れると他方の接合し
ている溶融状態のはんだの表面張力によつてチツプ部品
２０を持ち上げ、立たせてしまうマンハツタン現象や、
外部電極２２と共に本体部２１も浮き上がつてしまうロ
ーリング現象が生じるおそれがあるが、リフローの前段
階でチツプ部品２０が配線基板６に対して位置決めされ
ているため、マンハツタン現象やローリング現象が生じ
るのを有効に防止することができる。
【００２８】以上の構成によれば、チツプ部品２０の本
体部２１よりも実装方向に対する幅が狭い外部電極２２
を当該本体部２１の両端に形成したことにより、プリン
ト回路基板２５において、チツプ部品２０及び配線基板
６間の接合層スペースＳ2 の高さを実用上十分確保する
ことができ、この結果、当該接合層スペースＳ2 にかか
る熱ストレスを十分に分散及び緩和することができる。
かくして熱的信頼性を確保すると共に高密度実装を実現
し得るプリント回路基板２５を得ることができる。
体部２１よりも実装方向に対する幅が狭い外部電極２２
を当該本体部２１の両端に形成したことにより、プリン
ト回路基板２５において、チツプ部品２０及び配線基板
６間の接合層スペースＳ2 の高さを実用上十分確保する
ことができ、この結果、当該接合層スペースＳ2 にかか
る熱ストレスを十分に分散及び緩和することができる。
かくして熱的信頼性を確保すると共に高密度実装を実現
し得るプリント回路基板２５を得ることができる。
【００２９】（２）第２実施例 図３はチツプ部品３０を示し、絶縁材料でなる本体部３
１内に、コンデンサ又はインダクタ等の電子部品３２
と、本体部３１よりも実装方向に対して幅が狭い円柱形
状の各外部電極３３とが収納された構成からなる。この
チツプ部品３０の本体部３１は、実装方向に対する断面
がほぼ正方形でなり、従来のチツプ部品と外形寸法がほ
ぼ同じとなるように本体部３１のサイズが予め設定され
ている。
１内に、コンデンサ又はインダクタ等の電子部品３２
と、本体部３１よりも実装方向に対して幅が狭い円柱形
状の各外部電極３３とが収納された構成からなる。この
チツプ部品３０の本体部３１は、実装方向に対する断面
がほぼ正方形でなり、従来のチツプ部品と外形寸法がほ
ぼ同じとなるように本体部３１のサイズが予め設定され
ている。
【００３０】この本体部３１では、中央内部に電子部品
３２が被覆されると共に、両側所定位置には実装方向に
沿つて所定の大きさでなる開口部３３Ａが貫通形成さ
れ、当該開口部３３Ａ内で各外部電極３３が露出するよ
うになされている。また本体部３１の開口部３３Ａを形
成する両側壁部３１Ｂの実装方向に対する幅は、本体部
３１とほぼ同じ幅でなり、さらに本体部３１の両端の側
壁部３１Ｂの内面には、それぞれ外部電極３３の端部が
若干埋め込まれている。
３２が被覆されると共に、両側所定位置には実装方向に
沿つて所定の大きさでなる開口部３３Ａが貫通形成さ
れ、当該開口部３３Ａ内で各外部電極３３が露出するよ
うになされている。また本体部３１の開口部３３Ａを形
成する両側壁部３１Ｂの実装方向に対する幅は、本体部
３１とほぼ同じ幅でなり、さらに本体部３１の両端の側
壁部３１Ｂの内面には、それぞれ外部電極３３の端部が
若干埋め込まれている。
【００３１】このチツプ部品２０が実装されたプリント
回路基板３５は、図２（Ａ）及び（Ｂ）との対応部分に
同一符号を付した図４（Ａ）及び（Ｂ）のように示され
る。このプリント回路基板３５には、配線基板６の実装
面６Ａに形成されたランド１１に対応してチツプ部品３
０の各外部電極３３がフイレツト８を介して導通接続さ
れている。
回路基板３５は、図２（Ａ）及び（Ｂ）との対応部分に
同一符号を付した図４（Ａ）及び（Ｂ）のように示され
る。このプリント回路基板３５には、配線基板６の実装
面６Ａに形成されたランド１１に対応してチツプ部品３
０の各外部電極３３がフイレツト８を介して導通接続さ
れている。
【００３２】この場合、チツプ部品３０の各外部電極３
３は本体部３１よりも実装方向に対して幅が狭くなるよ
うに形成されているため、当該本体部３１の下端面３１
Ｃを基準面として配線基板６の実装面６Ａに塗布された
レジスト膜２３に例えば熱硬化性でなる接着剤３４を介
して当接させることにより、第１実施例の場合よりも強
固にチツプ部品２０を配線基板６に対して位置固定する
ことができる。
３は本体部３１よりも実装方向に対して幅が狭くなるよ
うに形成されているため、当該本体部３１の下端面３１
Ｃを基準面として配線基板６の実装面６Ａに塗布された
レジスト膜２３に例えば熱硬化性でなる接着剤３４を介
して当接させることにより、第１実施例の場合よりも強
固にチツプ部品２０を配線基板６に対して位置固定する
ことができる。
【００３３】このときのチツプ部品３０及び配線基板６
間の接合層スペースＳ3 の高さは、チツプ部品３０の本
体部３１及び外部電極３３の実装方向に対する幅の差
と、レジスト膜２３及び接着剤３４の高さとの和であ
る。従つて第１実施例の場合と同様に、このチツプ部品
３０では、本体部３１と外部電極３３との実装方向に対
する幅の差を考慮して予め外部電極３３のサイズを設定
しておくことにより、チツプ部品３０の本体部３１及び
外部電極３３の実装方向に対する幅の差を実用上十分に
拡げることができ、この結果、フイレツト８にかかる熱
的信頼性を確保することができる。
間の接合層スペースＳ3 の高さは、チツプ部品３０の本
体部３１及び外部電極３３の実装方向に対する幅の差
と、レジスト膜２３及び接着剤３４の高さとの和であ
る。従つて第１実施例の場合と同様に、このチツプ部品
３０では、本体部３１と外部電極３３との実装方向に対
する幅の差を考慮して予め外部電極３３のサイズを設定
しておくことにより、チツプ部品３０の本体部３１及び
外部電極３３の実装方向に対する幅の差を実用上十分に
拡げることができ、この結果、フイレツト８にかかる熱
的信頼性を確保することができる。
【００３４】さらにチツプ部品３０の本体部３１では、
各外部電極３３の実装方向に対する両側が開口部３１Ａ
を介して開放されていることから、接合時に流入される
フイレツト８は開口部３１Ａ内部で充填される。この結
果、フイレツト８がリフロー工程の段階で対象となるラ
ンド１１からはみ出して隣接するランド１１側に流れ出
すのを回避することができる。さらに通常必要とされる
量のフイレツト８で、通常よりも各外部電極３３との接
触部分を広く確保することができ、より一層熱ストレス
を分散及び緩和することができる。
各外部電極３３の実装方向に対する両側が開口部３１Ａ
を介して開放されていることから、接合時に流入される
フイレツト８は開口部３１Ａ内部で充填される。この結
果、フイレツト８がリフロー工程の段階で対象となるラ
ンド１１からはみ出して隣接するランド１１側に流れ出
すのを回避することができる。さらに通常必要とされる
量のフイレツト８で、通常よりも各外部電極３３との接
触部分を広く確保することができ、より一層熱ストレス
を分散及び緩和することができる。
【００３５】以上の構成によれば、チツプ部品３０の本
体部３１よりも実装方向に対する幅が狭い外部電極３３
を当該本体部３１の両端に形成すると共に、各外部電極
３３を本体部３１内に絶縁状態で内包して実装方向のみ
開放させるようにしたことにより、プリント回路基板３
５において、チツプ部品３０及び配線基板６間の接合層
スペースＳ3 の高さを実用上十分確保することができる
と共に、チツプ部品３０の各外部電極３３を実装方向以
外に対して絶縁状態とすることができる。
体部３１よりも実装方向に対する幅が狭い外部電極３３
を当該本体部３１の両端に形成すると共に、各外部電極
３３を本体部３１内に絶縁状態で内包して実装方向のみ
開放させるようにしたことにより、プリント回路基板３
５において、チツプ部品３０及び配線基板６間の接合層
スペースＳ3 の高さを実用上十分確保することができる
と共に、チツプ部品３０の各外部電極３３を実装方向以
外に対して絶縁状態とすることができる。
【００３６】この結果、接合層スペースＳ3 にかかる熱
ストレスを十分に分散及び緩和することができると共
に、隣接するチツプ部品間で短絡が生じるのを回避する
ことができる。かくして熱的信頼性を確保すると共に高
密度実装を実現し得るプリント回路基板３５を得ること
ができる。
ストレスを十分に分散及び緩和することができると共
に、隣接するチツプ部品間で短絡が生じるのを回避する
ことができる。かくして熱的信頼性を確保すると共に高
密度実装を実現し得るプリント回路基板３５を得ること
ができる。
【００３７】（３）他の実施例 なお上述の実施例においては、金属ペーストとしてはん
だ材でなるフイレツト８を適用した場合について述べた
が、本発明はこれに限らず、はんだ材以外にも種々の金
属ペーストを用いるようにしても良い。さらに金属ペー
スト以外にも例えば異方性導電接着剤などの導電性接着
剤を用いるようにしても良い。この場合、導電性接着剤
としては、粘度が比較的高くかつ接着層厚も比較的厚
く、電気抵抗が十分低くなるように調整された材質を選
定すれば良い。これにより導電性接着剤の接合層内の熱
応力が分散されて良好な導電状態を保つことができる。
だ材でなるフイレツト８を適用した場合について述べた
が、本発明はこれに限らず、はんだ材以外にも種々の金
属ペーストを用いるようにしても良い。さらに金属ペー
スト以外にも例えば異方性導電接着剤などの導電性接着
剤を用いるようにしても良い。この場合、導電性接着剤
としては、粘度が比較的高くかつ接着層厚も比較的厚
く、電気抵抗が十分低くなるように調整された材質を選
定すれば良い。これにより導電性接着剤の接合層内の熱
応力が分散されて良好な導電状態を保つことができる。
【００３８】また第１実施例においては、チツプ部品２
０として、図１に示すように本体部２１の両端に形成す
る各外部電極２２を、当該本体部２１よりも実装方向に
対してのみ幅が狭くなるように形成した場合について述
べたが、本発明はこれに限らず、図５に示すように、本
体部４１よりも実装方向以外の全ての他面に対しても幅
が狭くなるように各外部電極４２が形成されてなるチツ
プ部品４０を用いるようにしても良い。
０として、図１に示すように本体部２１の両端に形成す
る各外部電極２２を、当該本体部２１よりも実装方向に
対してのみ幅が狭くなるように形成した場合について述
べたが、本発明はこれに限らず、図５に示すように、本
体部４１よりも実装方向以外の全ての他面に対しても幅
が狭くなるように各外部電極４２が形成されてなるチツ
プ部品４０を用いるようにしても良い。
【００３９】この場合、図６に示すような本体部の実装
方向に対する断面がほぼ正方形でなるチツプ部品４５に
とつては非常に有効である。このチツプ部品４５も、本
体部４６よりも実装方向以外の全ての他面に対しても幅
が狭くなるように各外部電極４７が形成されているた
め、全ての面を基準面とすることができ、この結果マウ
ントの誤りを回避することができる。
方向に対する断面がほぼ正方形でなるチツプ部品４５に
とつては非常に有効である。このチツプ部品４５も、本
体部４６よりも実装方向以外の全ての他面に対しても幅
が狭くなるように各外部電極４７が形成されているた
め、全ての面を基準面とすることができ、この結果マウ
ントの誤りを回避することができる。
【００４０】さらにチツプ部品の本体部の両端に形成す
る各外部電極は、種々の形状であつても本発明を適用し
得る。例えば図７に示すように各外部電極５２の形状が
円柱形状でなるチツプ部品５０を用いるようにしても良
い。要は、チツプ部品５０において、各外部電極５２が
本体部５１よりも少なくとも実装方向に対して幅が狭く
なるように形成されていれば、当該各外部電極の形状を
種々の形状に選定して良い。
る各外部電極は、種々の形状であつても本発明を適用し
得る。例えば図７に示すように各外部電極５２の形状が
円柱形状でなるチツプ部品５０を用いるようにしても良
い。要は、チツプ部品５０において、各外部電極５２が
本体部５１よりも少なくとも実装方向に対して幅が狭く
なるように形成されていれば、当該各外部電極の形状を
種々の形状に選定して良い。
【００４１】さらに第２実施例においては、チツプ部品
３０として、図３に示すように本体部３１の実装方向に
対する断面がほぼ正方形でなると共に、本体部３１の両
端に形成された各外部電極３３を当該本体部３１内で内
包して実装方向のみ開放させるようにした場合について
述べたが、本発明はこれに限らず、図８に示すように本
体部３１の実装方向に対する断面が長方形でなるチツプ
部品５５を用いるようにしても良い。このチツプ部品５
５も、本体部５６の両端に形成された各外部電極５７が
当該本体部５６内で内包されて実装方向のみ開放される
ようにすれば良い。
３０として、図３に示すように本体部３１の実装方向に
対する断面がほぼ正方形でなると共に、本体部３１の両
端に形成された各外部電極３３を当該本体部３１内で内
包して実装方向のみ開放させるようにした場合について
述べたが、本発明はこれに限らず、図８に示すように本
体部３１の実装方向に対する断面が長方形でなるチツプ
部品５５を用いるようにしても良い。このチツプ部品５
５も、本体部５６の両端に形成された各外部電極５７が
当該本体部５６内で内包されて実装方向のみ開放される
ようにすれば良い。
【００４２】さらに第２実施例においては、チツプ部品
３０として、図３に示すように本体部３１の開口部３１
Ａを形成する側壁部３１Ｂの実装方向に対する幅を本体
部３１とほぼ同じ幅でなるようにした場合について述べ
たが、本発明はこれに限らず、図９に示すようにチツプ
部品６０において、本体６１の開口部６１Ａを形成する
側壁部６１Ｂの実装方向に対する幅を、第１実施例の場
合のように、本体部６１よりも狭くするようにしても良
い。
３０として、図３に示すように本体部３１の開口部３１
Ａを形成する側壁部３１Ｂの実装方向に対する幅を本体
部３１とほぼ同じ幅でなるようにした場合について述べ
たが、本発明はこれに限らず、図９に示すようにチツプ
部品６０において、本体６１の開口部６１Ａを形成する
側壁部６１Ｂの実装方向に対する幅を、第１実施例の場
合のように、本体部６１よりも狭くするようにしても良
い。
【００４３】さらに第２実施例においては、図３に示す
ようにチツプ部品３０の本体部３１の両端に形成する各
外部電極３３を円柱形状でなるようにした場合について
述べたが、本発明はこれに限らず、チツプ部品の本体部
の両端に形成する各外部電極は、種々の形状であつても
良い。例えば図１０に示すチツプ部品６５のように、本
体部６６の各外部電極６７の形状を四角柱形状としても
良い。この場合、各外部電極６７は本体部６６よりも実
装方向に対して幅が狭くなるように形成すれば良い。
ようにチツプ部品３０の本体部３１の両端に形成する各
外部電極３３を円柱形状でなるようにした場合について
述べたが、本発明はこれに限らず、チツプ部品の本体部
の両端に形成する各外部電極は、種々の形状であつても
良い。例えば図１０に示すチツプ部品６５のように、本
体部６６の各外部電極６７の形状を四角柱形状としても
良い。この場合、各外部電極６７は本体部６６よりも実
装方向に対して幅が狭くなるように形成すれば良い。
【００４４】また図１１に示すチツプ部品７０のよう
に、本体部７１よりも実装方向以外の全ての他面に対し
ても幅が狭くなるように四角柱形状でなる各外部電極７
２を形成するようにしても良い。要は、チツプ部品にお
いて、各外部電極が本体部よりも少なくとも実装方向に
対して幅が狭くなるように形成されていれば、当該各外
部電極の形状を種々の形状に選定して良い。
に、本体部７１よりも実装方向以外の全ての他面に対し
ても幅が狭くなるように四角柱形状でなる各外部電極７
２を形成するようにしても良い。要は、チツプ部品にお
いて、各外部電極が本体部よりも少なくとも実装方向に
対して幅が狭くなるように形成されていれば、当該各外
部電極の形状を種々の形状に選定して良い。
【００４５】さらに第２実施例においては、熱硬化性で
なる接着剤３４を介してチツプ部品３０の本体部３１を
配線基板６に実装するようにした場合について述べた
が、本発明はこれに限らず、接着剤としては種々の材質
のものを用いるようにしても良い。すなわち接着剤とし
ては、接着層厚が比較的薄くてかつ機械的強度の高い絶
縁性でなる熱硬化性や光硬化性の材質のものを選定すれ
ば良い。
なる接着剤３４を介してチツプ部品３０の本体部３１を
配線基板６に実装するようにした場合について述べた
が、本発明はこれに限らず、接着剤としては種々の材質
のものを用いるようにしても良い。すなわち接着剤とし
ては、接着層厚が比較的薄くてかつ機械的強度の高い絶
縁性でなる熱硬化性や光硬化性の材質のものを選定すれ
ば良い。
【００４６】
【発明の効果】上述のように本発明によれば、表面実装
型電子部品及び回路基板において、表面実装型電子部品
の各電極端子を本体部よりも実装方向に対する幅が狭く
なるように形成したことにより、表面実装型電子部品及
び配線基板間の間隙の高さを実用上十分確保して当該間
隙にかかる熱ストレスを十分に分散及び緩和することが
でき、この結果、熱的信頼性を確保すると共に高密度実
装を実現し得る表面実装型電子部品及び回路基板を実現
し得る。
型電子部品及び回路基板において、表面実装型電子部品
の各電極端子を本体部よりも実装方向に対する幅が狭く
なるように形成したことにより、表面実装型電子部品及
び配線基板間の間隙の高さを実用上十分確保して当該間
隙にかかる熱ストレスを十分に分散及び緩和することが
でき、この結果、熱的信頼性を確保すると共に高密度実
装を実現し得る表面実装型電子部品及び回路基板を実現
し得る。
【００４７】また本発明によれば、表面実装型電子回路
の各電極端子を、電子部品本体よりも実装方向に対する
幅が狭くなるように形成しておき、表面実装型電子部品
の各電極端子を配線基板の各ランドに位置合わせした
後、表面実装型電子部品を金属ペースト又は導電性接着
剤を介して配線基板の実装面に搭載し、表面実装型電子
部品を配線基板の実装面にリフロー又は熱圧着するよう
にして実装するようにしたことにより、表面実装型電子
部品及び配線基板間の間隙の高さを実用上十分確保して
当該間隙にかかる熱ストレスを十分に分散及び緩和する
ことができ、この結果、熱的信頼性を確保すると共に高
密度実装を実現し得る実装方法を実現し得る。
の各電極端子を、電子部品本体よりも実装方向に対する
幅が狭くなるように形成しておき、表面実装型電子部品
の各電極端子を配線基板の各ランドに位置合わせした
後、表面実装型電子部品を金属ペースト又は導電性接着
剤を介して配線基板の実装面に搭載し、表面実装型電子
部品を配線基板の実装面にリフロー又は熱圧着するよう
にして実装するようにしたことにより、表面実装型電子
部品及び配線基板間の間隙の高さを実用上十分確保して
当該間隙にかかる熱ストレスを十分に分散及び緩和する
ことができ、この結果、熱的信頼性を確保すると共に高
密度実装を実現し得る実装方法を実現し得る。
【図１】第１実施例によるチツプ部品の外観構成を示す
略線的斜視図である。
略線的斜視図である。
【図２】第１実施例によるプリント回路基板の構成を示
す上面図及び部分的断面図である。
す上面図及び部分的断面図である。
【図３】第２実施例によるチツプ部品の外観構成を示す
略線的斜視図である。
略線的斜視図である。
【図４】第２実施例によるプリント回路基板の構成を示
す上面図及び部分的断面図である。
す上面図及び部分的断面図である。
【図５】他の実施例によるチツプ部品の外観構成を示す
略線的斜視図である。
略線的斜視図である。
【図６】他の実施例によるチツプ部品の外観構成を示す
略線的斜視図である。
略線的斜視図である。
【図７】他の実施例によるチツプ部品の外観構成を示す
略線的斜視図である。
略線的斜視図である。
【図８】他の実施例によるチツプ部品の外観構成を示す
略線的斜視図である。
略線的斜視図である。
【図９】他の実施例によるチツプ部品の外観構成を示す
略線的斜視図である。
略線的斜視図である。
【図１０】他の実施例によるチツプ部品の外観構成を示
す略線的斜視図である。
す略線的斜視図である。
【図１１】他の実施例によるチツプ部品の外観構成を示
す略線的斜視図である。
す略線的斜視図である。
【図１２】従来のチツプ部品の外観構成を示す略線的斜
視図である。
視図である。
【図１３】従来のプリント回路基板の構成を示す上面図
及び部分的断面図である。
及び部分的断面図である。
【図１４】従来のプリント回路基板の構成を示す上面図
及び部分的断面図である。
及び部分的断面図である。
１、２０、３０、４０、４５、５０、５５、６０、６
５、７０……チツプ部品、２、２１、３１、４１、４
６、５１、５６、６１、６６、７１……本体部、３、２
２、３３、４２、４７、５２、５７、６７、７２……外
部電極、５、２５、３５……プリント回路基板、６……
配線基板、６Ａ……実装面、７、１１……ランド、８…
…フイレツト、２１Ａ、３１Ｃ……下端面、２３……レ
ジスト膜、３１Ａ、６１Ａ……開口部、３１Ｂ、６１Ｂ
……側壁部、３４……接着剤、Ｓ1 、Ｓ2 、Ｓ3 ……接
合層スペース。
５、７０……チツプ部品、２、２１、３１、４１、４
６、５１、５６、６１、６６、７１……本体部、３、２
２、３３、４２、４７、５２、５７、６７、７２……外
部電極、５、２５、３５……プリント回路基板、６……
配線基板、６Ａ……実装面、７、１１……ランド、８…
…フイレツト、２１Ａ、３１Ｃ……下端面、２３……レ
ジスト膜、３１Ａ、６１Ａ……開口部、３１Ｂ、６１Ｂ
……側壁部、３４……接着剤、Ｓ1 、Ｓ2 、Ｓ3 ……接
合層スペース。
Claims (6)
- 【請求項１】本体部の両端にそれぞれ電極端子が形成さ
れた表面実装型電子部品において、 上記各電極端子は、上記本体部よりも実装方向に対する
幅が狭いことを特徴とする表面実装型電子部品。 - 【請求項２】上記本体部の両端にそれぞれ設けられ、上
記各電極端子を実装方向のみ開放する開口が形成される
と共に、上記各電極端子を上記実装方向を除いて絶縁状
態で内包する絶縁枠壁を具えたことを特徴とする請求項
１に記載の表面実装型電子部品。 - 【請求項３】本体部の両端にそれぞれ形成された電極端
子に対応して実装面上にそれぞれランドが形成されてな
る配線基板の上記実装面に、上記各電極端子及び対応す
る上記各ランド間が金属ペースト又は導電性接着剤を介
して導通接続するように上記表面実装型電子部品が実装
された回路基板において、 上記表面実装型電子回路の上記各電極端子は、上記電子
部品本体よりも実装方向に対する幅が狭いことを特徴と
する回路基板。 - 【請求項４】上記表面実装型電子回路は、 上記本体部の両端にそれぞれ設けられ、上記各電極端子
を実装方向のみ開放する開口が形成されると共に、上記
各電極端子を上記実装方向を除いて絶縁状態で内包する
絶縁枠壁を具え、上記金属ペースト又は上記導電性接着
剤が上記開口内に充填されることを特徴とする請求項３
に記載の回路基板。 - 【請求項５】本体部の両端にそれぞれ形成された電極端
子に対応して実装面上にそれぞれランドが形成されてな
る配線基板の上記実装面に、上記各電極端子及び対応す
る上記各ランド間が金属ペースト又は導電性接着剤を介
して導通接続するように上記表面実装型電子部品を回路
基板に実装する実装方法において、 上記表面実装型電子回路の上記各電極端子を、上記電子
部品本体よりも実装方向に対する幅が狭くなるように形
成する第１の工程と、 上記表面実装型電子部品の上記各電極端子を上記配線基
板の上記各ランドに位置合わせした後、上記表面実装型
電子部品を上記金属ペースト又は上記導電性接着剤を介
して上記配線基板の上記実装面に搭載する第２の工程
と、 上記表面実装型電子部品を上記配線基板の上記実装面に
リフロー又は熱圧着するようにして実装する第３の工程
とを具えることを特徴とする実装方法。 - 【請求項６】上記第１の工程では、 上記本体部の両端に上記各電極端子を実装方向のみ開放
する開口が形成された絶縁枠壁をそれぞれ設け、当該各
絶縁枠壁によつて上記各電極端子を上記実装方向を除い
て絶縁状態で内包し、 上記第３の工程では、 リフロー又は熱圧着するときに、上記金属ペースト又は
上記導電性接着剤を上記絶縁枠壁に形成された上記開口
内に充填させることを特徴とする請求項５に記載の実装
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP366397A JPH10199745A (ja) | 1997-01-13 | 1997-01-13 | 表面実装型電子部品及び回路基板並びに実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP366397A JPH10199745A (ja) | 1997-01-13 | 1997-01-13 | 表面実装型電子部品及び回路基板並びに実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10199745A true JPH10199745A (ja) | 1998-07-31 |
Family
ID=11563696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP366397A Pending JPH10199745A (ja) | 1997-01-13 | 1997-01-13 | 表面実装型電子部品及び回路基板並びに実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10199745A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015046421A (ja) * | 2013-08-27 | 2015-03-12 | Tdk株式会社 | セラミック電子部品 |
| JP2015046422A (ja) * | 2013-08-27 | 2015-03-12 | Tdk株式会社 | セラミック電子部品 |
| JP2016105488A (ja) * | 2015-12-16 | 2016-06-09 | Tdk株式会社 | セラミック電子部品のはんだ実装構造 |
-
1997
- 1997-01-13 JP JP366397A patent/JPH10199745A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015046421A (ja) * | 2013-08-27 | 2015-03-12 | Tdk株式会社 | セラミック電子部品 |
| JP2015046422A (ja) * | 2013-08-27 | 2015-03-12 | Tdk株式会社 | セラミック電子部品 |
| JP2016105488A (ja) * | 2015-12-16 | 2016-06-09 | Tdk株式会社 | セラミック電子部品のはんだ実装構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860000188B1 (ko) | 혼성집적회로 부품 및 그 부착 방법 | |
| US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
| US6583019B2 (en) | Perimeter anchored thick film pad | |
| CN1763933B (zh) | 印刷电路板与结合其的电路单元 | |
| KR20080044328A (ko) | 회로 모듈 및 이 회로 모듈을 사용한 회로 장치 | |
| JPH10199745A (ja) | 表面実装型電子部品及び回路基板並びに実装方法 | |
| EP0659032A1 (en) | Electronic component | |
| CN1421925A (zh) | 半导体组件 | |
| JPH0794619A (ja) | 混成集積回路装置 | |
| JP3164182B2 (ja) | 複合電子部品 | |
| JPH11251186A (ja) | スタック型セラミックコンデンサ | |
| JPH1140918A (ja) | セラミックス素子、部品実装基板及び配線基板 | |
| JP2000200953A (ja) | 電子部品の実装構造及び実装方法 | |
| JP3619624B2 (ja) | 回路基板及び表面実装型電子部品の実装方法 | |
| JPS59123291A (ja) | 電子機器用回路基板 | |
| JPH0236262Y2 (ja) | ||
| JPH11163510A (ja) | 電子部品の実装構造 | |
| JP2917537B2 (ja) | 表面実装用ｉｃパッケージの実装方法 | |
| JPH0458189B2 (ja) | ||
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
| JP2858252B2 (ja) | 表面実装用電子部品の電極構造 | |
| JP2842013B2 (ja) | 混成集積回路装置 | |
| JPH1126910A (ja) | 電子部品のはんだ付け構造 | |
| JPH0443437B2 (ja) | ||
| JPH09199669A (ja) | プリント配線基板モジュール |