JPH10199897A - 化合物半導体層の成長方法 - Google Patents

Abstract

(57)【要約】 【課題】 信頼性および寿命に優れたＩＩ−ＶＩ族化合
物半導体を用いた素子を製造することができる化合物半
導体層の成長方法を提供する。 【解決手段】 ＩＩ−ＶＩ族化合物半導体層上に２８０
℃以下の成長温度でＭＢＥ法によりＧａＡｓ層を成長さ
せる。成長原料には、ＧａＡｓおよび単体Ｇａあるいは
クラッキングを行った単体Ｇａおよび単体Ａｓを用い
る。また、ＩＩ−ＶＩ族化合物半導体層を、その構成元
素を含むＩＩ−ＶＩ族化合物半導体またはクラッキング
を行ったその構成元素からなる単体を原料に用いてＭＢ
Ｅ法により２４０℃以下の成長温度で成長させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、化合物半導体層
の成長方法に関し、特に、分子線エピタキシー法により
化合物半導体層を成長させるのに適用して有効なもので
ある。

【０００２】

【従来の技術】近年、レーザ光を用いて記録／再生を行
う光ディスクや光磁気ディスクに対する記録／再生の高
密度化または高解像度化のために、青色ないし緑色で発
光可能な半導体レーザに対する要求が高まっており、そ
の実用化を目指して活発に研究が行われている。

【０００３】このような青色ないし緑色で発光可能な半
導体発光素子の製造に用いる材料としては、Ｚｎ、Ｍ
ｇ、Ｂｅ、Ｃｄ、Ｈｇなどのうちの少なくとも一種類以
上のＩＩ族元素とＯ、Ｓ、Ｓｅ、Ｔｅ、Ｐｏなどのうち
の少なくとも一種類以上のＶＩ族元素とからなるＩＩ−
ＶＩ族化合物半導体が最も有望である。特に、四元混晶
であるＺｎＭｇＳＳｅは、ＧａＡｓ基板上への結晶成長
が可能で、波長４００〜５５０ｎｍ帯の青色ないし緑色
で発光可能な半導体レーザをＧａＡｓ基板を用いて製造
するときのクラッド層や光導波層に適していることが知
られている（例えば、Electronics Letters 28(1992)17
98、Electronics Letters 29(1993)1488、Appl.Phys.Le
tt.,66(1995)656)。

【０００４】従来、このＩＩ−ＶＩ族化合物半導体を用
いた半導体発光素子の製造には、もっぱら分子線エピタ
キシー（ＭＢＥ）法が用いられている。これは、現在で
は、ＭＢＥ法を用いなければ、キャリア濃度が十分に高
いｐ型ＩＩ−ＶＩ族化合物半導体層を成長させることが
困難であるからである。実際、ＩＩ−ＶＩ族化合物半導
体を用いた半導体レーザの室温連続発振の報告例（Elec
tronics Letters 29(1993)1488）もＭＢＥ法を用いて製
造された半導体レーザについてのものであり、有機金属
化学気相成長（ＭＯＣＶＤ）法や液相エピタキシー（Ｌ
ＰＥ）法などを用いて製造されたＩＩ−ＶＩ族化合物半
導体を用いた半導体レーザではそのような成果は得られ
ていない。

【０００５】

【発明が解決しようとする課題】現在、ＩＩ−ＶＩ族化
合物半導体を用いた半導体レーザは、信頼性向上のため
の特性向上の研究が行われているが、このうち活性層の
信頼性の向上は重要である。さらに、特に、ｐ側電極部
分も信頼性の問題がある。すなわち、このｐ側電極にも
寿命があることがわかっており、このｐ側電極のコンタ
クト部分にｐ型ＺｎＴｅ／ＺｎＴｅ多重量子井戸（ＭＱ
Ｗ）層を用いた構造においても、この問題は残る。

【０００６】したがって、この発明の目的は、信頼性お
よび寿命に優れた半導体発光素子を製造することができ
る化合物半導体層の成長方法を提供することにある。

【０００７】

【課題を解決するための手段】本発明者は、従来技術が
有する上述の課題を解決すべく、鋭意検討を行った。以
下にその概要を説明する。

【０００８】本発明者の知見によれば、半導体発光素子
の信頼性および寿命の向上を図るためには、この半導体
発光素子を構成する層、特に、活性層および電極層の表
面の粗度を微視的に見て十分に小さくし、これらの層の
応力を一様にすることが有効である。そして、このため
には、これらの活性層や電極層をＭＢＥ法により成長す
る際の原料に、化合物半導体を用いることが有効である
ことを見い出した。

【０００９】例えば、本発明者は、ＺｎＳｅを原料に用
いたＭＢＥ法により、成長温度を２００℃、２４０℃、
２８０℃および３４０℃に変えてＺｎＳｅ層を成長さ
せ、成長されたＺｎＳｅ層の表面状態を原子間力顕微鏡
（ＡＦＭ）により調べた。その結果によると、ＺｎＳｅ
を原料に用いた場合には、２００℃の成長温度でもＺｎ
Ｓｅ層を成長させることができ、しかもその表面の粗度
はＺｎおよびＳｅの単体原料を用いた場合と比較してき
わめて低くなっている。これは、単体のＺｎおよびＳｅ
を原料に用いる従来のＭＢＥ法によりＺｎＳｅ層を成長
させる場合の成長温度は、２８０℃程度が適温とされて
おり、それよりも成長温度を５０℃下げると、成長層は
多結晶状の結晶状態に遷移し、表面の粗度が大きくなっ
てしまうことと比べると大きく異なる。

【００１０】すなわち、図１は、ＺｎＳｅを原料に用い
たＭＢＥ法により成長されたＺｎＳｅ層の表面粗度ＲＭ
Ｓ（Root Mean Square）の成長温度依存性を示す。図１
に示すように、２００℃で成長を行ったＺｎＳｅ層の表
面粗度が最も低く、平坦な表面が得られている。この表
面粗度は、単体のＺｎおよびＳｅを用いる従来のＭＢＥ
法により成長されたＺｎＳｅ層の表面粗度に比べて非常
に低い。

【００１１】次に、ＭＢＥ法によりＧａＡｓ層を成長さ
せる場合の原料に化合物半導体であるＧａＡｓを用いる
と、Ａｓ₂ が生成されるが、このＡｓ₂ は過剰なエネル
ギーをもっているため、成長温度を幾分下げることがで
きると考えられる。

【００１２】一方、一般に、ＩＩ−ＶＩ族化合物半導体
層はＭＢＥ法により２８０℃程度の成長温度で成長され
るが、成長後にその成長温度以上の温度でアニールする
と、光学的、電気的に特性が悪化する。このため、Ｇａ
Ａｓ層のようなＩＩＩ−Ｖ族化合物半導体層をＭＢＥ法
によりＩＩ−ＶＩ族化合物半導体層上に成長させる場
合、その成長温度は、ＩＩ−ＶＩ族化合物半導体層の成
長温度以上に高くすることはできない。この点、上述の
ようにＧａＡｓを原料に用いた場合には、このときに生
成される高エネルギーのＡｓ₂ とＧａとからＧａＡｓ層
を成長させることにより、成長温度を低くすることがで
き、下地のＩＩ−ＶＩ族化合物半導体層の特性を悪化さ
せないで成長を行うことが可能である。

【００１３】この発明は、以上の検討に基づいて案出さ
れたものである。

【００１４】すなわち、上記目的を達成するために、こ
の発明の第１の発明による化合物半導体層の成長方法
は、ＩＩ−ＶＩ族化合物半導体層上に２８０℃以下の成
長温度で分子線エピタキシー法によりＧａＡｓ層を成長
させるようにしたことを特徴とするものである。

【００１５】この発明の第１の発明においては、ＧａＡ
ｓ層の成長には、ＧａＡｓおよびＧａを原料に用いても
よいし、ＧａおよびＡｓを原料に用いてもよいし、クラ
ッキングまたは高温化を行ったＧａおよびＡｓを原料に
用いてもよい。クラッキングまたは高温化を行ったＧａ
およびＡｓを原料に用いる場合には、これらのＧａおよ
びＡｓを高エネルギー化することができることにより、
ＧａＡｓおよびＧａを原料に用いる場合と同程度に成長
温度を低温化させることができる。

【００１６】この発明の第１の発明においては、例え
ば、ＩＩ−ＶＩ族化合物半導体層上にｐ型ＧａＡｓ層と
ｐ型ＺｎＳｅ層とを交互に成長させる。

【００１７】この発明の第２の発明は、ＩＩ−ＶＩ族化
合物半導体層を、その構成元素を含むＩＩ−ＶＩ族化合
物半導体またはクラッキングもしくは高温化を行ったそ
の構成元素からなる単体を原料に用いて２４０℃以下の
成長温度で分子線エピタキシー法により成長させるよう
にしたことを特徴とするものである。

【００１８】この発明の第２の発明においては、例え
ば、ＩＩ−ＶＩ族化合物半導体層上にｐ型ＺｎＴｅ層と
ｐ型ＺｎＳｅ層とを交互に成長させる。

【００１９】上述のように構成されたこの発明の第１の
発明によれば、ＩＩ−ＶＩ族化合物半導体層上に２８０
℃以下の成長温度でＧａＡｓ層を成長させるようにして
いるので、表面が平坦で結晶性も良好なＧａＡｓ層を成
長させることができる。

【００２０】上述のように構成されたこの発明の第２の
発明によれば、ＩＩ−ＶＩ族化合物半導体層を、その構
成元素を含むＩＩ−ＶＩ族化合物半導体またはクラッキ
ングもしくは高温化を行ったその構成元素からなる単体
を原料に用いて２４０℃以下の成長温度で分子線エピタ
キシー法により成長させるようにしていることにより、
表面が平坦で結晶性も良好なＩＩ−ＶＩ族化合物半導体
層を成長させることができる。

【００２１】

【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。

【００２２】まず、以下の実施形態においてＩＩＩ−Ｖ
族化合物半導体層およびＩＩ−ＶＩ族化合物半導体層の
成長に用いるＭＢＥ装置について説明する。図２はこの
ＭＢＥ装置の構成を示す。

【００２３】図２に示すように、このＭＢＥ装置は、そ
れぞれ超高真空に排気可能な真空容器からなる第１の成
長室１および第２の成長室２が超高真空に排気可能な搬
送路３で接続された構成を有する。ここで、第１の成長
室１はＩＩＩ−Ｖ族化合物半導体成長用であり、第２の
成長室２はＩＩ−ＶＩ族化合物半導体成長用である。第
１の成長室１と搬送路３との間および第２の成長室２と
搬送路３との間にはそれぞれゲートバルブ（図示せず）
が設けられ、搬送時にこれらのゲートバルブが開閉され
る。

【００２４】これらの第１の成長室１および第２の成長
室２は互いに同一の構成を有する。すなわち、これらの
第１の成長室１および第２の成長室２においては、例え
ばヒータ（図示せず）を内蔵するＭｏ製の基板ホルダー
４が配置され、この基板ホルダー４に基板５が例えばＩ
ｎ（図示せず）を用いて取り付けられるようになってい
る。この基板５の表面に対向してプラズマセル６および
必要な個数の分子線源７が配置されている。プラズマセ
ル６としては、電子サイクロトロン共鳴（ＥＣＲ）セル
や高周波（ＲＦ）プラズマセルなどが用いられ、これら
に例えば窒素ガスなどを外部から供給することによりＮ
₂ プラズマを生成することができるようになっている。
分子線源７としては、クヌーセンセル（Ｋセル）やバル
ブセルが用いられる。また、分子線源７の原料には、単
体原料、それらをクラッキングまたは高温化したもの、
化合物半導体原料などが用いられる。

【００２５】次に、この発明の第１の実施形態によるＩ
Ｉ−ＶＩ族化合物半導体を用いた半導体レーザの製造方
法について説明する。この半導体レーザは、ＳＣＨ（Se
parate Confinement Heterostructure) 構造を有するも
のである。

【００２６】この第１の実施形態による半導体レーザを
製造するには、まず、図２に示すＭＢＥ装置の超高真空
に排気されたＩＩＩ−Ｖ族化合物半導体成長用の第１の
成長室１内に試料交換室（図示せず）を介してｎ型Ｇａ
Ａｓ基板１１（図３）を導入し、基板ホルダー４に装着
する。ここで、このｎ型ＧａＡｓ基板１１にはｎ型不純
物として例えばＳｉがドープされている。次に、基板ホ
ルダー４をヒータにより加熱してｎ型ＧａＡｓ基板１１
を例えば５８０℃付近の温度に加熱し、その表面をサー
マルエッチングすることにより表面酸化膜などを除去し
て表面清浄化を行う。次に、このｎ型ＧａＡｓ基板１１
を所定の成長温度、例えば約５５０℃に保持し、図３に
示すように、このｎ型ＧａＡｓ基板１１上にＭＢＥ法に
よりｎ型不純物として例えばＳｉがドープされたｎ型Ｇ
ａＡｓバッファ層１２を成長させる。

【００２７】次に、基板ホルダー４の加熱を停止した
後、この基板ホルダー４を搬送路３に設けられた中間室
内に搬送する。次に、この中間室内においてトランスフ
ァーロッドによりｎ型ＧａＡｓ基板１１を基板ホルダー
４から取り外した後、別のトランスファーロッドに移し
替え、このトランスファーロッドによりｎ型ＧａＡｓ基
板１１をＩＩ−ＶＩ族化合物半導体成長用の基板ホルダ
ー４に装着する。次に、この基板ホルダー４をＩＩ−Ｖ
Ｉ族化合物半導体成長用の第２の成長室２内に導入す
る。

【００２８】次に、この第２の成長室２において、レー
ザ構造を形成する各ＩＩ−ＶＩ族化合物半導体層の成長
を行う。すなわち、ｎ型ＧａＡｓ基板１１を２８０℃程
度の成長温度に設定した後、ｎ型ＧａＡｓバッファ層１
２上に、Ｚｎの分子線を２０分間照射してから、ｎ型Ｚ
ｎＳｅバッファ層１３およびｎ型ＺｎＭｇＳＳｅクラッ
ド層１４を順次成長させる。次に、成長温度を２４０℃
以下、例えば２００℃程度に下げ、例えばＺｎＳ_0.06Ｓ
ｅ_0.94からなるｎ型ＺｎＳＳｅ光導波層１５、例えば厚
さが３．５ｎｍの単一量子井戸構造のＺｎ_0.6 Ｃｄ_0.4
Ｓｅからなる活性層１６およびｐ型ＺｎＳＳｅ光導波層
１７を順次成長させる。次に、成長温度を再び２８０℃
程度に上げ、ｐ型ＺｎＭｇＳＳｅクラッド層１８および
ｐ型ＺｎＳＳｅ層１９を順次成長させる。次に、成長温
度を２４０℃以下、例えば２００℃程度に下げ、ｐ型Ｚ
ｎＳｅコンタクト層２０、ｐ型ＺｎＴｅ／ＺｎＳｅ多重
量子井戸（ＭＱＷ）層２１およびｐ型ＺｎＴｅコンタク
ト層２２を、順次成長させる。ここで、ｎ型ＺｎＳｅバ
ッファ層１３、ｎ型ＺｎＭｇＳＳｅクラッド層１４およ
びｎ型ＺｎＳＳｅ光導波層１５には、ｎ型不純物として
例えばＣｌがドープされている。また、ｐ型ＺｎＳＳｅ
光導波層１７、ｐ型ＺｎＭｇＳＳｅクラッド層１８、ｐ
型ＺｎＳＳｅ層１９、ｐ型ＺｎＳｅコンタクト層２０、
ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層２１およびｐ型ＺｎＴ
ｅコンタクト層２２には、ｐ型不純物として例えばＮが
ドープされている。

【００２９】これらの層の厚さは、例えば、ｎ型ＺｎＭ
ｇＳＳｅクラッド層１４およびｐ型ＺｎＭｇＳＳｅクラ
ッド層１８は１０００ｎｍ、ｎ型ＺｎＳＳｅ光導波層１
５およびｐ型ＺｎＳＳｅ光導波層１７は１００ｎｍ、ｐ
型ＺｎＳＳｅ層１９は３００ｎｍ、ｐ型ＺｎＳｅコンタ
クト層２０は１００ｎｍである。

【００３０】上述のＭＢＥ法によるＩＩ−ＶＩ族化合物
半導体層の成長の原料は、ｎ型ＺｎＳＳｅ光導波層１５
およびｐ型ＺｎＳＳｅ光導波層１７についてはＺｎＳｅ
およびＺｎＳを用い、活性層１６についてはＺｎＳｅお
よびＣｄＳｅを用い、ｐ型ＺｎＳｅコンタクト層２０お
よびｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層２１のｐ型ＺｎＳ
ｅ層についてはＺｎＳｅを用い、ｐ型ＺｎＴｅ／ＺｎＳ
ｅＭＱＷ層２１のｐ型ＺｎＴｅ層およびｐ型ＺｎＴｅコ
ンタクト層２２についてはＺｎＴｅを用いる。これらの
層以外のＩＩ−ＶＩ族化合物半導体層の成長には、Ｚｎ
原料としてＺｎ単体、Ｍｇ原料としてＭｇ単体、Ｓｅ原
料としてＳｅ単体、Ｓ原料としてＺｎＳまたはＳ単体を
用いる。

【００３１】また、ｎ型ＺｎＳｅバッファ層１３、ｎ型
ＺｎＭｇＳＳｅクラッド層１４およびｎ型ＺｎＳＳｅ光
導波層１５のｎ型不純物としてのＣｌのドーピングは、
例えば、ＺｎＣｌ₂ の分子線源７を用いて行う。一方、
ｐ型ＺｎＳＳｅ光導波層１７、ｐ型ＺｎＭｇＳＳｅクラ
ッド層１８、ｐ型ＺｎＳＳｅ層１９、ｐ型ＺｎＳｅコン
タクト層２０、ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層２１お
よびｐ型ＺｎＴｅコンタクト層２２のｐ型不純物として
のＮのドーピングは、図２に示すＭＢＥ装置の第２の成
長室２のプラズマセル６により発生されたＮ₂ プラズマ
を基板表面に照射することにより行う。

【００３２】次に、ＺｎＴｅコンタクト層２２上に所定
幅のストライプ形状のレジストパターン（図示せず）を
形成した後、このレジストパターンをマスクとして、少
なくともｐ型ＺｎＳＳｅ層１９に達するまでウエットエ
ッチング法によりエッチングする。これによって、ｐ型
ＺｎＳｅコンタクト層２０、ｐ型ＺｎＴｅ／ＺｎＳｅＭ
ＱＷ層２１およびｐ型ＺｎＴｅコンタクト層２２がスト
ライプ形状にパターニングされる。

【００３３】次に、上述のエッチングに用いたレジスト
パターンを残したまま全面にＡｌ₂Ｏ₃ 膜を真空蒸着し
た後、このレジストパターンを、その上に形成されたＡ
ｌ₂Ｏ₃ 膜とともに除去する（リフトオフ）。これによ
って、ストライプ部以外の部分のｐ型ＺｎＳＳｅ層１９
上にのみＡｌ₂ Ｏ₃ 膜からなる絶縁層２３が形成され
る。この絶縁層２３は電流狭窄を行うためのものであ
る。

【００３４】次に、ストライプ形状のｐ型ＺｎＴｅコン
タクト層２２および絶縁層２３の全面にＰｄ膜、Ｐｔ膜
およびＡｕ膜を順次真空蒸着してＰｄ／Ｐｔ／Ａｕ電極
からなるｐ側電極２４を形成し、その後必要に応じて熱
処理を行って、このｐ側電極２４をｐ型ＺｎＴｅコンタ
クト層２２にオーミックコンタクトさせる。一方、ｎ型
ＧａＡｓ基板１１の裏面にはＩｎ電極のようなｎ側電極
２５を形成する。

【００３５】次に、以上のようにしてレーザ構造が形成
されたｎ型ＧａＡｓ基板１１をバー状に劈開して両共振
器端面を形成し、さらに端面コーティングを施した後、
このバーを劈開してチップ化し、パッケージングを行
う。

【００３６】以上のように、この第１の実施形態によれ
ば、ｎ型ＺｎＳＳｅ光導波層１５、Ｚｎ_0.6 Ｃｄ_0.4 Ｓ
ｅからなる活性層１６、ｐ型ＺｎＳＳｅ光導波層１７、
ｐ型ＺｎＳｅコンタクト層２０、ｐ型ＺｎＴｅ／ＺｎＳ
ｅＭＱＷ層２１およびｐ型ＺｎＴｅコンタクト層２２を
ＭＢＥ法により成長させる際の原料に化合物半導体を用
い、成長温度を２４０℃以下、例えば２００℃程度にし
ていることにより、活性層１６や電極層、すなわちｐ型
ＺｎＳｅコンタクト層２０、ｐ型ＺｎＴｅ／ＺｎＳｅＭ
ＱＷ層２１およびｐ型ＺｎＴｅコンタクト層２２、特に
ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層２１の表面を平坦にす
ることができる。このため、活性層１６および電極層の
劣化を防止することができる。そして、信頼性および寿
命に優れた半導体レーザを実現することができる。

【００３７】次に、この発明の第２の実施形態によるＩ
Ｉ−ＶＩ族化合物半導体を用いた半導体レーザの製造方
法について説明する。この半導体レーザもＳＣＨ構造を
有するものである。

【００３８】この第２の実施形態による半導体レーザを
製造するには、図４に示すように、まず、第１の実施形
態と同様にして、第１の成長室１において、ｎ型ＧａＡ
ｓ基板１１上にｎ型ＧａＡｓバッファ層１２を成長させ
る。

【００３９】次に、第２の成長室２において、ｎ型Ｇａ
Ａｓ基板１１を２８０℃程度の成長温度に設定した後、
ｎ型ＧａＡｓバッファ層１２上に、Ｚｎの分子線を２０
分間照射してから、ｎ型ＺｎＳｅバッファ層１３、ｎ型
ＺｎＭｇＳＳｅクラッド層１４、例えばＺｎＳ_0.06Ｓｅ
_0.94からなるｎ型ＺｎＳＳｅ光導波層１５、例えば厚さ
が３．５ｎｍの単一量子井戸構造のＺｎ_0.6 Ｃｄ_0.4 Ｓ
ｅからなる活性層１６、ｐ型ＺｎＳＳｅ光導波層１７、
ｐ型ＺｎＭｇＳＳｅクラッド層１８、ｐ型ＺｎＳＳｅ層
１９およびｐ型ＺｎＳｅコンタクト層２０を順次成長さ
せる。次に、ｐ型ＧａＡｓ／ＺｎＳｅＭＱＷ層２１を成
長させる。ここで、このｐ型ＧａＡｓ／ＺｎＳｅＭＱＷ
層２１のｐ型ＧａＡｓ層の成長は２８０℃以下、例えば
２４０℃程度の成長温度で行い、ｐ型ＧａＡｓ／ＺｎＳ
ｅＭＱＷ層２１のｐ型ＺｎＳｅ層の成長は２８０℃程度
の成長温度で行う。次に、２８０℃以下、例えば２４０
℃程度の成長温度でｐ型ＧａＡｓコンタクト層２７を成
長させる。

【００４０】ここで、ｐ型ＧａＡｓ／ＺｎＳｅＭＱＷ層
２１のｐ型ＧａＡｓ層およびｐ型ＧａＡｓコンタクト層
２７の成長の原料は、ＧａＡｓおよび単体Ｇａを用い
る。また、ＩＩ−ＶＩ族化合物半導体層の成長には、Ｚ
ｎ原料としてＺｎ単体、Ｃｄ原料としてＣｄ単体、Ｍｇ
原料としてＭｇ単体、Ｓｅ原料としてＳｅ単体、Ｓ原料
としてＺｎＳまたはＳ単体を用いる。

【００４１】この後、第１の実施形態と同様に工程を進
めて半導体レーザを製造する。ただし、ｐ側電極２４と
してはＴｉ／Ｐｔ／Ａｕ電極を用いる。

【００４２】以上のように、この第２の実施形態によれ
ば、ｐ型ＧａＡｓ／ＺｎＳｅＭＱＷ層２１のｐ型ＧａＡ
ｓ層およびｐ型ＧａＡｓコンタクト層２７をＭＢＥ法に
より成長させる際の原料にＧａＡｓおよびＧａを用い、
成長温度を２８０℃以下、例えば２４０℃程度にしてい
ることにより、電極層、すなわちｐ型ＺｎＳｅコンタク
ト層２０、ｐ型ＧａＡｓ／ＺｎＳｅＭＱＷ層２６および
ｐ型ＧａＡｓコンタクト層２７、特にｐ型ＧａＡｓ／Ｚ
ｎＳｅＭＱＷ層２６の表面を平坦にすることができる。
このため、電極層の劣化を防止することができる。そし
て、信頼性および寿命に優れた半導体レーザを実現する
ことができる。

【００４３】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。

【００４４】例えば、上述の第１および第２の実施形態
において用いた数値や構造などは、あくまでも例に過ぎ
ず、必要に応じてこれと異なる数値や構造などを用いて
もよい。具体的には、図２に示すＭＢＥ装置の構成は一
例に過ぎず、これと異なる構成のＭＢＥ装置を用いても
よい。

【００４５】また、例えば、第１の実施形態において、
ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層２１のｐ型ＺｎＴｅ層
の代わりにｐ型ＢｅＴｅ層を用い、ｐ型ＺｎＴｅコンタ
クト層２２の代わりにｐ型ＢｅＴｅコンタクト層を用
い、ｎ型ＺｎＳＳｅ光導波層１５およびｐ型ＺｎＳＳｅ
光導波層１７の代わりにそれぞれｎ型ＢｅＺｎＳｅ光導
波層およびｐ型ＢｅＺｎＳｅ光導波層を用い、ｎ型Ｚｎ
ＭｇＳＳｅクラッド層１４およびｐ型ＺｎＭｇＳＳｅク
ラッド層１８の代わりにそれぞれｎ型ＢｅＭｇＺｎＳｅ
クラッド層およびｐ型ＢｅＭｇＺｎＳｅクラッド層を用
いてもよい。

【００４６】さらにまた、上述の第１および第２の実施
形態においては、この発明をＳＣＨ構造の半導体レーザ
の製造に適用した場合について説明したが、この発明
は、ＤＨ（Double Heterostructure）構造の半導体レー
ザはもちろん、発光ダイオードの製造に適用することも
可能であり、さらにＩＩ−ＶＩ族化合物半導体を用いた
高速半導体素子の製造に適用することも可能である。

【００４７】

【発明の効果】以上説明したように、この発明によれ
ば、ＩＩ−ＶＩ族化合物半導体層上に２８０℃以下の成
長温度で分子線エピタキシー法によりＧａＡｓ層を成長
させ、あるいは、ＩＩ−ＶＩ族化合物半導体層を、その
構成元素を含むＩＩ−ＶＩ族化合物半導体またはクラッ
キングもしくは高温化を行ったその構成元素からなる単
体を原料に用いて２４０℃以下の成長温度で分子線エピ
タキシー法により成長させるようにしていることによ
り、ＩＩ−ＶＩ族化合物半導体を用いた素子、特に半導
体発光素子の信頼性および寿命の向上を図ることができ
る。

【図面の簡単な説明】

【図１】ＺｎＳｅを原料に用いてＭＢＥ法により成長さ
せたＺｎＳｅ層の表面粗度ＲＭＳの成長温度依存性を示
す略線図である。

【図２】この発明の実施形態において用いるＭＢＥ装置
の構成を示す略線図である。

【図３】この発明の第１の実施形態による半導体レーザ
の製造方法を説明するための断面図である。

【図４】この発明の第２の実施形態による半導体レーザ
の製造方法を説明するための断面図である。

【符号の説明】

１・・・第１の成長室、２・・・第２の成長室、３・・
・搬送路、４・・・基板ホルダー、５・・・基板、６・
・・プラズマセル、７・・・分子線源、１１・・・ｎ型
ＧａＡｓ基板、１２・・・ｎ型ＧａＡｓバッファ層、１
３・・・ｎ型ＺｎＳｅバッファ層、１４・・・ｎ型Ｚｎ
ＭｇＳＳｅクラッド層、１５・・・ｎ型ＺｎＳＳｅ光導
波層、１６・・・活性層、１７・・・ｐ型ＺｎＳＳｅ光
導波層、１８・・・ｐ型ＺｎＭｇＳＳｅクラッド層、２
０・・・ｐ型ＺｎＳｅコンタクト層、２１・・・ｐ型Ｚ
ｎＴｅ／ＺｎＳｅＭＱＷ層、２２・・・ｐ型ＺｎＴｅコ
ンタクト層、２４・・・ｐ側電極、２５・・・ｎ側電
極、２６・・・ｐ型ＧａＡｓ／ＺｎＳｅＭＱＷ層、２７
・・・ｐ型ＧａＡｓコンタクト層

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 33/00 Ｈ０１Ｌ 33/00 Ｄ Ｈ０１Ｓ 3/18 Ｈ０１Ｓ 3/18

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ＩＩ−ＶＩ族化合物半導体層上に２８０
   ℃以下の成長温度で分子線エピタキシー法によりＧａＡ
   ｓ層を成長させるようにしたことを特徴とする化合物半
   導体層の成長方法。
2. 【請求項２】 ＧａＡｓおよびＧａを原料に用いて上記
   ＧａＡｓ層を成長させるようにしたことを特徴とする請
   求項１記載の化合物半導体層の成長方法。
3. 【請求項３】 ＧａおよびＡｓを原料に用いて上記Ｇａ
   Ａｓ層を成長させるようにしたことを特徴とする請求項
   １記載の化合物半導体層の成長方法。
4. 【請求項４】 クラッキングまたは高温化を行ったＧａ
   およびＡｓを原料に用いて上記ＧａＡｓ層を成長させる
   ようにしたことを特徴とする請求項１記載の化合物半導
   体層の成長方法。
5. 【請求項５】 上記ＩＩ−ＶＩ族化合物半導体層上にｐ
   型ＧａＡｓ層とｐ型ＺｎＳｅ層とを交互に成長させるよ
   うにしたことを特徴とする請求項１記載の化合物半導体
   層の成長方法。
6. 【請求項６】 ＩＩ−ＶＩ族化合物半導体層を、その構
   成元素を含むＩＩ−ＶＩ族化合物半導体またはクラッキ
   ングもしくは高温化を行ったその構成元素からなる単体
   を原料に用いて２４０℃以下の成長温度で分子線エピタ
   キシー法により成長させるようにしたことを特徴とする
   化合物半導体層の成長方法。
7. 【請求項７】 上記ＩＩ−ＶＩ族化合物半導体層上にｐ
   型ＺｎＴｅ層とｐ型ＺｎＳｅ層とを交互に成長させるよ
   うにしたことを特徴とする請求項６記載の化合物半導体
   層の成長方法。