JPH08288311A - 半導体積層構造およびその製造方法 - Google Patents
半導体積層構造およびその製造方法Info
- Publication number
- JPH08288311A JPH08288311A JP11008395A JP11008395A JPH08288311A JP H08288311 A JPH08288311 A JP H08288311A JP 11008395 A JP11008395 A JP 11008395A JP 11008395 A JP11008395 A JP 11008395A JP H08288311 A JPH08288311 A JP H08288311A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- molecular beam
- intensity
- growth
- laminated structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 積層欠陥密度が低くて結晶性が良好な半導体
積層構造およびその製造方法を提供する。 【構成】 ＧａＡｓ基板上に分子線エピタキシー法によ
りＺｎＳｅ層を成長させる際に、成長初期はＺｎの分子
線の強度に対するＳｅの分子線の強度の比を１よりも小
さくし、その後この比を１〜１．５とする。また、Ｚｎ
Ｓｅ層および多元のＩＩ−ＶＩ族化合物半導体層をＧａ
Ａｓ基板上に順次成長させる際に、ＩＩ−ＶＩ族化合物
半導体層の成長時に用いるＳｅの分子線の強度をＺｎＳ
ｅ層の成長時に用いるＳｅの分子線の強度よりも高くす
る。
積層構造およびその製造方法を提供する。 【構成】 ＧａＡｓ基板上に分子線エピタキシー法によ
りＺｎＳｅ層を成長させる際に、成長初期はＺｎの分子
線の強度に対するＳｅの分子線の強度の比を１よりも小
さくし、その後この比を１〜１．５とする。また、Ｚｎ
Ｓｅ層および多元のＩＩ−ＶＩ族化合物半導体層をＧａ
Ａｓ基板上に順次成長させる際に、ＩＩ−ＶＩ族化合物
半導体層の成長時に用いるＳｅの分子線の強度をＺｎＳ
ｅ層の成長時に用いるＳｅの分子線の強度よりも高くす
る。
Description
【０００１】
【産業上の利用分野】この発明は、半導体積層構造およ
びその製造方法に関し、特に、ＩＩ−ＶＩ族化合物半導
体を用いた半導体装置、例えば半導体発光素子に適用し
て好適なものである。
びその製造方法に関し、特に、ＩＩ−ＶＩ族化合物半導
体を用いた半導体装置、例えば半導体発光素子に適用し
て好適なものである。
【０００２】
【従来の技術】近年、光ディスクや光磁気ディスクに対
する記録／再生の高密度化または高解像度化のために、
青色ないし緑色で発光可能な半導体発光素子に対する要
求が高まってきており、その実現を目指して研究が活発
に行われている。そして、このような青色ないし緑色で
発光可能な半導体発光素子に用いる材料としては、Ｚｎ
Ｓｅ系のＩＩ−ＶＩ族化合物半導体が最も有望であるこ
とが実証されている。
する記録／再生の高密度化または高解像度化のために、
青色ないし緑色で発光可能な半導体発光素子に対する要
求が高まってきており、その実現を目指して研究が活発
に行われている。そして、このような青色ないし緑色で
発光可能な半導体発光素子に用いる材料としては、Ｚｎ
Ｓｅ系のＩＩ−ＶＩ族化合物半導体が最も有望であるこ
とが実証されている。
【０００３】これまでに行われた研究の結果、ＩＩ−Ｖ
Ｉ族化合物半導体を用いた青色ないし緑色で発光可能な
半導体レーザーにおいて、すでに室温連続発振が達成さ
れているが、この半導体レーザーには寿命が極めて短い
という問題がある。このように寿命が極めて短い理由
に、結晶欠陥、特に積層欠陥密度が高いことがある。
Ｉ族化合物半導体を用いた青色ないし緑色で発光可能な
半導体レーザーにおいて、すでに室温連続発振が達成さ
れているが、この半導体レーザーには寿命が極めて短い
という問題がある。このように寿命が極めて短い理由
に、結晶欠陥、特に積層欠陥密度が高いことがある。
【０００４】そこで、本出願人は、長寿命化を図るべく
鋭意研究を行った結果、最近、ＺｎＣｄＳｅ／ＺｎＳＳ
ｅ／ＺｎＭｇＳＳｅ ＳＣＨ（Separate Confinement H
eterostructure）構造の半導体レーザーにおいて、Ｇａ
Ａｓバッファ層を用いることにより積層欠陥密度を１０
5 ｃｍ-2程度に低減し、青色ないし緑色で数百秒程度の
室温連続発振を達成した（Jpn. J. Appl. Phys. 33(199
4)pp.938-940）。
鋭意研究を行った結果、最近、ＺｎＣｄＳｅ／ＺｎＳＳ
ｅ／ＺｎＭｇＳＳｅ ＳＣＨ（Separate Confinement H
eterostructure）構造の半導体レーザーにおいて、Ｇａ
Ａｓバッファ層を用いることにより積層欠陥密度を１０
5 ｃｍ-2程度に低減し、青色ないし緑色で数百秒程度の
室温連続発振を達成した（Jpn. J. Appl. Phys. 33(199
4)pp.938-940）。
【０００５】
【発明が解決しようとする課題】しかしながら、積層欠
陥密度が１０5 ｃｍ-2程度の上述の従来の半導体レーザ
ーにおいては、ストライプ中に数個の積層欠陥が必ず存
在してしまうため、動作中に活性層における積層欠陥に
起因する非発光領域が増大し、最終的には全く発光しな
くなってしまうという問題があった。
陥密度が１０5 ｃｍ-2程度の上述の従来の半導体レーザ
ーにおいては、ストライプ中に数個の積層欠陥が必ず存
在してしまうため、動作中に活性層における積層欠陥に
起因する非発光領域が増大し、最終的には全く発光しな
くなってしまうという問題があった。
【０００６】したがって、この発明の目的は、積層欠陥
密度が低くて結晶性が良好なＺｎＳｅ層を含む半導体積
層構造およびその製造方法を提供することにある。
密度が低くて結晶性が良好なＺｎＳｅ層を含む半導体積
層構造およびその製造方法を提供することにある。
【０００７】この発明の他の目的は、積層欠陥密度が低
くて結晶性が良好なＩＩ−ＶＩ族化合物半導体層を含む
半導体積層構造を製造することができる半導体積層構造
の製造方法を提供することにある。
くて結晶性が良好なＩＩ−ＶＩ族化合物半導体層を含む
半導体積層構造を製造することができる半導体積層構造
の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】現在、ＩＩ−ＶＩ族化合
物半導体は、分子線エピタキシー（ＭＢＥ）法により成
長させるのが主流である。このＭＢＥ法により成長され
るＩＩ−ＶＩ族化合物半導体の結晶性を左右する重要な
パラメータの一つに、成長時におけるＩＩ族元素の分子
線の強度に対するＶＩ族元素の分子線の強度の比（以
下、単に「ＶＩ／ＩＩ比」という。）がある。例えば、
ＭＢＥ法によりＺｎＳｅを成長させる場合には、ＶＩ／
ＩＩ比（＝Ｚｎの分子線の強度に対するＳｅの分子線の
強度の比）を１〜１．５に設定するのが一般的である。
物半導体は、分子線エピタキシー（ＭＢＥ）法により成
長させるのが主流である。このＭＢＥ法により成長され
るＩＩ−ＶＩ族化合物半導体の結晶性を左右する重要な
パラメータの一つに、成長時におけるＩＩ族元素の分子
線の強度に対するＶＩ族元素の分子線の強度の比（以
下、単に「ＶＩ／ＩＩ比」という。）がある。例えば、
ＭＢＥ法によりＺｎＳｅを成長させる場合には、ＶＩ／
ＩＩ比（＝Ｚｎの分子線の強度に対するＳｅの分子線の
強度の比）を１〜１．５に設定するのが一般的である。
【０００９】本発明者は、従来の技術が有する上述の問
題を解決すべく鋭意研究を行った結果、結晶性が良好な
ＺｎＳｅ層をＭＢＥ法により基板上に成長させるために
は、その成長初期に、Ｚｎの分子線の強度に対するＳｅ
の分子線の強度の比を１よりも小さくしてＺｎＳｅ層を
成長させることが有効であり、これによれば、基板とＺ
ｎＳｅ層との界面に発生する積層欠陥の密度が１０4 ｃ
ｍ-2未満と大幅に減少することを見出した。
題を解決すべく鋭意研究を行った結果、結晶性が良好な
ＺｎＳｅ層をＭＢＥ法により基板上に成長させるために
は、その成長初期に、Ｚｎの分子線の強度に対するＳｅ
の分子線の強度の比を１よりも小さくしてＺｎＳｅ層を
成長させることが有効であり、これによれば、基板とＺ
ｎＳｅ層との界面に発生する積層欠陥の密度が１０4 ｃ
ｍ-2未満と大幅に減少することを見出した。
【００１０】また、基板上にＭＢＥ法によりＺｎＳｅ層
を成長させ、その上にＭＢＥ法によりＺｎＳＳｅ層やＺ
ｎＭｇＳＳｅ層などを成長させる場合、ＺｎＳＳｅ層や
ＺｎＭｇＳＳｅ層などの結晶性を良好にするためには、
これらの混晶半導体層の成長時におけるＳｅの分子線の
強度をＺｎＳｅ層の成長時に用いるＳｅの分子線の強度
よりも高くし、これらの混晶半導体層の成長に適正なＶ
Ｉ／ＩＩ比で成長を行うことが有効であることを見出し
た。
を成長させ、その上にＭＢＥ法によりＺｎＳＳｅ層やＺ
ｎＭｇＳＳｅ層などを成長させる場合、ＺｎＳＳｅ層や
ＺｎＭｇＳＳｅ層などの結晶性を良好にするためには、
これらの混晶半導体層の成長時におけるＳｅの分子線の
強度をＺｎＳｅ層の成長時に用いるＳｅの分子線の強度
よりも高くし、これらの混晶半導体層の成長に適正なＶ
Ｉ／ＩＩ比で成長を行うことが有効であることを見出し
た。
【００１１】この発明は、本発明者の上記知見に基づい
て案出されたものである。
て案出されたものである。
【００１２】すなわち、上記目的を達成するために、こ
の発明の第１の発明による半導体積層構造は、基板上に
積層されたＺｎＳｅ層と、ＺｎＳｅ層上に積層された少
なくとも一層のＩＩ−ＶＩ族化合物半導体層とを有し、
積層欠陥密度が１０4 ｃｍ-2未満であることを特徴とす
るものである。
の発明の第１の発明による半導体積層構造は、基板上に
積層されたＺｎＳｅ層と、ＺｎＳｅ層上に積層された少
なくとも一層のＩＩ−ＶＩ族化合物半導体層とを有し、
積層欠陥密度が１０4 ｃｍ-2未満であることを特徴とす
るものである。
【００１３】この発明の第１の発明の典型的な一実施形
態において、ＩＩ−ＶＩ族化合物半導体層にはＺｎＳＳ
ｅ層およびＺｎＭｇＳＳｅ層が含まれる。
態において、ＩＩ−ＶＩ族化合物半導体層にはＺｎＳＳ
ｅ層およびＺｎＭｇＳＳｅ層が含まれる。
【００１４】この発明の第２の発明は、ＺｎＳｅ層を分
子線エピタキシー法により基板上に成長させるようにし
た半導体積層構造の製造方法において、成長初期はＺｎ
の分子線の強度に対するＳｅの分子線の強度の比を１よ
りも小さくしてＺｎＳｅ層を成長させ、その後Ｚｎの分
子線の強度に対するＳｅの分子線の強度の比を１ないし
１．５としてＺｎＳｅ層を成長させるようにしたことを
特徴とするものである。
子線エピタキシー法により基板上に成長させるようにし
た半導体積層構造の製造方法において、成長初期はＺｎ
の分子線の強度に対するＳｅの分子線の強度の比を１よ
りも小さくしてＺｎＳｅ層を成長させ、その後Ｚｎの分
子線の強度に対するＳｅの分子線の強度の比を１ないし
１．５としてＺｎＳｅ層を成長させるようにしたことを
特徴とするものである。
【００１５】ここで、成長初期とは、成長開始直後から
ごく薄い、例えば１０原子層程度の厚さのＺｎＳｅ層が
成長するまでを言う。
ごく薄い、例えば１０原子層程度の厚さのＺｎＳｅ層が
成長するまでを言う。
【００１６】この発明の第２の発明の一実施形態におい
ては、Ｚｎの分子線源のシャッターを開けたままＳｅの
分子線源のシャッターを繰り返し開閉することにより成
長初期におけるＺｎの分子線の強度に対するＳｅの分子
線の実効的な強度の比を１よりも小さくする。
ては、Ｚｎの分子線源のシャッターを開けたままＳｅの
分子線源のシャッターを繰り返し開閉することにより成
長初期におけるＺｎの分子線の強度に対するＳｅの分子
線の実効的な強度の比を１よりも小さくする。
【００１７】この発明の第２の発明の他の一実施形態に
おいては、成長初期におけるＳｅの分子線源の温度をそ
の後におけるＳｅの分子線源の温度よりも低くすること
により成長初期におけるＺｎの分子線の強度に対するＳ
ｅの分子線の強度の比を１よりも小さくする。
おいては、成長初期におけるＳｅの分子線源の温度をそ
の後におけるＳｅの分子線源の温度よりも低くすること
により成長初期におけるＺｎの分子線の強度に対するＳ
ｅの分子線の強度の比を１よりも小さくする。
【００１８】この発明の第３の発明は、ＺｎＳｅ層およ
び少なくともＳｅを含む少なくとも一層の多元のＩＩ−
ＶＩ族化合物半導体層を分子線エピタキシー法により基
板上に順次成長させるようにした半導体積層構造の製造
方法において、ＩＩ−ＶＩ族化合物半導体層の成長時に
用いるＳｅの分子線の強度をＺｎＳｅ層の成長時に用い
るＳｅの分子線の強度よりも高くするようにしたことを
特徴とするものである。
び少なくともＳｅを含む少なくとも一層の多元のＩＩ−
ＶＩ族化合物半導体層を分子線エピタキシー法により基
板上に順次成長させるようにした半導体積層構造の製造
方法において、ＩＩ−ＶＩ族化合物半導体層の成長時に
用いるＳｅの分子線の強度をＺｎＳｅ層の成長時に用い
るＳｅの分子線の強度よりも高くするようにしたことを
特徴とするものである。
【００１９】この発明の第３の発明の一実施形態におい
ては、ＺｎＳｅ層の成長時にはＳｅの分子線を１本用
い、ＩＩ−ＶＩ族化合物半導体層の成長時にはＳｅの分
子線を２本用いることによりＩＩ−ＶＩ族化合物半導体
層の成長時に用いるＳｅの分子線の強度をＺｎＳｅ層の
成長時に用いるＳｅの分子線の強度よりも高くする。
ては、ＺｎＳｅ層の成長時にはＳｅの分子線を１本用
い、ＩＩ−ＶＩ族化合物半導体層の成長時にはＳｅの分
子線を２本用いることによりＩＩ−ＶＩ族化合物半導体
層の成長時に用いるＳｅの分子線の強度をＺｎＳｅ層の
成長時に用いるＳｅの分子線の強度よりも高くする。
【００２０】この発明の第３の発明の他の一実施形態に
おいては、ＩＩ−ＶＩ族化合物半導体層の成長時におけ
るＳｅの分子線源の温度をＺｎＳｅ層の成長時における
Ｓｅの分子線源の温度よりも高くすることによりＩＩ−
ＶＩ族化合物半導体層の成長時に用いるＳｅの分子線の
強度をＺｎＳｅ層の成長時に用いるＳｅの分子線の強度
よりも高くする。
おいては、ＩＩ−ＶＩ族化合物半導体層の成長時におけ
るＳｅの分子線源の温度をＺｎＳｅ層の成長時における
Ｓｅの分子線源の温度よりも高くすることによりＩＩ−
ＶＩ族化合物半導体層の成長時に用いるＳｅの分子線の
強度をＺｎＳｅ層の成長時に用いるＳｅの分子線の強度
よりも高くする。
【００２１】この発明の第３の発明の好適な一実施形態
においては、ＺｎＳｅ層の成長初期はＺｎの分子線の強
度に対するＳｅの分子線の強度の比を１よりも小さくし
てＺｎＳｅ層を成長させ、その後Ｚｎの分子線の強度に
対するＳｅの分子線の強度の比を１ないし１．５として
ＺｎＳｅ層を成長させる。
においては、ＺｎＳｅ層の成長初期はＺｎの分子線の強
度に対するＳｅの分子線の強度の比を１よりも小さくし
てＺｎＳｅ層を成長させ、その後Ｚｎの分子線の強度に
対するＳｅの分子線の強度の比を１ないし１．５として
ＺｎＳｅ層を成長させる。
【００２２】この発明の第３の発明の典型的な一実施形
態において、ＩＩ−ＶＩ族化合物半導体層にはＺｎＳＳ
ｅ層およびＺｎＭｇＳＳｅ層が含まれる。
態において、ＩＩ−ＶＩ族化合物半導体層にはＺｎＳＳ
ｅ層およびＺｎＭｇＳＳｅ層が含まれる。
【００２３】この発明の第４の発明は、基板上にＺｎＳ
ｅ層を分子線エピタキシー法により成長させた後、Ｚｎ
Ｓｅ層上にＺｎＳＳｅ層およびＺｎＭｇＳＳｅ層を分子
線エピタキシー法により成長させるようにした半導体積
層構造の製造方法において、ＺｎＳｅ層の成長時におけ
るＩＩ族元素の分子線の強度に対するＶＩ族元素の分子
線の強度の比を１．０〜１０．０、ＺｎＳＳｅ層の成長
時におけるＩＩ族元素の分子線の強度に対するＶＩ族元
素の分子線の強度の比を１．０〜８．２、ＺｎＭｇＳＳ
ｅ層の成長時におけるＩＩ族元素の分子線の強度に対す
るＶＩ族元素の分子線の強度の比を１．０〜８．０とす
ることを特徴とするものである。
ｅ層を分子線エピタキシー法により成長させた後、Ｚｎ
Ｓｅ層上にＺｎＳＳｅ層およびＺｎＭｇＳＳｅ層を分子
線エピタキシー法により成長させるようにした半導体積
層構造の製造方法において、ＺｎＳｅ層の成長時におけ
るＩＩ族元素の分子線の強度に対するＶＩ族元素の分子
線の強度の比を１．０〜１０．０、ＺｎＳＳｅ層の成長
時におけるＩＩ族元素の分子線の強度に対するＶＩ族元
素の分子線の強度の比を１．０〜８．２、ＺｎＭｇＳＳ
ｅ層の成長時におけるＩＩ族元素の分子線の強度に対す
るＶＩ族元素の分子線の強度の比を１．０〜８．０とす
ることを特徴とするものである。
【００２４】この発明の第４の発明の典型的な一実施形
態において、ＩＩ−ＶＩ族化合物半導体層にはＺｎＳＳ
ｅ層およびＺｎＭｇＳＳｅ層が含まれる。
態において、ＩＩ−ＶＩ族化合物半導体層にはＺｎＳＳ
ｅ層およびＺｎＭｇＳＳｅ層が含まれる。
【００２５】この発明において、基板は、典型的にはＩ
ＩＩ−Ｖ族化合物半導体基板、例えばＧａＡｓ基板であ
る。このＧａＡｓ基板の表面は、好適には（２×４）Ａ
ｓ安定化面である。
ＩＩ−Ｖ族化合物半導体基板、例えばＧａＡｓ基板であ
る。このＧａＡｓ基板の表面は、好適には（２×４）Ａ
ｓ安定化面である。
【００２６】この発明において、基板およびＺｎＳｅ層
は、典型的には、ｎ型の導電型を示す。
は、典型的には、ｎ型の導電型を示す。
【００２７】
【作用】この発明の第１の発明による半導体積層構造に
よれば、積層欠陥密度が１０4ｃｍ-2未満と低くて結晶
性が良好であるので、この半導体積層構造を用いて、よ
り長寿命の半導体発光素子を実現することができる。
よれば、積層欠陥密度が１０4ｃｍ-2未満と低くて結晶
性が良好であるので、この半導体積層構造を用いて、よ
り長寿命の半導体発光素子を実現することができる。
【００２８】この発明の第２の発明による半導体積層構
造の製造方法によれば、ＺｎＳｅ層の成長初期にＺｎの
分子線の強度に対するＳｅの分子線の強度の比を１より
も小さくしていることにより、初期ＺｎＳｅ成長層の結
晶性が良好となる。そして、この結晶性が良好な初期Ｚ
ｎＳｅ成長層の上にＺｎの分子線の強度に対するＳｅの
分子線の強度の比を１ないし１．５としてＺｎＳｅ層を
成長させるようにしていることにより、この初期ＺｎＳ
ｅ成長層上に成長されるＺｎＳｅ層の結晶性も良好とな
る。
造の製造方法によれば、ＺｎＳｅ層の成長初期にＺｎの
分子線の強度に対するＳｅの分子線の強度の比を１より
も小さくしていることにより、初期ＺｎＳｅ成長層の結
晶性が良好となる。そして、この結晶性が良好な初期Ｚ
ｎＳｅ成長層の上にＺｎの分子線の強度に対するＳｅの
分子線の強度の比を１ないし１．５としてＺｎＳｅ層を
成長させるようにしていることにより、この初期ＺｎＳ
ｅ成長層上に成長されるＺｎＳｅ層の結晶性も良好とな
る。
【００２９】この発明の第３の発明による半導体積層構
造の製造方法によれば、ＩＩ−ＶＩ族化合物半導体層の
成長時に用いるＳｅの分子線の強度をＺｎＳｅ層の成長
時に用いるＳｅの分子線の強度よりも高くするようにし
ていることにより、ＺｎＳｅ層の成長時にはそれに適正
なＶＩ／ＩＩ比で成長を行い、その上のＩＩ−ＶＩ族化
合物半導体層の成長時にはＶＩ族元素の原料としてＶＩ
族元素に加えてＩＩ族元素も含む化合物原料（例えば、
Ｓ原料としてのＺｎＳなど）を用いたときに発生するＳ
ｅの供給量の不足を補うことができ、それによって適正
なＶＩ／ＩＩ比でＩＩ−ＶＩ族化合物半導体層の成長を
行うことができる。
造の製造方法によれば、ＩＩ−ＶＩ族化合物半導体層の
成長時に用いるＳｅの分子線の強度をＺｎＳｅ層の成長
時に用いるＳｅの分子線の強度よりも高くするようにし
ていることにより、ＺｎＳｅ層の成長時にはそれに適正
なＶＩ／ＩＩ比で成長を行い、その上のＩＩ−ＶＩ族化
合物半導体層の成長時にはＶＩ族元素の原料としてＶＩ
族元素に加えてＩＩ族元素も含む化合物原料（例えば、
Ｓ原料としてのＺｎＳなど）を用いたときに発生するＳ
ｅの供給量の不足を補うことができ、それによって適正
なＶＩ／ＩＩ比でＩＩ−ＶＩ族化合物半導体層の成長を
行うことができる。
【００３０】この発明の第４の発明による半導体積層構
造の製造方法によれば、ＺｎＳｅ層の成長時におけるＩ
Ｉ族元素の分子線の強度に対するＶＩ族元素の分子線の
強度の比を１．０〜１０．０、ＺｎＳＳｅ層の成長時に
おけるＩＩ族元素の分子線の強度に対するＶＩ族元素の
分子線の強度の比を１．０〜８．２、ＺｎＭｇＳＳｅ層
の成長時におけるＩＩ族元素の分子線の強度に対するＶ
Ｉ族元素の分子線の強度の比を１．０〜８．０としてい
ることにより、これらのＺｎＳｅ層、ＺｎＳＳｅ層およ
びＺｎＭｇＳＳｅ層の成長をそれぞれに適正なＶＩ／Ｉ
Ｉ比で行うことができる。
造の製造方法によれば、ＺｎＳｅ層の成長時におけるＩ
Ｉ族元素の分子線の強度に対するＶＩ族元素の分子線の
強度の比を１．０〜１０．０、ＺｎＳＳｅ層の成長時に
おけるＩＩ族元素の分子線の強度に対するＶＩ族元素の
分子線の強度の比を１．０〜８．２、ＺｎＭｇＳＳｅ層
の成長時におけるＩＩ族元素の分子線の強度に対するＶ
Ｉ族元素の分子線の強度の比を１．０〜８．０としてい
ることにより、これらのＺｎＳｅ層、ＺｎＳＳｅ層およ
びＺｎＭｇＳＳｅ層の成長をそれぞれに適正なＶＩ／Ｉ
Ｉ比で行うことができる。
【００３１】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。
しながら説明する。
【００３２】まず、この発明の実施例において用いられ
るＭＢＥ装置について説明する。図１はこのＭＢＥ装置
の構成を示す。
るＭＢＥ装置について説明する。図１はこのＭＢＥ装置
の構成を示す。
【００３３】図１に示すように、このＭＢＥ装置におい
ては、二つの真空容器１０、２０が真空搬送路３０を介
して結合されている。ここで、真空容器１０はＩＩＩ−
Ｖ族化合物半導体成長用であり、真空容器２０はＩＩ−
ＶＩ族化合物半導体成長用である。これらの真空容器１
０、２０は、図示省略した超高真空排気装置により超高
真空に排気されている。
ては、二つの真空容器１０、２０が真空搬送路３０を介
して結合されている。ここで、真空容器１０はＩＩＩ−
Ｖ族化合物半導体成長用であり、真空容器２０はＩＩ−
ＶＩ族化合物半導体成長用である。これらの真空容器１
０、２０は、図示省略した超高真空排気装置により超高
真空に排気されている。
【００３４】真空容器１０内には、ヒータ１１によって
加熱可能な試料テーブル１２が設置されている。そし
て、この試料テーブル１２上に、エピタキシャル成長を
行うべき基板Ｓが保持される。また、真空容器１０に
は、試料テーブル１２に対向して複数の分子線源（Ｋセ
ル）１３が取り付けられている。この場合、この分子線
源１３としては、Ｇａ、ＡｓおよびＳｉの各分子線源が
用意されている。符号１４は各分子線源１３のシャッタ
ーを示す。真空容器１０にはさらに、四重極質量分析計
１５および反射高速電子線回折（ＲＨＥＥＤ）電子銃１
６が取り付けられている。真空容器１０にはまた、試料
交換室１７が取り付けられており、この試料交換室１７
により、真空容器１０に対する基板Ｓの出し入れを行う
ことができるようになっている。
加熱可能な試料テーブル１２が設置されている。そし
て、この試料テーブル１２上に、エピタキシャル成長を
行うべき基板Ｓが保持される。また、真空容器１０に
は、試料テーブル１２に対向して複数の分子線源（Ｋセ
ル）１３が取り付けられている。この場合、この分子線
源１３としては、Ｇａ、ＡｓおよびＳｉの各分子線源が
用意されている。符号１４は各分子線源１３のシャッタ
ーを示す。真空容器１０にはさらに、四重極質量分析計
１５および反射高速電子線回折（ＲＨＥＥＤ）電子銃１
６が取り付けられている。真空容器１０にはまた、試料
交換室１７が取り付けられており、この試料交換室１７
により、真空容器１０に対する基板Ｓの出し入れを行う
ことができるようになっている。
【００３５】一方、真空容器２０内には、ヒータ２１に
よって加熱可能な試料テーブル２２が設置されている。
そして、この試料テーブル２２上に、エピタキシャル成
長を行うべき基板Ｓが保持される。また、真空容器２０
には、試料テーブル２２に対向して複数の分子線源２３
が取り付けられている。この場合、この分子線源２３と
しては、Ｚｎの分子線源が１個、Ｃｄの分子線源が１
個、Ｍｇの分子線源が１個、Ｓｅの分子線源が２個、Ｚ
ｎＳの分子線源が２個、Ｔｅの分子線源が１個、ＺｎＣ
ｌ2 の分子線源が１個、それぞれ用意されている。ここ
で、従来は、Ｓｅの分子線源は１個しか用意されていな
かったが、ここでは、２個用意されていることが特徴的
である。符号２４は各分子線源２３のシャッターを示
す。真空容器２０にはさらに、四重極質量分析計２５お
よびＲＨＥＥＤ電子銃２６が取り付けられている。この
真空容器２０にはまた、電子サイクロトロン共鳴（ＥＣ
Ｒ）プラズマセル２７が取り付けられている。符号２８
はこのＥＣＲプラズマセル２７のシャッターを示す。な
お、ＥＣＲプラズマセル２７は、高周波（ＲＦ）プラズ
マセルに置き換えることができる。
よって加熱可能な試料テーブル２２が設置されている。
そして、この試料テーブル２２上に、エピタキシャル成
長を行うべき基板Ｓが保持される。また、真空容器２０
には、試料テーブル２２に対向して複数の分子線源２３
が取り付けられている。この場合、この分子線源２３と
しては、Ｚｎの分子線源が１個、Ｃｄの分子線源が１
個、Ｍｇの分子線源が１個、Ｓｅの分子線源が２個、Ｚ
ｎＳの分子線源が２個、Ｔｅの分子線源が１個、ＺｎＣ
ｌ2 の分子線源が１個、それぞれ用意されている。ここ
で、従来は、Ｓｅの分子線源は１個しか用意されていな
かったが、ここでは、２個用意されていることが特徴的
である。符号２４は各分子線源２３のシャッターを示
す。真空容器２０にはさらに、四重極質量分析計２５お
よびＲＨＥＥＤ電子銃２６が取り付けられている。この
真空容器２０にはまた、電子サイクロトロン共鳴（ＥＣ
Ｒ）プラズマセル２７が取り付けられている。符号２８
はこのＥＣＲプラズマセル２７のシャッターを示す。な
お、ＥＣＲプラズマセル２７は、高周波（ＲＦ）プラズ
マセルに置き換えることができる。
【００３６】このＭＢＥ装置において、真空容器１０、
２０間の基板Ｓの搬送は、搬送台３１上に基板Ｓを載
せ、この搬送台３１を真空搬送路３０内で移動させるこ
とにより、この基板Ｓを途中で一切大気にさらすことな
く行うことができるようになっている。
２０間の基板Ｓの搬送は、搬送台３１上に基板Ｓを載
せ、この搬送台３１を真空搬送路３０内で移動させるこ
とにより、この基板Ｓを途中で一切大気にさらすことな
く行うことができるようになっている。
【００３７】次に、この発明をＩＩ−ＶＩ族化合物半導
体を用いた半導体レーザーの製造に適用した第１実施例
について説明する。
体を用いた半導体レーザーの製造に適用した第１実施例
について説明する。
【００３８】図２および図３はこの半導体レーザーを示
し、図２はこの半導体レーザーの共振器長方向に垂直な
断面図、図３はこの半導体レーザーの共振器長方向に平
行な断面図である。この半導体レーザーは、ＳＣＨ構造
を有するものである。
し、図２はこの半導体レーザーの共振器長方向に垂直な
断面図、図３はこの半導体レーザーの共振器長方向に平
行な断面図である。この半導体レーザーは、ＳＣＨ構造
を有するものである。
【００３９】この第１実施例による半導体レーザーの製
造方法においては、まず、図１に示すＭＢＥ装置の試料
交換室１７からＩＩＩ−Ｖ族化合物半導体成長用の真空
容器１０内にｎ型ＧａＡｓ基板４１（図２および図３参
照）を導入し、このｎ型ＧａＡｓ基板４１を試料テーブ
ル１２上に装着する。次に、試料テーブル１２をヒータ
１１で加熱することにより、ｎ型ＧａＡｓ基板４１を所
定の成長温度に加熱する。ここで、このｎ型ＧａＡｓ基
板４１としては、例えば（１００）面方位を有するもの
や、（１００）面から［０１−１］方向に１°以上１０
°以下の小さな角度ε、例えば４°だけオフした主面を
有するものなどが用いられる。また、このｎ型ＧａＡｓ
基板４１には、ドナー不純物として例えばＳｉがドープ
されている。次に、このｎ型ＧａＡｓ基板４１上に、Ｇ
ａ、ＡｓおよびＳｉの各分子線源１３を用いて、図２お
よび図３に示すように、ドナー不純物として例えばＳｉ
がドープされたｎ型ＧａＡｓバッファ層４２をエピタキ
シャル成長させる。なお、このｎ型ＧａＡｓバッファ層
４２のエピタキシャル成長は、ｎ型ＧａＡｓ基板４１を
例えば５８０℃付近の温度に加熱してその表面をサーマ
ルエッチングすることにより表面酸化膜などを除去して
表面清浄化を行った後に行ってもよい。さらに、ｎ型Ｇ
ａＡｓバッファ層４２の表面は（２×４）Ａｓ安定化面
とするのが好ましい。
造方法においては、まず、図１に示すＭＢＥ装置の試料
交換室１７からＩＩＩ−Ｖ族化合物半導体成長用の真空
容器１０内にｎ型ＧａＡｓ基板４１（図２および図３参
照）を導入し、このｎ型ＧａＡｓ基板４１を試料テーブ
ル１２上に装着する。次に、試料テーブル１２をヒータ
１１で加熱することにより、ｎ型ＧａＡｓ基板４１を所
定の成長温度に加熱する。ここで、このｎ型ＧａＡｓ基
板４１としては、例えば（１００）面方位を有するもの
や、（１００）面から［０１−１］方向に１°以上１０
°以下の小さな角度ε、例えば４°だけオフした主面を
有するものなどが用いられる。また、このｎ型ＧａＡｓ
基板４１には、ドナー不純物として例えばＳｉがドープ
されている。次に、このｎ型ＧａＡｓ基板４１上に、Ｇ
ａ、ＡｓおよびＳｉの各分子線源１３を用いて、図２お
よび図３に示すように、ドナー不純物として例えばＳｉ
がドープされたｎ型ＧａＡｓバッファ層４２をエピタキ
シャル成長させる。なお、このｎ型ＧａＡｓバッファ層
４２のエピタキシャル成長は、ｎ型ＧａＡｓ基板４１を
例えば５８０℃付近の温度に加熱してその表面をサーマ
ルエッチングすることにより表面酸化膜などを除去して
表面清浄化を行った後に行ってもよい。さらに、ｎ型Ｇ
ａＡｓバッファ層４２の表面は（２×４）Ａｓ安定化面
とするのが好ましい。
【００４０】次に、このようにしてｎ型ＧａＡｓバッフ
ァ層４２がエピタキシャル成長されたｎ型ＧａＡｓ基板
４１を、真空搬送路３０を介して、ＩＩＩ−Ｖ族化合物
半導体成長用の真空容器１０からＩＩ−ＶＩ族化合物半
導体成長用の真空容器２０内に搬送し、試料テーブル２
２上に装着する。次に、試料テーブル２２をヒータ２１
で加熱することにより、ｎ型ＧａＡｓ基板４１を所定の
成長温度に加熱する。そして、図２および図３に示すよ
うに、ｎ型ＧａＡｓバッファ層４２上に、ドナー不純物
としてＣｌがドープされたｎ型ＺｎＳｅバッファ層４
３、ドナー不純物としてＣｌがドープされたｎ型ＺｎＳ
w Ｓｅ1-w バッファ層４４、ドナー不純物としてＣｌが
ドープされたｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド
層４５、ドナー不純物としてＣｌがドープされたｎ型Ｚ
ｎＳu Ｓｅ1-u 光導波層４６、例えばｉ型Ｚｎ1-z Ｃｄ
z Ｓｅ量子井戸層からなる活性層４７、アクセプタ不純
物としてＮがドープされたｐ型ＺｎＳu Ｓｅ1-u 光導波
層４８、アクセプタ不純物としてＮがドープされたｐ型
Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４９、アクセプ
タ不純物としてＮがドープされたｐ型ＺｎＳv Ｓｅ1-v
層５０、アクセプタ不純物としてＮがドープされたｐ型
ＺｎＳｅコンタクト層５１、アクセプタ不純物としてＮ
がそれぞれドープされたｐ型ＺｎＴｅからなる量子井戸
層とｐ型ＺｎＳｅからなる障壁層とを交互に積層したｐ
型ＺｎＳｅ／ＺｎＴｅ多重量子井戸（ＭＱＷ）層５２お
よびアクセプタ不純物としてＮがドープされたｐ型Ｚｎ
Ｔｅコンタクト層５３を、順次エピタキシャル成長させ
る。
ァ層４２がエピタキシャル成長されたｎ型ＧａＡｓ基板
４１を、真空搬送路３０を介して、ＩＩＩ−Ｖ族化合物
半導体成長用の真空容器１０からＩＩ−ＶＩ族化合物半
導体成長用の真空容器２０内に搬送し、試料テーブル２
２上に装着する。次に、試料テーブル２２をヒータ２１
で加熱することにより、ｎ型ＧａＡｓ基板４１を所定の
成長温度に加熱する。そして、図２および図３に示すよ
うに、ｎ型ＧａＡｓバッファ層４２上に、ドナー不純物
としてＣｌがドープされたｎ型ＺｎＳｅバッファ層４
３、ドナー不純物としてＣｌがドープされたｎ型ＺｎＳ
w Ｓｅ1-w バッファ層４４、ドナー不純物としてＣｌが
ドープされたｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド
層４５、ドナー不純物としてＣｌがドープされたｎ型Ｚ
ｎＳu Ｓｅ1-u 光導波層４６、例えばｉ型Ｚｎ1-z Ｃｄ
z Ｓｅ量子井戸層からなる活性層４７、アクセプタ不純
物としてＮがドープされたｐ型ＺｎＳu Ｓｅ1-u 光導波
層４８、アクセプタ不純物としてＮがドープされたｐ型
Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４９、アクセプ
タ不純物としてＮがドープされたｐ型ＺｎＳv Ｓｅ1-v
層５０、アクセプタ不純物としてＮがドープされたｐ型
ＺｎＳｅコンタクト層５１、アクセプタ不純物としてＮ
がそれぞれドープされたｐ型ＺｎＴｅからなる量子井戸
層とｐ型ＺｎＳｅからなる障壁層とを交互に積層したｐ
型ＺｎＳｅ／ＺｎＴｅ多重量子井戸（ＭＱＷ）層５２お
よびアクセプタ不純物としてＮがドープされたｐ型Ｚｎ
Ｔｅコンタクト層５３を、順次エピタキシャル成長させ
る。
【００４１】この場合、ｎ型ＺｎＳｅバッファ層４３の
エピタキシャル成長においては、Ｚｎ、ＳｅおよびＺｎ
Ｃｌ2 の分子線源２３をそれぞれ１個用いる。そして、
このｎ型ＺｎＳｅバッファ層４３の成長初期、例えば１
０原子層程度の厚さまでは、Ｚｎの分子線の強度に対す
るＳｅの分子線の強度の比を１よりも小さい値、例えば
０．７程度に設定して成長を行い、それ以降は、Ｚｎの
分子線の強度に対するＳｅの分子線の強度の比を１〜
１．５の範囲に設定して成長を行い、所要の厚さのｎ型
ＺｎＳｅバッファ層４３を得る。この場合、ｎ型ＺｎＳ
ｅバッファ層４３の成長初期におけるＺｎの分子線の強
度に対するＳｅの分子線の強度の比を１よりも小さい値
に設定するために、成長初期におけるＳｅの分子線源２
３の温度をそれ以降におけるＳｅの分子線源２３の温度
よりも低くする。
エピタキシャル成長においては、Ｚｎ、ＳｅおよびＺｎ
Ｃｌ2 の分子線源２３をそれぞれ１個用いる。そして、
このｎ型ＺｎＳｅバッファ層４３の成長初期、例えば１
０原子層程度の厚さまでは、Ｚｎの分子線の強度に対す
るＳｅの分子線の強度の比を１よりも小さい値、例えば
０．７程度に設定して成長を行い、それ以降は、Ｚｎの
分子線の強度に対するＳｅの分子線の強度の比を１〜
１．５の範囲に設定して成長を行い、所要の厚さのｎ型
ＺｎＳｅバッファ層４３を得る。この場合、ｎ型ＺｎＳ
ｅバッファ層４３の成長初期におけるＺｎの分子線の強
度に対するＳｅの分子線の強度の比を１よりも小さい値
に設定するために、成長初期におけるＳｅの分子線源２
３の温度をそれ以降におけるＳｅの分子線源２３の温度
よりも低くする。
【００４２】このようにｎ型ＺｎＳｅバッファ層４３の
成長初期においてＺｎの分子線の強度に対するＳｅの分
子線の強度の比を１よりも小さく設定して成長を行って
いることにより、このｎ型ＺｎＳｅバッファ層４３のう
ちのｎ型ＧａＡｓバッファ層４２との界面付近の部分、
すなわち初期成長層の結晶性を良好にすることができ
る。これは、このｎ型ＺｎＳｅバッファ層４３の成長初
期に行った成長表面のＲＨＥＥＤによる観察時に、成長
表面の平坦性が良好で二次元成長が起きていることを示
す、通常よりも強い回折強度が観測されたことから確認
されている。このようにｎ型ＧａＡｓバッファ層４２と
の界面付近のｎ型ＺｎＳｅバッファ層４３の結晶性が良
好であることにより、半導体レーザーの動作時のこの界
面部分における電圧降下が低減され、半導体レーザーの
特性の向上あるいは動作電圧の低減を図ることができ
る。
成長初期においてＺｎの分子線の強度に対するＳｅの分
子線の強度の比を１よりも小さく設定して成長を行って
いることにより、このｎ型ＺｎＳｅバッファ層４３のう
ちのｎ型ＧａＡｓバッファ層４２との界面付近の部分、
すなわち初期成長層の結晶性を良好にすることができ
る。これは、このｎ型ＺｎＳｅバッファ層４３の成長初
期に行った成長表面のＲＨＥＥＤによる観察時に、成長
表面の平坦性が良好で二次元成長が起きていることを示
す、通常よりも強い回折強度が観測されたことから確認
されている。このようにｎ型ＧａＡｓバッファ層４２と
の界面付近のｎ型ＺｎＳｅバッファ層４３の結晶性が良
好であることにより、半導体レーザーの動作時のこの界
面部分における電圧降下が低減され、半導体レーザーの
特性の向上あるいは動作電圧の低減を図ることができ
る。
【００４３】さらに、上述のようにｎ型ＺｎＳｅバッフ
ァ層４３の初期成長層の結晶性が良好であり、しかもそ
れ以降の成長をＺｎの分子線の強度に対するＳｅの分子
線の強度の比を１〜１．５の範囲に設定して行っている
ことにより、全体的に結晶性が良好なｎ型ＺｎＳｅバッ
ファ層４３を得ることができる。
ァ層４３の初期成長層の結晶性が良好であり、しかもそ
れ以降の成長をＺｎの分子線の強度に対するＳｅの分子
線の強度の比を１〜１．５の範囲に設定して行っている
ことにより、全体的に結晶性が良好なｎ型ＺｎＳｅバッ
ファ層４３を得ることができる。
【００４４】一方、ｎ型ＺｎＳw Ｓｅ1-w バッファ層４
４およびｎ型ＺｎＳu Ｓｅ1-u 光導波層４６のエピタキ
シャル成長においては、ＺｎおよびＺｎＣｌ2 の分子線
源２３はそれぞれ１個、ＳｅおよびＺｎＳの分子線源２
３はそれぞれ２個用いる。また、ｎ型Ｚｎ1-p Ｍｇp Ｓ
q Ｓｅ1-q クラッド層４５のエピタキシャル成長におい
ては、Ｚｎ、ＭｇおよびＺｎＣｌ2 の分子線源２３はそ
れぞれ１個、ＳｅおよびＺｎＳの分子線源２３はそれぞ
れ２個用いる。ｉ型Ｚｎ1-z Ｃｄz Ｓｅ量子井戸層から
なる活性層４７のエピタキシャル成長においては、Ｚｎ
およびＣｄの分子線源２３はそれぞれ１個、Ｓｅの分子
線源２３は２個用いる。ｐ型ＺｎＳu Ｓｅ1-u 光導波層
４８およびｐ型ＺｎＳv Ｓｅ1-v 層５０のエピタキシャ
ル成長においては、Ｚｎの分子線源２３は１個、Ｓｅお
よびＺｎＳの分子線源２３はそれぞれ２個用い、Ｎのド
ーピングはＥＣＲプラズマセル２７によりＮ2 プラズマ
を照射することにより行う。ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓ
ｅ1-q クラッド層４９のエピタキシャル成長において
は、ＺｎおよびＭｇの分子線源２３はそれぞれ１個、Ｓ
ｅおよびＺｎＳの分子線源２３はそれぞれ２個用い、Ｎ
のドーピングはＥＣＲプラズマセル２７によりＮ2 プラ
ズマを照射することにより行う。
４およびｎ型ＺｎＳu Ｓｅ1-u 光導波層４６のエピタキ
シャル成長においては、ＺｎおよびＺｎＣｌ2 の分子線
源２３はそれぞれ１個、ＳｅおよびＺｎＳの分子線源２
３はそれぞれ２個用いる。また、ｎ型Ｚｎ1-p Ｍｇp Ｓ
q Ｓｅ1-q クラッド層４５のエピタキシャル成長におい
ては、Ｚｎ、ＭｇおよびＺｎＣｌ2 の分子線源２３はそ
れぞれ１個、ＳｅおよびＺｎＳの分子線源２３はそれぞ
れ２個用いる。ｉ型Ｚｎ1-z Ｃｄz Ｓｅ量子井戸層から
なる活性層４７のエピタキシャル成長においては、Ｚｎ
およびＣｄの分子線源２３はそれぞれ１個、Ｓｅの分子
線源２３は２個用いる。ｐ型ＺｎＳu Ｓｅ1-u 光導波層
４８およびｐ型ＺｎＳv Ｓｅ1-v 層５０のエピタキシャ
ル成長においては、Ｚｎの分子線源２３は１個、Ｓｅお
よびＺｎＳの分子線源２３はそれぞれ２個用い、Ｎのド
ーピングはＥＣＲプラズマセル２７によりＮ2 プラズマ
を照射することにより行う。ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓ
ｅ1-q クラッド層４９のエピタキシャル成長において
は、ＺｎおよびＭｇの分子線源２３はそれぞれ１個、Ｓ
ｅおよびＺｎＳの分子線源２３はそれぞれ２個用い、Ｎ
のドーピングはＥＣＲプラズマセル２７によりＮ2 プラ
ズマを照射することにより行う。
【００４５】このように、三元または四元の混晶半導体
層であるｎ型ＺｎＳw Ｓｅ1-w バッファ層４４、ｎ型Ｚ
ｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４５、ｎ型ＺｎＳ
u Ｓｅ1-u 光導波層４６、ｐ型ＺｎＳu Ｓｅ1-u 光導波
層４８、ｐ型Ｚｎ1-p ＭｇpＳq Ｓｅ1-q クラッド層４
９およびｐ型ＺｎＳv Ｓｅ1-v 層５０のエピタキシャル
成長において、Ｓｅの分子線源２３を２個用いているこ
とにより、Ｓ原料としてＺｎＳを用いることにより発生
するＳｅの供給量の不足を補うことができ、これによっ
てこれらの混晶半導体層をそれらに適正なＶＩ／ＩＩ比
で成長させることができる。このため、これらの混晶半
導体層の結晶性を良好にすることができる。
層であるｎ型ＺｎＳw Ｓｅ1-w バッファ層４４、ｎ型Ｚ
ｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４５、ｎ型ＺｎＳ
u Ｓｅ1-u 光導波層４６、ｐ型ＺｎＳu Ｓｅ1-u 光導波
層４８、ｐ型Ｚｎ1-p ＭｇpＳq Ｓｅ1-q クラッド層４
９およびｐ型ＺｎＳv Ｓｅ1-v 層５０のエピタキシャル
成長において、Ｓｅの分子線源２３を２個用いているこ
とにより、Ｓ原料としてＺｎＳを用いることにより発生
するＳｅの供給量の不足を補うことができ、これによっ
てこれらの混晶半導体層をそれらに適正なＶＩ／ＩＩ比
で成長させることができる。このため、これらの混晶半
導体層の結晶性を良好にすることができる。
【００４６】ｐ型ＺｎＳｅコンタクト層５１およびｐ型
ＺｎＳｅ／ＺｎＴｅＭＱＷ層５２のｐ型ＺｎＳｅ層のエ
ピタキシャル成長においては、ＺｎおよびＳｅの分子線
源２３をそれぞれ１個用い、ＮのドーピングはＥＣＲプ
ラズマセル２７によりＮ2 プラズマを照射することによ
り行う。また、ｐ型ＺｎＴｅコンタクト層５３およびｐ
型ＺｎＳｅ／ＺｎＴｅＭＱＷ層５２のｐ型ＺｎＴｅ層の
エピタキシャル成長においては、ＺｎおよびＴｅの分子
線源２３をそれぞれ１個用い、ＮのドーピングはＥＣＲ
プラズマセル２７によりＮ2 プラズマを照射することに
より行う。
ＺｎＳｅ／ＺｎＴｅＭＱＷ層５２のｐ型ＺｎＳｅ層のエ
ピタキシャル成長においては、ＺｎおよびＳｅの分子線
源２３をそれぞれ１個用い、ＮのドーピングはＥＣＲプ
ラズマセル２７によりＮ2 プラズマを照射することによ
り行う。また、ｐ型ＺｎＴｅコンタクト層５３およびｐ
型ＺｎＳｅ／ＺｎＴｅＭＱＷ層５２のｐ型ＺｎＴｅ層の
エピタキシャル成長においては、ＺｎおよびＴｅの分子
線源２３をそれぞれ１個用い、ＮのドーピングはＥＣＲ
プラズマセル２７によりＮ2 プラズマを照射することに
より行う。
【００４７】この第１実施例において、Ｚｎ、Ｃｄ、Ｍ
ｇ、Ｓｅ、ＺｎＳおよびＴｅの各分子線源２３の分子線
の強度は、各層の成長に最適なＶＩ／ＩＩ比を得るため
に、具体的には例えば次のように設定される。まず、ｎ
型ＺｎＳｅバッファ層４３の成長初期においては、Ｚｎ
の分子線の強度は１．３×１０-6Ｔｏｒｒ、Ｓｅの分子
線の強度は９．１×１０-7Ｔｏｒｒに、それぞれ設定さ
れる。次に、それ以降におけるｎ型ＺｎＳｅバッファ層
４３の成長においては、Ｚｎの分子線の強度は１．３×
１０-6Ｔｏｒｒ、Ｓｅの分子線の強度は１．５×１０-6
Ｔｏｒｒに、それぞれ設定される。また、ｎ型ＺｎＳｅ
バッファ層４３上の三元または四元の混晶半導体層の成
長においては、Ｚｎの分子線の強度は１．３×１０-6Ｔ
ｏｒｒ、Ｃｄの分子線の強度は５．０×１０-7Ｔｏｒ
ｒ、Ｍｇの分子線の強度は１．０×１０-7Ｔｏｒｒ、１
本のＳｅの分子線の強度は１．５×１０-6Ｔｏｒｒ、も
う１本のＳｅの分子線の強度は９．０×１０-7Ｔｏｒ
ｒ、１本のＺｎＳの分子線の強度は５．０×１０-7Ｔｏ
ｒｒ、もう１本のＺｎＳの分子線の強度は１．２×１０
-6Ｔｏｒｒ、Ｔｅの分子線の強度は３．０×１０-7Ｔｏ
ｒｒに、それぞれ設定される。
ｇ、Ｓｅ、ＺｎＳおよびＴｅの各分子線源２３の分子線
の強度は、各層の成長に最適なＶＩ／ＩＩ比を得るため
に、具体的には例えば次のように設定される。まず、ｎ
型ＺｎＳｅバッファ層４３の成長初期においては、Ｚｎ
の分子線の強度は１．３×１０-6Ｔｏｒｒ、Ｓｅの分子
線の強度は９．１×１０-7Ｔｏｒｒに、それぞれ設定さ
れる。次に、それ以降におけるｎ型ＺｎＳｅバッファ層
４３の成長においては、Ｚｎの分子線の強度は１．３×
１０-6Ｔｏｒｒ、Ｓｅの分子線の強度は１．５×１０-6
Ｔｏｒｒに、それぞれ設定される。また、ｎ型ＺｎＳｅ
バッファ層４３上の三元または四元の混晶半導体層の成
長においては、Ｚｎの分子線の強度は１．３×１０-6Ｔ
ｏｒｒ、Ｃｄの分子線の強度は５．０×１０-7Ｔｏｒ
ｒ、Ｍｇの分子線の強度は１．０×１０-7Ｔｏｒｒ、１
本のＳｅの分子線の強度は１．５×１０-6Ｔｏｒｒ、も
う１本のＳｅの分子線の強度は９．０×１０-7Ｔｏｒ
ｒ、１本のＺｎＳの分子線の強度は５．０×１０-7Ｔｏ
ｒｒ、もう１本のＺｎＳの分子線の強度は１．２×１０
-6Ｔｏｒｒ、Ｔｅの分子線の強度は３．０×１０-7Ｔｏ
ｒｒに、それぞれ設定される。
【００４８】このとき、ｎ型ＺｎＳｅバッファ層４３の
成長初期時におけるＶＩ／ＩＩ比は０．７、それ以降の
ｎ型ＺｎＳｅバッファ層４３の成長時におけるＶＩ／Ｉ
Ｉ比は１．１５、ｎ型ＺｎＳw Ｓｅ1-w バッファ層４
４、ｎ型ＺｎＳu Ｓｅ1-u 光導波層４６、ｐ型ＺｎＳu
Ｓｅ1-u 光導波層４８およびｐ型ＺｎＳv Ｓｅ1-v 層５
０の成長時におけるＶＩ／ＩＩ比は１．１１、ｎ型Ｚｎ
1-p Ｍｇp Ｓq Ｓｅ1-qクラッド層４５およびｐ型Ｚｎ
1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４９の成長時におけ
るＶＩ／ＩＩ比は１．４４である。また、ｉ型Ｚｎ1-z
Ｃｄz Ｓｅ量子井戸層からなる活性層４７の成長時にお
けるＶＩ／ＩＩ比は１．３３である。
成長初期時におけるＶＩ／ＩＩ比は０．７、それ以降の
ｎ型ＺｎＳｅバッファ層４３の成長時におけるＶＩ／Ｉ
Ｉ比は１．１５、ｎ型ＺｎＳw Ｓｅ1-w バッファ層４
４、ｎ型ＺｎＳu Ｓｅ1-u 光導波層４６、ｐ型ＺｎＳu
Ｓｅ1-u 光導波層４８およびｐ型ＺｎＳv Ｓｅ1-v 層５
０の成長時におけるＶＩ／ＩＩ比は１．１１、ｎ型Ｚｎ
1-p Ｍｇp Ｓq Ｓｅ1-qクラッド層４５およびｐ型Ｚｎ
1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４９の成長時におけ
るＶＩ／ＩＩ比は１．４４である。また、ｉ型Ｚｎ1-z
Ｃｄz Ｓｅ量子井戸層からなる活性層４７の成長時にお
けるＶＩ／ＩＩ比は１．３３である。
【００４９】この第１実施例においては、ｎ型Ｚｎ1-p
Ｍｇp Ｓq Ｓｅ1-q クラッド層４５およびｐ型Ｚｎ1-p
Ｍｇp Ｓq Ｓｅ1-q クラッド層４９のＭｇ組成比ｐは例
えば０．０９、Ｓ組成比ｑは例えば０．１８である。こ
れらのＭｇ組成比ｐ＝０．０９およびＳ組成比ｑ＝０．
１８を有するｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド
層４５およびｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド
層４９はＧａＡｓと格子整合する。活性層４７を構成す
るｉ型Ｚｎ1-z Ｃｄz Ｓｅ量子井戸層のＣｄ組成比ｚは
発光波長に応じて選択されるが、例えば０．１９であ
る。一方、ｎ型ＺｎＳw Ｓｅ1-w バッファ層４４、ｎ型
ＺｎＳu Ｓｅ1-u 光導波層４６、ｐ型ＺｎＳu Ｓｅ1-u
光導波層４８およびｐ型ＺｎＳv Ｓｅ1-v 層５０のＳ組
成比ｕは、ｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層
４５およびｐ型Ｚｎ1-p Ｍｇp ＳqＳｅ1-q クラッド層
４９との格子整合をとる観点からは、０．０６であるの
が最も好ましい。
Ｍｇp Ｓq Ｓｅ1-q クラッド層４５およびｐ型Ｚｎ1-p
Ｍｇp Ｓq Ｓｅ1-q クラッド層４９のＭｇ組成比ｐは例
えば０．０９、Ｓ組成比ｑは例えば０．１８である。こ
れらのＭｇ組成比ｐ＝０．０９およびＳ組成比ｑ＝０．
１８を有するｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド
層４５およびｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド
層４９はＧａＡｓと格子整合する。活性層４７を構成す
るｉ型Ｚｎ1-z Ｃｄz Ｓｅ量子井戸層のＣｄ組成比ｚは
発光波長に応じて選択されるが、例えば０．１９であ
る。一方、ｎ型ＺｎＳw Ｓｅ1-w バッファ層４４、ｎ型
ＺｎＳu Ｓｅ1-u 光導波層４６、ｐ型ＺｎＳu Ｓｅ1-u
光導波層４８およびｐ型ＺｎＳv Ｓｅ1-v 層５０のＳ組
成比ｕは、ｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層
４５およびｐ型Ｚｎ1-p Ｍｇp ＳqＳｅ1-q クラッド層
４９との格子整合をとる観点からは、０．０６であるの
が最も好ましい。
【００５０】この場合、ｎ型ＧａＡｓバッファ層４２の
厚さは例えば０．２５μｍ、ＮD −ＮA （ＮD ：ドナー
濃度、ＮA ：アクセプタ濃度）は例えば２×１０18ｃｍ
-3である。ｎ型ＺｎＳｅバッファ層４３の厚さは、Ｚｎ
Ｓｅの臨界膜厚（〜１００ｎｍ）よりも十分に小さく選
ばれ、ここでは例えば２０ｎｍ、ＮD −ＮA は例えば５
×１０17ｃｍ-3である。ｎ型ＺｎＳw Ｓｅ1-w バッファ
層４４の厚さは例えば１００ｎｍ、ＮD −ＮA は例えば
５×１０17ｃｍ-3である。ｎ型Ｚｎ1-p ＭｇpＳq Ｓｅ
1-q クラッド層４５の厚さは例えば１μｍ、ＮD −ＮA
は例えば５×１０17ｃｍ-3である。また、ｎ型ＺｎＳu
Ｓｅ1-u 光導波層４６の厚さは例えば９０ｎｍ、ＮD −
ＮA は例えば５×１０17ｃｍ-3である。一方、ｐ型Ｚｎ
Ｓu Ｓｅ1-u 光導波層４８の厚さは例えば９０ｎｍ、Ｎ
A −ＮD は例えば１×１０18ｃｍ-3である。ｐ型Ｚｎ
1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４９の厚さは例えば
１μｍ、ＮA −ＮD は例えば２×１０17ｃｍ-3である。
ｐ型ＺｎＳv Ｓｅ1-v 層５０の厚さは例えば２００ｎ
ｍ、ＮA −ＮD は例えば１×１０18ｃｍ-3である。ｐ型
ＺｎＳｅコンタクト層５１の厚さは例えば１００ｎｍ、
ＮA −ＮD は例えば１×１０18ｃｍ-3である。ｐ型Ｚｎ
Ｔｅコンタクト層５３の厚さは例えば４０ｎｍ、ＮA −
ＮD は例えば１×１０19ｃｍ-3である。
厚さは例えば０．２５μｍ、ＮD −ＮA （ＮD ：ドナー
濃度、ＮA ：アクセプタ濃度）は例えば２×１０18ｃｍ
-3である。ｎ型ＺｎＳｅバッファ層４３の厚さは、Ｚｎ
Ｓｅの臨界膜厚（〜１００ｎｍ）よりも十分に小さく選
ばれ、ここでは例えば２０ｎｍ、ＮD −ＮA は例えば５
×１０17ｃｍ-3である。ｎ型ＺｎＳw Ｓｅ1-w バッファ
層４４の厚さは例えば１００ｎｍ、ＮD −ＮA は例えば
５×１０17ｃｍ-3である。ｎ型Ｚｎ1-p ＭｇpＳq Ｓｅ
1-q クラッド層４５の厚さは例えば１μｍ、ＮD −ＮA
は例えば５×１０17ｃｍ-3である。また、ｎ型ＺｎＳu
Ｓｅ1-u 光導波層４６の厚さは例えば９０ｎｍ、ＮD −
ＮA は例えば５×１０17ｃｍ-3である。一方、ｐ型Ｚｎ
Ｓu Ｓｅ1-u 光導波層４８の厚さは例えば９０ｎｍ、Ｎ
A −ＮD は例えば１×１０18ｃｍ-3である。ｐ型Ｚｎ
1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４９の厚さは例えば
１μｍ、ＮA −ＮD は例えば２×１０17ｃｍ-3である。
ｐ型ＺｎＳv Ｓｅ1-v 層５０の厚さは例えば２００ｎ
ｍ、ＮA −ＮD は例えば１×１０18ｃｍ-3である。ｐ型
ＺｎＳｅコンタクト層５１の厚さは例えば１００ｎｍ、
ＮA −ＮD は例えば１×１０18ｃｍ-3である。ｐ型Ｚｎ
Ｔｅコンタクト層５３の厚さは例えば４０ｎｍ、ＮA −
ＮD は例えば１×１０19ｃｍ-3である。
【００５１】次に、上述のようにＭＢＥ法により各層の
エピタキシャル成長を行った後、ｐ型ＺｎＴｅコンタク
ト層５３上にリソグラフィーにより所定幅のストライプ
形状のレジストパターン（図示せず）を形成し、このレ
ジストパターンをマスクとしてｐ型ＺｎＳv Ｓｅ1-v 層
５０の厚さ方向の途中までウエットエッチング法により
エッチングする。これによって、ｐ型ＺｎＳv Ｓｅ1-v
層５０の上層部、ｐ型ＺｎＳｅコンタクト層５１、ｐ型
ＺｎＳｅ／ＺｎＴｅＭＱＷ層５２およびｐ型ＺｎＴｅコ
ンタクト層５３がストライプ形状にパターニングされ
る。
エピタキシャル成長を行った後、ｐ型ＺｎＴｅコンタク
ト層５３上にリソグラフィーにより所定幅のストライプ
形状のレジストパターン（図示せず）を形成し、このレ
ジストパターンをマスクとしてｐ型ＺｎＳv Ｓｅ1-v 層
５０の厚さ方向の途中までウエットエッチング法により
エッチングする。これによって、ｐ型ＺｎＳv Ｓｅ1-v
層５０の上層部、ｐ型ＺｎＳｅコンタクト層５１、ｐ型
ＺｎＳｅ／ＺｎＴｅＭＱＷ層５２およびｐ型ＺｎＴｅコ
ンタクト層５３がストライプ形状にパターニングされ
る。
【００５２】次に、上述のエッチングに用いたレジスト
パターンを残したまま全面にＡｌ2Ｏ3 膜を真空蒸着し
た後、このレジストパターンを、その上に形成されたＡ
ｌ2Ｏ3 膜とともに除去する（リフトオフ）。これによ
って、ストライプ部以外の部分のｐ型ＺｎＳv Ｓｅ1-v
層５０上にのみＡｌ2 Ｏ3 膜からなる絶縁層５４が形成
される。
パターンを残したまま全面にＡｌ2Ｏ3 膜を真空蒸着し
た後、このレジストパターンを、その上に形成されたＡ
ｌ2Ｏ3 膜とともに除去する（リフトオフ）。これによ
って、ストライプ部以外の部分のｐ型ＺｎＳv Ｓｅ1-v
層５０上にのみＡｌ2 Ｏ3 膜からなる絶縁層５４が形成
される。
【００５３】次に、ストライプ形状のｐ型ＺｎＴｅコン
タクト層５３および絶縁層５４の全面にＰｄ膜、Ｐｔ膜
およびＡｕ膜を順次真空蒸着してＰｄ／Ｐｔ／Ａｕ電極
からなるｐ側電極５５を形成し、その後必要に応じて熱
処理を行って、このｐ側電極５５をｐ型ＺｎＴｅコンタ
クト層５３にオーム性接触させる。一方、ｎ型ＧａＡｓ
基板４１の裏面にはＩｎ電極のようなｎ側電極５６を形
成する。
タクト層５３および絶縁層５４の全面にＰｄ膜、Ｐｔ膜
およびＡｕ膜を順次真空蒸着してＰｄ／Ｐｔ／Ａｕ電極
からなるｐ側電極５５を形成し、その後必要に応じて熱
処理を行って、このｐ側電極５５をｐ型ＺｎＴｅコンタ
クト層５３にオーム性接触させる。一方、ｎ型ＧａＡｓ
基板４１の裏面にはＩｎ電極のようなｎ側電極５６を形
成する。
【００５４】この後、以上のようにしてレーザー構造が
形成されたｎ型ＧａＡｓ基板４１をバー状に劈開して両
共振器端面を形成した後、例えば真空蒸着法により、フ
ロント側の端面にＡｌ2 Ｏ3 膜５７とＳｉ膜５８とから
なる多層膜を形成するとともに、リア側の端面にＡｌ2
Ｏ3 膜５７とＳｉ膜５８とを２周期繰り返した多層膜を
形成する。このように端面コーティングを施した後、こ
のバーを劈開してチップ化し、パッケージングを行う。
ここで、Ａｌ2 Ｏ3 膜５７とＳｉ膜５８とからなる多層
膜の厚さは、それに屈折率をかけた光学的距離が、レー
ザー光の発振波長の１／４に等しくなるように選ばれ
る。このような端面コーティングが施されていることに
より、例えば、フロント側の端面の反射率を７０％、リ
ア側の端面の反射率を９５％にすることができる。
形成されたｎ型ＧａＡｓ基板４１をバー状に劈開して両
共振器端面を形成した後、例えば真空蒸着法により、フ
ロント側の端面にＡｌ2 Ｏ3 膜５７とＳｉ膜５８とから
なる多層膜を形成するとともに、リア側の端面にＡｌ2
Ｏ3 膜５７とＳｉ膜５８とを２周期繰り返した多層膜を
形成する。このように端面コーティングを施した後、こ
のバーを劈開してチップ化し、パッケージングを行う。
ここで、Ａｌ2 Ｏ3 膜５７とＳｉ膜５８とからなる多層
膜の厚さは、それに屈折率をかけた光学的距離が、レー
ザー光の発振波長の１／４に等しくなるように選ばれ
る。このような端面コーティングが施されていることに
より、例えば、フロント側の端面の反射率を７０％、リ
ア側の端面の反射率を９５％にすることができる。
【００５５】なお、ｐ型ＺｎＳv Ｓｅ1-v 層５０は、場
合により、ｐ型Ｚｎ1-p Ｍｇp ＳqＳｅ1-q クラッド層
４９に加えた第２のｐ型クラッド層としての機能、ｐ型
Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４９との格子整
合をとる機能、ヒートシンク上へのレーザーチップのマ
ウントの際のチップ端面におけるはんだの這い上がりに
よる短絡を防止するためのスペーサ層としての機能など
のうちの一または二以上の機能を有する。
合により、ｐ型Ｚｎ1-p Ｍｇp ＳqＳｅ1-q クラッド層
４９に加えた第２のｐ型クラッド層としての機能、ｐ型
Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４９との格子整
合をとる機能、ヒートシンク上へのレーザーチップのマ
ウントの際のチップ端面におけるはんだの這い上がりに
よる短絡を防止するためのスペーサ層としての機能など
のうちの一または二以上の機能を有する。
【００５６】また、ｐ型ＺｎＳｅ／ＺｎＴｅＭＱＷ層５
２は、ｐ型ＺｎＳｅコンタクト層５１とｐ型ＺｎＴｅコ
ンタクト層５３とを直接接合したときにはその接合界面
において価電子帯に約０．８ｅＶの大きなバンド不連続
が生じ、これが、ｐ側電極５５から注入される正孔がｐ
型ＺｎＴｅコンタクト層５３からｐ型ＺｎＳｅコンタク
ト層５１に移動する際の障壁となることから、この障壁
を実効的になくすためのものである。このｐ型ＺｎＳｅ
／ＺｎＴｅＭＱＷ層５２においては、例えば、ｐ型Ｚｎ
Ｔｅからなる量子井戸層のそれぞれに形成される第１量
子準位Ｅ1 がｐ型ＺｎＳｅおよびｐ型ＺｎＴｅの価電子
帯の頂上のエネルギーと一致し、しかも互いに等しくな
るように量子井戸層の厚さ、すなわち井戸幅ＬW を段階
的に変える。この場合、ｐ側電極５５からｐ型ＺｎＴｅ
コンタクト層５３に注入された正孔は、このｐ型ＺｎＴ
ｅコンタクト層５３を通った後、ｐ型ＺｎＳｅ／ＺｎＴ
ｅＭＱＷ層５２のそれぞれの量子井戸に形成された第１
量子準位Ｅ1 を介して共鳴トンネリングによりｐ型Ｚｎ
Ｓｅコンタクト層５１側に流れることができ、ｐ型Ｚｎ
Ｓｅコンタクト層５１とｐ型ＺｎＴｅコンタクト層５３
との接合の界面におけるポテンシャル障壁が実効的にな
くなる。
２は、ｐ型ＺｎＳｅコンタクト層５１とｐ型ＺｎＴｅコ
ンタクト層５３とを直接接合したときにはその接合界面
において価電子帯に約０．８ｅＶの大きなバンド不連続
が生じ、これが、ｐ側電極５５から注入される正孔がｐ
型ＺｎＴｅコンタクト層５３からｐ型ＺｎＳｅコンタク
ト層５１に移動する際の障壁となることから、この障壁
を実効的になくすためのものである。このｐ型ＺｎＳｅ
／ＺｎＴｅＭＱＷ層５２においては、例えば、ｐ型Ｚｎ
Ｔｅからなる量子井戸層のそれぞれに形成される第１量
子準位Ｅ1 がｐ型ＺｎＳｅおよびｐ型ＺｎＴｅの価電子
帯の頂上のエネルギーと一致し、しかも互いに等しくな
るように量子井戸層の厚さ、すなわち井戸幅ＬW を段階
的に変える。この場合、ｐ側電極５５からｐ型ＺｎＴｅ
コンタクト層５３に注入された正孔は、このｐ型ＺｎＴ
ｅコンタクト層５３を通った後、ｐ型ＺｎＳｅ／ＺｎＴ
ｅＭＱＷ層５２のそれぞれの量子井戸に形成された第１
量子準位Ｅ1 を介して共鳴トンネリングによりｐ型Ｚｎ
Ｓｅコンタクト層５１側に流れることができ、ｐ型Ｚｎ
Ｓｅコンタクト層５１とｐ型ＺｎＴｅコンタクト層５３
との接合の界面におけるポテンシャル障壁が実効的にな
くなる。
【００５７】以上のように、この第１実施例によれば、
ｎ型ＺｎＳｅバッファ層４３の成長初期にはＶＩ／ＩＩ
比、すなわちＺｎの分子線の強度に対するＳｅの分子線
の強度の比を１よりも小さくして成長を行い、それ以降
のｎ型ＺｎＳｅバッファ層４３の成長においてはＺｎの
分子線の強度に対するＳｅの分子線の強度の比を１〜
１．５にして成長を行っているため、ｎ型ＧａＡｓバッ
ファ層４２との界面部分を含めた全体の結晶性が良好な
ｎ型ＺｎＳｅバッファ層４３を成長させることができ
る。また、三元または四元の混晶半導体層であるｎ型Ｚ
ｎＳw Ｓｅ1-w バッファ層４４、ｎ型Ｚｎ1-p Ｍｇp Ｓ
q Ｓｅ1-q クラッド層４５、ｎ型ＺｎＳu Ｓｅ1-u 光導
波層４６、ｐ型ＺｎＳu Ｓｅ1-u 光導波層４８、ｐ型Ｚ
ｎ1-p ＭｇpＳq Ｓｅ1-q クラッド層４９およびｐ型Ｚ
ｎＳv Ｓｅ1-v 層５０の成長においては、Ｓｅの分子線
源２３を２個、したがってＳｅの分子線を２本同時に用
いていることにより、これらの混晶半導体層の成長をそ
れらに適正なＶＩ／ＩＩ比で行うことができ、それによ
ってこれらの混晶半導体層の結晶性を良好にすることが
できる。また、透過型電子顕微鏡（ＴＥＭ）による断面
観察から、従来見られた活性層４７の付近のうねりも消
失しており、層表面が平坦になっていることがわかっ
た。これによって、この活性層４７の付近のうねりに起
因する発光損失の低減を図ることができる。
ｎ型ＺｎＳｅバッファ層４３の成長初期にはＶＩ／ＩＩ
比、すなわちＺｎの分子線の強度に対するＳｅの分子線
の強度の比を１よりも小さくして成長を行い、それ以降
のｎ型ＺｎＳｅバッファ層４３の成長においてはＺｎの
分子線の強度に対するＳｅの分子線の強度の比を１〜
１．５にして成長を行っているため、ｎ型ＧａＡｓバッ
ファ層４２との界面部分を含めた全体の結晶性が良好な
ｎ型ＺｎＳｅバッファ層４３を成長させることができ
る。また、三元または四元の混晶半導体層であるｎ型Ｚ
ｎＳw Ｓｅ1-w バッファ層４４、ｎ型Ｚｎ1-p Ｍｇp Ｓ
q Ｓｅ1-q クラッド層４５、ｎ型ＺｎＳu Ｓｅ1-u 光導
波層４６、ｐ型ＺｎＳu Ｓｅ1-u 光導波層４８、ｐ型Ｚ
ｎ1-p ＭｇpＳq Ｓｅ1-q クラッド層４９およびｐ型Ｚ
ｎＳv Ｓｅ1-v 層５０の成長においては、Ｓｅの分子線
源２３を２個、したがってＳｅの分子線を２本同時に用
いていることにより、これらの混晶半導体層の成長をそ
れらに適正なＶＩ／ＩＩ比で行うことができ、それによ
ってこれらの混晶半導体層の結晶性を良好にすることが
できる。また、透過型電子顕微鏡（ＴＥＭ）による断面
観察から、従来見られた活性層４７の付近のうねりも消
失しており、層表面が平坦になっていることがわかっ
た。これによって、この活性層４７の付近のうねりに起
因する発光損失の低減を図ることができる。
【００５８】以上により、特性が良好でしかも長寿命の
半導体レーザーを実現することができる。
半導体レーザーを実現することができる。
【００５９】次に、この発明の第２実施例について説明
する。
する。
【００６０】上述の第１実施例による半導体レーザーの
製造方法においては、三元または四元の混晶半導体層の
成長をそれらに適正なＶＩ／ＩＩ比で行うために、それ
らの成長時にＳｅの分子線源２３を２個用いているが、
この第２実施例による半導体レーザーの製造方法におい
ては、これらの混晶半導体層の成長時においても分子線
源２３はただ１個用い、その代わりにこれらの混晶半導
体層の成長時にＳｅの分子線源２３の温度をｎ型ＺｎＳ
ｅバッファ層４３の成長時に比べて高くする。そして、
これによって、これらの混晶半導体層の成長時における
Ｓｅの分子線の強度を増大させ、Ｓｅの分子線源２３を
２個用いた場合と同様に、これらの混晶半導体層をそれ
らに適正なＶＩ／ＩＩ比で成長させる。
製造方法においては、三元または四元の混晶半導体層の
成長をそれらに適正なＶＩ／ＩＩ比で行うために、それ
らの成長時にＳｅの分子線源２３を２個用いているが、
この第２実施例による半導体レーザーの製造方法におい
ては、これらの混晶半導体層の成長時においても分子線
源２３はただ１個用い、その代わりにこれらの混晶半導
体層の成長時にＳｅの分子線源２３の温度をｎ型ＺｎＳ
ｅバッファ層４３の成長時に比べて高くする。そして、
これによって、これらの混晶半導体層の成長時における
Ｓｅの分子線の強度を増大させ、Ｓｅの分子線源２３を
２個用いた場合と同様に、これらの混晶半導体層をそれ
らに適正なＶＩ／ＩＩ比で成長させる。
【００６１】この第２実施例による半導体レーザーの製
造方法の他のことは、第１実施例による半導体レーザー
の製造方法と同様であるので、説明を省略する。
造方法の他のことは、第１実施例による半導体レーザー
の製造方法と同様であるので、説明を省略する。
【００６２】この第２実施例によっても、第１実施例と
同様な利点を得ることができる。
同様な利点を得ることができる。
【００６３】次に、この発明の第３実施例について説明
する。
する。
【００６４】この第３実施例による半導体レーザーの製
造方法においては、ｎ型ＺｎＳｅバッファ層４３の初期
成長の方法が第１実施例と異なる。すなわち、第１実施
例による半導体レーザーの製造方法においては、ｎ型Ｚ
ｎＳｅバッファ層４３の成長初期におけるＺｎの分子線
源２３の温度を低く設定することによりｎ型ＺｎＳｅバ
ッファ層４３の成長初期におけるＺｎの分子線の強度に
対するＳｅの分子線の強度の比を１よりも小さい値に設
定しているが、この第３実施例による半導体レーザーの
製造方法においては、ｎ型ＺｎＳｅバッファ層４３の成
長初期にいわゆるマイグレーション・エンハンスト・エ
ピタキシー（ＭＥＥ）成長を行うことにより、同様なこ
とを達成する。具体的には、このｎ型ＺｎＳｅバッファ
層４３の成長初期に、図４に示すように、Ｚｎの分子線
源のシャッターを成長開始直後から開けたままの状態で
Ｓｅの分子線源のシャッターを繰り返し開閉することに
より、ＭＥＥ成長を行う。図４におけるＳｅの分子線源
のシャッターが開いている時間ｔ1 および閉まっている
時間ｔ2 は、例えばそれぞれ５秒である。
造方法においては、ｎ型ＺｎＳｅバッファ層４３の初期
成長の方法が第１実施例と異なる。すなわち、第１実施
例による半導体レーザーの製造方法においては、ｎ型Ｚ
ｎＳｅバッファ層４３の成長初期におけるＺｎの分子線
源２３の温度を低く設定することによりｎ型ＺｎＳｅバ
ッファ層４３の成長初期におけるＺｎの分子線の強度に
対するＳｅの分子線の強度の比を１よりも小さい値に設
定しているが、この第３実施例による半導体レーザーの
製造方法においては、ｎ型ＺｎＳｅバッファ層４３の成
長初期にいわゆるマイグレーション・エンハンスト・エ
ピタキシー（ＭＥＥ）成長を行うことにより、同様なこ
とを達成する。具体的には、このｎ型ＺｎＳｅバッファ
層４３の成長初期に、図４に示すように、Ｚｎの分子線
源のシャッターを成長開始直後から開けたままの状態で
Ｓｅの分子線源のシャッターを繰り返し開閉することに
より、ＭＥＥ成長を行う。図４におけるＳｅの分子線源
のシャッターが開いている時間ｔ1 および閉まっている
時間ｔ2 は、例えばそれぞれ５秒である。
【００６５】この第３実施例による半導体レーザーの製
造方法の他のことは、第１実施例による半導体レーザー
の製造方法と同様であるので、説明を省略する。
造方法の他のことは、第１実施例による半導体レーザー
の製造方法と同様であるので、説明を省略する。
【００６６】この第３実施例によっても、第１実施例と
同様な利点を得ることができる。
同様な利点を得ることができる。
【００６７】以上のように、第１実施例、第２実施例お
よび第３実施例のいずれの実施例によっても、ｎ型Ｚｎ
Ｓｅバッファ層４３や、三元または四元の混晶半導体層
であるｎ型ＺｎＳw Ｓｅ1-w バッファ層４４、ｎ型Ｚｎ
1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４５、ｎ型ＺｎＳu
Ｓｅ1-u 光導波層４６、ｐ型ＺｎＳu Ｓｅ1-u 光導波層
４８、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４９
およびｐ型ＺｎＳv Ｓｅ1-v 層５０の結晶性を良好にす
ることができることができるが、ここで、このように結
晶性が良好であることを裏付ける積層欠陥密度の測定結
果の一例について説明する。
よび第３実施例のいずれの実施例によっても、ｎ型Ｚｎ
Ｓｅバッファ層４３や、三元または四元の混晶半導体層
であるｎ型ＺｎＳw Ｓｅ1-w バッファ層４４、ｎ型Ｚｎ
1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４５、ｎ型ＺｎＳu
Ｓｅ1-u 光導波層４６、ｐ型ＺｎＳu Ｓｅ1-u 光導波層
４８、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４９
およびｐ型ＺｎＳv Ｓｅ1-v 層５０の結晶性を良好にす
ることができることができるが、ここで、このように結
晶性が良好であることを裏付ける積層欠陥密度の測定結
果の一例について説明する。
【００６８】この積層欠陥密度の測定に用いた試料は、
次のようにして作製した。まず、第１実施例と同様なプ
ロセスにより、ｎ型ＧａＡｓ基板４１上にｎ型ＧａＡｓ
バッファ層４２からｐ型ＺｎＴｅコンタクト層５３まで
順次エピタキシャル成長させて半導体積層構造を製造す
る。ここで、ｎ型ＺｎＳｅバッファ層４３の成長には第
３実施例で述べたＭＥＥ成長を用いた。次に、ｎ型Ｇａ
Ａｓ基板４１の裏面にＩｎ電極をｎ側電極５６として形
成し、ｐ型ＺｎＴｅコンタクト層５３上には部分的に窓
が開口された厚さ５ｎｍのＡｕ電極をｐ側電極５５とし
て形成する。これによって、試料が作製される。
次のようにして作製した。まず、第１実施例と同様なプ
ロセスにより、ｎ型ＧａＡｓ基板４１上にｎ型ＧａＡｓ
バッファ層４２からｐ型ＺｎＴｅコンタクト層５３まで
順次エピタキシャル成長させて半導体積層構造を製造す
る。ここで、ｎ型ＺｎＳｅバッファ層４３の成長には第
３実施例で述べたＭＥＥ成長を用いた。次に、ｎ型Ｇａ
Ａｓ基板４１の裏面にＩｎ電極をｎ側電極５６として形
成し、ｐ型ＺｎＴｅコンタクト層５３上には部分的に窓
が開口された厚さ５ｎｍのＡｕ電極をｐ側電極５５とし
て形成する。これによって、試料が作製される。
【００６９】積層欠陥密度の測定は、上述のようにして
作製された試料のｐ側電極５５およびｎ側電極５６間に
通電し、Ａｕ電極の窓部に観察される黒点の数を測定す
ることにより行った。その結果、積層欠陥密度は１．３
×１０3 ｃｍ-2と極めて低かった。
作製された試料のｐ側電極５５およびｎ側電極５６間に
通電し、Ａｕ電極の窓部に観察される黒点の数を測定す
ることにより行った。その結果、積層欠陥密度は１．３
×１０3 ｃｍ-2と極めて低かった。
【００７０】以上、この発明の実施例について具体的に
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
【００７１】例えば、上述の実施例においては、活性層
４７としてｉ型Ｚｎ1-z Ｃｄz Ｓｅ量子井戸層を用いて
いるが、この活性層４７としては、例えばＺｎＣｄＳｅ
／ＺｎＳｅなどのＭＱＷ層を用いてもよい。
４７としてｉ型Ｚｎ1-z Ｃｄz Ｓｅ量子井戸層を用いて
いるが、この活性層４７としては、例えばＺｎＣｄＳｅ
／ＺｎＳｅなどのＭＱＷ層を用いてもよい。
【００７２】また、上述の実施例においては、基板とし
てｎ型ＧａＡｓ基板４１を用いているが、この基板とし
ては、他のＩＩＩ−Ｖ族化合物半導体の基板を用いても
よいし、ＩＩ−ＶＩ族化合物半導体の基板、例えばＺｎ
Ｓｅ基板を用いてもよい。
てｎ型ＧａＡｓ基板４１を用いているが、この基板とし
ては、他のＩＩＩ−Ｖ族化合物半導体の基板を用いても
よいし、ＩＩ−ＶＩ族化合物半導体の基板、例えばＺｎ
Ｓｅ基板を用いてもよい。
【００７３】さらに、上述の実施例においては、ＳＣＨ
構造を有する半導体レーザーの製造にこの発明を適用し
た場合について説明したが、この発明は、いわゆるＤＨ
構造（Double Heterostructure）を有する半導体レーザ
ーは勿論、例えば発光ダイオードの製造に適用すること
も可能である。
構造を有する半導体レーザーの製造にこの発明を適用し
た場合について説明したが、この発明は、いわゆるＤＨ
構造（Double Heterostructure）を有する半導体レーザ
ーは勿論、例えば発光ダイオードの製造に適用すること
も可能である。
【００７４】また、上述の実施例においては、図１に示
すＭＢＥ装置を用いて各層の成長を行っているが、この
図１に示すＭＢＥ装置は一例に過ぎず、これと異なる構
成のＭＢＥ装置を用いて成長を行ってもよい。
すＭＢＥ装置を用いて各層の成長を行っているが、この
図１に示すＭＢＥ装置は一例に過ぎず、これと異なる構
成のＭＢＥ装置を用いて成長を行ってもよい。
【００７５】
【発明の効果】以上説明したように、この発明の第１の
発明による半導体積層構造によれば、積層欠陥密度が１
０4 ｃｍ-2未満と低いことにより、ＺｎＳｅ層を含む良
好な結晶性を有する半導体積層構造を実現することがで
きる。
発明による半導体積層構造によれば、積層欠陥密度が１
０4 ｃｍ-2未満と低いことにより、ＺｎＳｅ層を含む良
好な結晶性を有する半導体積層構造を実現することがで
きる。
【００７６】この発明の第２の発明による半導体積層構
造の製造方法によれば、成長初期はＺｎの分子線の強度
に対するＳｅの分子線の強度の比を１よりも小さくして
ＺｎＳｅ層を成長させ、その後Ｚｎの分子線の強度に対
するＳｅの分子線の強度の比を１ないし１．５としてＺ
ｎＳｅ層を成長させるようにしているので、結晶性が良
好なＺｎＳｅ層を含む半導体積層構造を製造することが
できる。
造の製造方法によれば、成長初期はＺｎの分子線の強度
に対するＳｅの分子線の強度の比を１よりも小さくして
ＺｎＳｅ層を成長させ、その後Ｚｎの分子線の強度に対
するＳｅの分子線の強度の比を１ないし１．５としてＺ
ｎＳｅ層を成長させるようにしているので、結晶性が良
好なＺｎＳｅ層を含む半導体積層構造を製造することが
できる。
【００７７】この発明の第３の発明による半導体積層構
造の製造方法によれば、ＩＩ−ＶＩ族化合物半導体層の
成長時に用いるＳｅの分子線の強度をＺｎＳｅ層の成長
時に用いるＳｅの分子線の強度よりも高くするようにし
ているので、結晶性が良好なＩＩ−ＶＩ族化合物半導体
層を含む半導体積層構造を製造することができる。
造の製造方法によれば、ＩＩ−ＶＩ族化合物半導体層の
成長時に用いるＳｅの分子線の強度をＺｎＳｅ層の成長
時に用いるＳｅの分子線の強度よりも高くするようにし
ているので、結晶性が良好なＩＩ−ＶＩ族化合物半導体
層を含む半導体積層構造を製造することができる。
【００７８】この発明の第４の発明による半導体積層構
造の製造方法によれば、ＺｎＳｅ層の成長時におけるＩ
Ｉ族元素の分子線の強度に対するＶＩ族元素の分子線の
強度の比を１．０〜１０．０、ＺｎＳＳｅ層の成長時に
おけるＩＩ族元素の分子線の強度に対するＶＩ族元素の
分子線の強度の比を１．０〜８．２、ＺｎＭｇＳＳｅ層
の成長時におけるＩＩ族元素の分子線の強度に対するＶ
Ｉ族元素の分子線の強度の比を１．０〜８．０とするよ
うにしているので、結晶性が良好なＩＩ−ＶＩ族化合物
半導体層を含む半導体積層構造を製造することができ
る。
造の製造方法によれば、ＺｎＳｅ層の成長時におけるＩ
Ｉ族元素の分子線の強度に対するＶＩ族元素の分子線の
強度の比を１．０〜１０．０、ＺｎＳＳｅ層の成長時に
おけるＩＩ族元素の分子線の強度に対するＶＩ族元素の
分子線の強度の比を１．０〜８．２、ＺｎＭｇＳＳｅ層
の成長時におけるＩＩ族元素の分子線の強度に対するＶ
Ｉ族元素の分子線の強度の比を１．０〜８．０とするよ
うにしているので、結晶性が良好なＩＩ−ＶＩ族化合物
半導体層を含む半導体積層構造を製造することができ
る。
【図１】この発明の実施例において用いられるＭＢＥ装
置を示す略線図である。
置を示す略線図である。
【図２】この発明の第１実施例により製造される半導体
レーザーの共振器長方向に垂直な断面図である。
レーザーの共振器長方向に垂直な断面図である。
【図３】この発明の第１実施例により製造される半導体
レーザーの共振器長方向に平行な断面図である。
レーザーの共振器長方向に平行な断面図である。
【図４】この発明の第３実施例による半導体レーザーの
製造方法におけるｎ型ＺｎＳｅバッファ層の成長初期の
Ｚｎの分子線源のシャッターおよびＳｅの分子線源のシ
ャッターの開閉のシーケンス図である。
製造方法におけるｎ型ＺｎＳｅバッファ層の成長初期の
Ｚｎの分子線源のシャッターおよびＳｅの分子線源のシ
ャッターの開閉のシーケンス図である。
１０、２０ 真空容器 ３０ 真空搬送路 ４１ ｎ型ＧａＡｓ基板 ４２ ｎ型ＧａＡｓバッファ層 ４３ ｎ型ＺｎＳｅバッファ層 ４４ ｎ型ＺｎＳw Ｓｅ1-w バッファ層 ４５ ｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層 ４６ ｎ型ＺｎＳu Ｓｅ1-u 光導波層 ４７ 活性層 ４８ ｐ型ＺｎＳu Ｓｅ1-u 光導波層 ４９ ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層 ５０ ｐ型ＺｎＳv Ｓｅ1-v 層 ５１ ｐ型ＺｎＳｅコンタクト層 ５２ ｐ型ＺｎＳｅ／ＺｎＴｅＭＱＷ層 ５３ ｐ型ＺｎＴｅコンタクト層 ５４ 絶縁層 ５５ ｐ側電極 ５６ ｎ側電極
Claims (27)
- 【請求項１】 基板上に積層されたＺｎＳｅ層と、 上記ＺｎＳｅ層上に積層された少なくとも一層のＩＩ−
ＶＩ族化合物半導体層とを有し、 積層欠陥密度が１０4 ｃｍ-2未満であることを特徴とす
る半導体積層構造。 - 【請求項２】 上記基板はＩＩＩ−Ｖ族化合物半導体基
板であることを特徴とする請求項１記載の半導体積層構
造。 - 【請求項３】 上記ＩＩＩ−Ｖ族化合物半導体基板はＧ
ａＡｓ基板であることを特徴とする請求項２記載の半導
体積層構造。 - 【請求項４】 上記ＧａＡｓ基板の表面は（２×４）Ａ
ｓ安定化面であることを特徴とする請求項３記載の半導
体積層構造。 - 【請求項５】 上記ＩＩ−ＶＩ族化合物半導体層にはＺ
ｎＳＳｅ層およびＺｎＭｇＳＳｅ層が含まれることを特
徴とする請求項１記載の半導体積層構造。 - 【請求項６】 上記基板および上記ＺｎＳｅ層はｎ型の
導電型を示すことを特徴とする請求項１記載の半導体積
層構造。 - 【請求項７】 ＺｎＳｅ層を分子線エピタキシー法によ
り基板上に成長させるようにした半導体積層構造の製造
方法において、 成長初期はＺｎの分子線の強度に対するＳｅの分子線の
強度の比を１よりも小さくして上記ＺｎＳｅ層を成長さ
せ、その後Ｚｎの分子線の強度に対するＳｅの分子線の
強度の比を１ないし１．５として上記ＺｎＳｅ層を成長
させるようにしたことを特徴とする半導体積層構造の製
造方法。 - 【請求項８】 Ｚｎの分子線源のシャッターを開けたま
まＳｅの分子線源のシャッターを繰り返し開閉すること
により成長初期におけるＺｎの分子線の強度に対するＳ
ｅの分子線の実効的な強度の比を１よりも小さくするこ
とを特徴とする請求項７記載の半導体積層構造の製造方
法。 - 【請求項９】 成長初期におけるＳｅの分子線源の温度
をその後におけるＳｅの分子線源の温度よりも低くする
ことにより成長初期におけるＺｎの分子線の強度に対す
るＳｅの分子線の強度の比を１よりも小さくすることを
特徴とする請求項７記載の半導体積層構造の製造方法。 - 【請求項１０】 上記基板はＩＩＩ−Ｖ族化合物半導体
基板であることを特徴とする請求項７記載の半導体積層
構造の製造方法。 - 【請求項１１】 上記ＩＩＩ−Ｖ族化合物半導体基板は
ＧａＡｓ基板であることを特徴とする請求項１０記載の
半導体積層構造の製造方法。 - 【請求項１２】 上記ＧａＡｓ基板の表面は（２×４）
Ａｓ安定化面であることを特徴とする請求項１１記載の
半導体積層構造の製造方法。 - 【請求項１３】 上記基板および上記ＺｎＳｅ層はｎ型
の導電型を示すことを特徴とする請求項７記載の半導体
積層構造の製造方法。 - 【請求項１４】 ＺｎＳｅ層および少なくともＳｅを含
む少なくとも一層の多元のＩＩ−ＶＩ族化合物半導体層
を分子線エピタキシー法により基板上に順次成長させる
ようにした半導体積層構造の製造方法において、 上記ＩＩ−ＶＩ族化合物半導体層の成長時に用いるＳｅ
の分子線の強度を上記ＺｎＳｅ層の成長時に用いるＳｅ
の分子線の強度よりも高くするようにしたことを特徴と
する半導体積層構造の製造方法。 - 【請求項１５】 上記ＺｎＳｅ層の成長時には上記Ｓｅ
の分子線を１本用い、上記ＩＩ−ＶＩ族化合物半導体層
の成長時には上記Ｓｅの分子線を２本用いることにより
上記ＩＩ−ＶＩ族化合物半導体層の成長時に用いる上記
Ｓｅの分子線の強度を上記ＺｎＳｅ層の成長時に用いる
上記Ｓｅの分子線の強度よりも高くすることを特徴とす
る請求項１４記載の半導体積層構造の製造方法。 - 【請求項１６】 上記ＩＩ−ＶＩ族化合物半導体層の成
長時におけるＳｅの分子線源の温度を上記ＺｎＳｅ層の
成長時におけるＳｅの分子線源の温度よりも高くするこ
とにより上記ＩＩ−ＶＩ族化合物半導体層の成長時に用
いる上記Ｓｅの分子線の強度を上記ＺｎＳｅ層の成長時
に用いる上記Ｓｅの分子線の強度よりも高くすることを
特徴とする請求項１４記載の半導体積層構造の製造方
法。 - 【請求項１７】 上記ＺｎＳｅ層の成長初期はＺｎの分
子線の強度に対するＳｅの分子線の強度の比を１よりも
小さくして上記ＺｎＳｅ層を成長させ、その後Ｚｎの分
子線の強度に対するＳｅの分子線の強度の比を１ないし
１．５として上記ＺｎＳｅ層を成長させることを特徴と
する請求項１４記載の半導体積層構造の製造方法。 - 【請求項１８】 上記ＩＩ−ＶＩ族化合物半導体層には
ＺｎＳＳｅ層およびＺｎＭｇＳＳｅ層が含まれることを
特徴とする請求項１４記載の半導体積層構造の製造方
法。 - 【請求項１９】 上記基板はＩＩＩ−Ｖ族化合物半導体
基板であることを特徴とする請求項１４記載の半導体積
層構造の製造方法。 - 【請求項２０】 上記ＩＩＩ−Ｖ族化合物半導体基板は
ＧａＡｓ基板であることを特徴とする請求項１４記載の
半導体積層構造の製造方法。 - 【請求項２１】 上記ＧａＡｓ基板の表面は（２×４）
Ａｓ安定化面であることを特徴とする請求項２０記載の
半導体積層構造の製造方法。 - 【請求項２２】 上記基板および上記ＺｎＳｅ層はｎ型
の導電型を示すことを特徴とする請求項１４記載の半導
体積層構造の製造方法。 - 【請求項２３】 基板上にＺｎＳｅ層を分子線エピタキ
シー法により成長させた後、上記ＺｎＳｅ層上にＺｎＳ
Ｓｅ層およびＺｎＭｇＳＳｅ層を分子線エピタキシー法
により成長させるようにした半導体積層構造の製造方法
において、 上記ＺｎＳｅ層の成長時におけるＩＩ族元素の分子線の
強度に対するＶＩ族元素の分子線の強度の比を１．０〜
１０．０、上記ＺｎＳＳｅ層の成長時におけるＩＩ族元
素の分子線の強度に対するＶＩ族元素の分子線の強度の
比を１．０〜８．２、上記ＺｎＭｇＳＳｅ層の成長時に
おけるＩＩ族元素の分子線の強度に対するＶＩ族元素の
分子線の強度の比を１．０〜８．０とすることを特徴と
する半導体積層構造の製造方法。 - 【請求項２４】 上記基板はＩＩＩ−Ｖ族化合物半導体
基板であることを特徴とする請求項２３記載の半導体積
層構造の製造方法。 - 【請求項２５】 上記ＩＩＩ−Ｖ族化合物半導体基板は
ＧａＡｓ基板であることを特徴とする請求項２４記載の
半導体積層構造の製造方法。 - 【請求項２６】 上記ＧａＡｓ基板の表面は（２×４）
Ａｓ安定化面であることを特徴とする請求項２５記載の
半導体積層構造の製造方法。 - 【請求項２７】 上記基板および上記ＺｎＳｅ層はｎ型
の導電型を示すことを特徴とする請求項２３記載の半導
体積層構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11008395A JPH08288311A (ja) | 1995-04-11 | 1995-04-11 | 半導体積層構造およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11008395A JPH08288311A (ja) | 1995-04-11 | 1995-04-11 | 半導体積層構造およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08288311A true JPH08288311A (ja) | 1996-11-01 |
Family
ID=14526607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11008395A Pending JPH08288311A (ja) | 1995-04-11 | 1995-04-11 | 半導体積層構造およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08288311A (ja) |
-
1995
- 1995-04-11 JP JP11008395A patent/JPH08288311A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5538918A (en) | Method of fabricating a buried-ridge II-VI laser diode | |
| EP0683924B1 (en) | Method for fabricating a p-type graded composition ohmic contact for p-type II-VI semiconductors | |
| JPH0945993A (ja) | 半導体発光素子 | |
| US5898662A (en) | Semiconductor light emitting device, its manufacturing method and optical recording and/or reproducing apparatus | |
| JP3449751B2 (ja) | 半導体発光素子 | |
| US5640409A (en) | Semiconductor laser | |
| JPH08288311A (ja) | 半導体積層構造およびその製造方法 | |
| KR100302642B1 (ko) | 반도체레이저 | |
| JPH09232688A (ja) | 半導体発光素子 | |
| JPH07142514A (ja) | Ｉｉ−ｖｉ族化合物半導体の成長方法 | |
| JPH07273054A (ja) | Ｉｉ−ｖｉ族化合物半導体の成長方法 | |
| JPH11150333A (ja) | 半導体発光素子 | |
| JPH09293937A (ja) | 半導体発光素子 | |
| JPH09162500A (ja) | 半導体発光素子 | |
| JPH07153781A (ja) | Ｉｉ−ｖｉ族化合物半導体の成長方法 | |
| JP2000031592A (ja) | 半導体発光素子 | |
| JPH09289353A (ja) | 半導体発光素子およびその製造方法 | |
| JP3557644B2 (ja) | 半導体発光装置 | |
| JPH10199897A (ja) | 化合物半導体層の成長方法 | |
| JPH0758043A (ja) | Ｉｉ−ｖｉ族化合物半導体の成長方法 | |
| JPH08213410A (ja) | 半導体装置およびその製造方法 | |
| JPH0983086A (ja) | 半導体発光素子およびその製造方法 | |
| JP2001210916A (ja) | 半導体発光素子 | |
| JPH0878729A (ja) | 半導体素子 | |
| JPH09167879A (ja) | 半導体発光素子 |