JPH10200063A - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JPH10200063A
JPH10200063A JP9003539A JP353997A JPH10200063A JP H10200063 A JPH10200063 A JP H10200063A JP 9003539 A JP9003539 A JP 9003539A JP 353997 A JP353997 A JP 353997A JP H10200063 A JPH10200063 A JP H10200063A
Authority
JP
Japan
Prior art keywords
well
semiconductor substrate
sense amplifier
cell array
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9003539A
Other languages
English (en)
Other versions
JP2976912B2 (ja
Inventor
Takanori Saeki
貴範 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9003539A priority Critical patent/JP2976912B2/ja
Priority to EP98100032A priority patent/EP0853343A3/en
Priority to US09/003,714 priority patent/US6029963A/en
Priority to CN98100012A priority patent/CN1114953C/zh
Priority to KR1019980000401A priority patent/KR100301541B1/ko
Publication of JPH10200063A publication Critical patent/JPH10200063A/ja
Application granted granted Critical
Publication of JP2976912B2 publication Critical patent/JP2976912B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0156—Manufacturing their doped wells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/211—Design considerations for internal polarisation
    • H10D89/213—Design considerations for internal polarisation in field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/031—Manufacture or treatment of isolation regions comprising PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/30—Isolation regions comprising PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】 セルアレイ領域と半導体基板とを三重ウェル
構造で分離する構成の半導体記憶装置では、分離用のウ
ェルが占有する面積によって高集積化が困難になる。 【解決手段】 Ｐ型半導体基板１０１にＮ型の深いウェ
ル１０２を形成し、その上にＰウェル１０３を形成し、
かつこのＰウェル１０３の周囲をＮウェル１０４によっ
て囲んでＰウェル１０３を半導体基板１０１と分離させ
る。Ｐウェル１０３にはメモリセル１１１と、センスア
ンプ１１２のＮＭＯＳ素子１１３を形成し、Ｎウェル１
０４にセンスアンプのＰＭＯＳ素子１１４を形成する。
また、Ｎウェル１０４の外側領域の半導体基板１０１に
は、Ｎウェル１０５，１０６を形成し、周辺回路を構成
するＰＭＯＳ素子１１５，１１６とＮＭＯＳ素子１１７
をそれぞれＮウェル１０５，１０６と半導体基板１０１
に形成する。分離用のＮウェル１０４を素子領域として
利用でき、高集積化が実現できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体記憶装置に関
し、特にＤＲＡＭ（ダイナミックランダムアクセスメモ
リ）のレイアウトパターンに関する。
【０００２】
【従来の技術】従来の１トランジスタ、１キャパシタか
らなるメモリセルを有するＤＲＡＭにおいては、メモリ
セル領域を周辺回路領域のノイズから保護する目的で、
メモリセルを形成するウェルと、周辺回路の特定の素子
を形成するウェルとを分離する技術が提案されており、
いわゆる三重ウェル構造が用いられている。図５及び図
６はその一例であり、Syu So Fuji 他，1989 ISSCC DIG
EST OF TECHNICAL PAPERS p.p.248-249 1989，Feb.に記
載されたものである。図５は平面図、図６はそのＣＣ線
断面図である。Ｎ型基板３０１内にそれぞれ独立した複
数のＰウェル３０３を配置し、その内部にメモリセルア
レイ３１１とセンスアンプ３１２のＮＭＯＳ素子３１３
を形成する。また、前記Ｎ型基板３０１上に前記センス
アンプ３１２のＰＭＯＳ素子３１４及びＶＣＣ電源の周
辺ＰＭＯＳ素子３１５を形成する。さらに、前記Ｎ型基
板３０１内にＰウェル３０５，３０６を配置し、そのう
ちＰウェル３０６の内部にＮウェル３０７を配置した三
重ウェルを形成し、この三重ウェル３０７内にＶＢＯＯ
Ｔ電源のＰＭＯＳ素子３１６を形成し、Ｐウェル３０５
内に周辺回路のＮＭＯＳ素子３１７を形成している。こ
の構成により、Ｐウェル３０３に形成されたメモリセル
アレイ３１１およびセンスアンプ３１２と、周辺回路と
を電気的に分離させている。
【０００３】また、別の構造として、図７及び図８に平
面図とＤＤ線断面図を示すように、Ｐ型基板４０１の所
要領域に深いＮウェル４０２を形成し、この上にＰウェ
ル４０３を形成し、かつ前記Ｐウェル４０３の端部を前
記深いＮウェル４０２にまで達するＮウェル４０４で取
り囲んでＰウェル４０３をＰ型基板４０１から分離して
いる。そして、前記Ｐウェル４０３内に、セルアレイを
構成するためのメモリセルアレイ４１１、センスアンプ
４１２のＮＭＯＳ素子４１３を形成し、さらにＰウェル
４０３の一部にＮウェル４０４Ａを形成し、ここに前記
センスアンプ４１２のＰＭＯＳ素子４１４を形成するま
た、前記Ｎウェル４０４の周囲の前記Ｐ型基板４０１に
直接ＮＭＯＳ素子４１７を形成し、また、Ｐ型基板４０
１に形成したＮウェル４０５，４０６内にそれぞれＶＣ
Ｃ電源のＰＭＯＳ素子４１５、ＶＢＯＯＴ電源のＰＭＯ
Ｓ素子４１６を形成している。この構成では、Ｎウェル
４０４により、メモリセルアレイ４１１及びセンスアン
プ４１２と、周辺回路とを電気的に分離させている。
【０００４】
【発明が解決しようとする課題】このような従来の構成
では、図５，６に示した構造ではＶＢＯＯＴ電源のＰＭ
ＯＳ素子３１６を形成するために三重ウェル構造が必要
とされており、形成する素子の面積に比較して分離用の
Ｐウェル３０６の面積が大きく、高集積化を実現する上
での障害になっている。また、図７，８に示した構造で
は、Ｐウェル４０３内にセンスアンプ４１２のＰＭＯＳ
素子４１４を形成するためのＮウェル４０４Ａを形成し
た上で、その周囲に基板４０１との分離を行うためのＮ
ウェル４０４を形成しているため、両Ｎウェル４０４
Ａ，４０４間に要求される間隔を含めてＮウェル４０４
Ａを形成するための領域分だけ面積が余計に必要とな
り、高集積化を実現する上での障害になっている。
【０００５】本発明は三重ウェル構造における分離用の
ウェルが占める面積を低減し、高集積化を実現可能にし
た半導体記憶装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、第１導電型の
半導体基板に第２導電型の深いウェルを有し、この深い
ウェル上に第１導電型のセルアレイ用のウェルを有し、
かつこのセルアレイ用のウェルの周囲に前記深いウェル
に達する第２導電型の分離用のウェルが形成され、この
分離用のウェルにより前記セルアレイ用のウェルが前記
半導体基板と分離される半導体記憶装置において、前記
分離用のウェルには前記セルアレイを駆動するための回
路素子が形成されていることを特徴とする。例えば、セ
ルアレイ用のウェルには、メモリセルと、センスアンプ
回路を構成する第２導電チャネル型の素子が形成され、
前記分離用のウェルには前記センスアンプ回路を構成す
る第１導電チャネル型の素子が形成される。あるいは、
セルアレイ用のウェルにはメモリセルが形成され、前記
分離用のウェルにはセンスアンプ回路を構成する第１導
電チャネル型の素子が形成され、前記分離用のウェルの
外側領域の前記半導体基板には前記センスアンプ回路を
構成する第２導電チャネル型の素子が形成される。ま
た、前記分離用のウェルの外側領域の前記半導体基板に
は、第２導電型のウェルが形成され、この第２導電型の
ウェルとこれに隣接する前記半導体基板にはそれぞれ周
辺回路を構成する第１導電チャネル型素子と第２導電チ
ャネル型素子がそれぞれ形成される。
【０００７】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１及び図２は本発明の第１の実施
形態の平面図とＡＡ線断面図である。図１及び図２にお
いて、Ｐ型半導体基板１０１のセルアレイ形成領域に深
いＮウェル１０２が形成され、かつこの深いＮウェル１
０２上にＰウェル１０３が形成される。また、このＰウ
ェル１０３の周囲に沿って前記深いＮウェル１０２にま
で達するＮウェル１０４が形成され、このＮウェル１０
４によって前記Ｐウェル１０３と前記半導体基板１０１
とが分離されている。そして、前記Ｐウェル１０２には
メモリセル１１１およびセンスアンプ１１２が形成され
る。このセンスアンプ１１２はＭＭＯＳトランスファゲ
ート、チップセレクトゲート等ＮＭＯＳのフリップフロ
ップからなるＮＭＯＳ素子１１３と、ＰＭＯＳフリップ
フロップからなるＰＭＯＳ素子１１４からなるが、この
うち前記ＰＭＯＳ素子１１４は前記Ｐウェル１０３の周
囲に沿った前記Ｎウェル１０４内に形成される。
【０００８】また、前記Ｐウェル１０３に隣接する領域
の前記半導体基板１０１には、Ｎウェル１０５，１０６
が形成されており、周辺回路のＶＣＣ電源のＰＭＯＳ素
子１１５は前記Ｎウェル１０５内に形成され、ＶＢＯＯ
Ｔ電源のＰＭＯＳ素子１１６は前記Ｎウェル１０６内に
形成される。また、周辺回路のＮＭＯＳ素子１１７は前
記半導体基板１０１上に直接的に形成されている。
【０００９】したがって、この実施形態では、メモリセ
ルに接続されるセンスアンプ１１２を構成するＮＭＯＳ
素子１１３とＰＭＯＳ素子１１４のうち、ＰＭＯＳ素子
１１４は、Ｐウェル１０３を半導体基板１０１と分離す
るためのＮウェル１０４に形成されているため、分離用
のＮウェル１０４を素子領域としても利用することが可
能となる。これにより、分離用のＮウェル１０４の有効
利用が可能となり、このＮウェル１０４により半導体基
板１０１上の面積の無駄が解消される。これにより、素
子の高集積化が実現できる。
【００１０】次に本発明の第２の実施形態について説明
する。図３及び図４は本発明の第２の実施形態の平面図
とＢＢ線断面図である。図３及び図４において、Ｐ型半
導体基板２０１のセルアレイ形成領域の複数箇所にはそ
れぞれ深いＮウェル２０２が形成され、かつその上にＰ
ウェル２０３が形成される。また、このＰウェル２０３
の周囲に沿って、前記深いＮウェル２０２にまで達する
Ｎウェル２０４が形成され、このＮウェル２０４により
前記Ｐウェル２０３と前記半導体基板２０１とを分離し
ている。なお、この実施形態では、複数のＰウェル２０
３がそれぞれＮウェル２０４によって個々に分離された
状態に形成されている。そして、各Ｐウェル２０４内に
はメモリセル２１１が形成されている。
【００１１】また、前記分離用のＮウェル２０４と、そ
の外側の半導体基板２０１の領域にわたってセンスアン
プ２１２が形成されており、このセンスアンプ２１２
は、ＮＭＯＳのトランスファゲート、ＮＭＯＳのチップ
セレクトゲート、ＮＭＯＳのフリップフロップ等からな
る１組のＮＭＯＳ素子２１３と、これに隣接配置された
ＰＭＯＳフリップフロップからなる２組のＰＭＯＳ素子
２１４からなり、このＰＭＯＳ素子２１４は前記分離用
のＮウェル２０４内に形成され、前記ＮＭＯＳ素子２１
３は前記Ｎウェル２０３に隣接する前記半導体基板２０
１に形成される。
【００１２】また、このＮＭＯＳ素子２１４に隣接する
半導体基板２０１の領域には、前記第１の実施形態と同
様にＮウェル２０５，２０６が形成されており、周辺回
路のＶＣＣ電源のＰＭＯＳ素子２１５は前記Ｎウェル２
０５内に形成され、ＶＢＯＯＴ電源のＰＭＯＳ素子２１
６前記Ｎウェル２０６内に形成される。また、周辺回路
のＮＭＯＳ素子２１７は前記ＮＭＯＳ素子２１３に隣接
する領域の半導体基板２０１上に直接的に形成されてい
る。
【００１３】この実施形態においても、Ｐウェル２０３
を半導体基板２０１と分離するためのＮウェル２０４に
ＰＭＯＳ素子２１４が形成されているため、Ｎウェル２
０４の有効利用が図られ、高集積化が実現できる。ま
た、この実施形態では、センスアンプのＮＭＯＳ素子２
１３を半導体基板２０１に配置しているので、Ｐウェル
２０３の全領域をメモリセルとして構成でき、半導体記
憶装置のメモリセル容量を増大する上で有効となる。
【００１４】
【発明の効果】以上説明したように本発明は、メモリセ
ルを形成するウェルと、半導体基板とを分離するための
ウェルに、センスアンプ回路を構成する素子の一部を形
成しているので、この分離用のウェルを回路の一部とし
て有効利用することができる。したがって、セルアレイ
領域と半導体基板との分離を三重ウェル構成で行っても
チップサイズの増大を最小限に抑えることができ、半導
体記憶装置の高集積化が実現できる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の平面図である。
【図２】図１のＡＡ線断面図である。
【図３】本発明の第２の実施形態の平面図である。
【図４】図３のＢＢ線断面図である。
【図５】従来の一例の構成を示す平面図である。
【図６】図５のＣＣ線断面図である。
【図７】従来の他の例の構成を示す平面図である。
【図８】図７のＤＤ線断面図である。
【符号の説明】
１０１，２０１ 半導体基板 １０２，２０２ 深いＮウェル １０３，２０３ Ｐウェル １０４，２０４ 分離用Ｎウェル １０５，２０５ Ｎウェル １０６，２０６ Ｐウェル １１１，２１１ メモリセル １１２，２１２ センスアンプ １１３，２１３ ＮＭＯＳ素子 １１４，２１４ ＰＭＯＳ素子 １１５，２１５ ＰＭＯＳ素子 １１６，２１６ ＰＭＯＳ素子 １１７，２１７ ＮＭＯＳ素子

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 第１導電型の半導体基板に第２導電型の
    深いウェルを有し、この深いウェル上に第１導電型のセ
    ルアレイ用のウェルを有し、かつこのメモリセル用のウ
    ェルの周囲に前記深いウェルに達する第２導電型の分離
    用のウェルが形成され、この分離用のウェルにより前記
    セルアレイ用のウェルが前記半導体基板と分離される半
    導体記憶装置において、前記分離用のウェルには前記セ
    ルアレイを駆動するための回路素子が形成されているこ
    とを特徴とする半導体記憶装置。
  2. 【請求項２】 セルアレイ用のウェルには、メモリセル
    と、センスアンプ回路を構成する第２導電チャネル型の
    素子が形成され、前記分離用のウェルには前記センスア
    ンプ回路を構成する第１導電チャネル型の素子が形成さ
    れる請求項１の半導体記憶装置。
  3. 【請求項３】 セルアレイ用のウェルにはメモリセルが
    形成され、前記分離用のウェルにはセンスアンプ回路を
    構成する第１導電チャネル型の素子が形成され、前記分
    離用のウェルの外側領域の前記半導体基板には前記セン
    スアンプ回路を構成する第２導電チャネル型の素子が形
    成される請求項１の半導体記憶装置。
  4. 【請求項４】 前記分離用のウェルの外側領域の前記半
    導体基板には、第２導電型のウェルが形成され、この第
    ２導電型のウェルとこれに隣接する前記半導体基板には
    それぞれ周辺回路を構成する第１導電チャネル型素子と
    第２導電チャネル型素子がそれぞれ形成される請求項１
    ないし３のいずれかの半導体記憶装置。
JP9003539A 1997-01-13 1997-01-13 半導体記憶装置 Expired - Fee Related JP2976912B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP9003539A JP2976912B2 (ja) 1997-01-13 1997-01-13 半導体記憶装置
EP98100032A EP0853343A3 (en) 1997-01-13 1998-01-02 Semiconductor memory device having novel layout pattern
US09/003,714 US6029963A (en) 1997-01-13 1998-01-07 Semiconductor memory device having novel layout pattern
CN98100012A CN1114953C (zh) 1997-01-13 1998-01-08 具有新布图的半导体器件
KR1019980000401A KR100301541B1 (ko) 1997-01-13 1998-01-09 신규한레이아웃패턴을가지는반도체기억장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9003539A JP2976912B2 (ja) 1997-01-13 1997-01-13 半導体記憶装置

Publications (2)

Publication Number Publication Date
JPH10200063A true JPH10200063A (ja) 1998-07-31
JP2976912B2 JP2976912B2 (ja) 1999-11-10

Family

ID=11560225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9003539A Expired - Fee Related JP2976912B2 (ja) 1997-01-13 1997-01-13 半導体記憶装置

Country Status (5)

Country Link
US (1) US6029963A (ja)
EP (1) EP0853343A3 (ja)
JP (1) JP2976912B2 (ja)
KR (1) KR100301541B1 (ja)
CN (1) CN1114953C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046924A (en) * 1998-06-19 2000-04-04 Kabushiki Kaisha Toshiba Semiconductor memory device having a sense amplifier region formed in a triple-well structure
JP2005536867A (ja) * 2001-11-02 2005-12-02 フリースケール セミコンダクター インコーポレイテッド 半導体素子における高周波数信号のアイソレーション
KR100535089B1 (ko) * 1999-04-09 2005-12-07 주식회사 하이닉스반도체 반도체소자의 제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6567289B1 (en) 2000-08-23 2003-05-20 Advanced Micro Devices, Inc. Physical memory layout with various sized memory sectors
WO2003043341A1 (en) * 2001-11-14 2003-05-22 Matsushita Electric Industrial Co., Ltd. Method for correcting clock frequency, receiving apparatus, reproducing apparatus, and program
KR101024148B1 (ko) * 2004-10-14 2011-03-22 주식회사 하이닉스반도체 반도체 메모리 소자
JP4890838B2 (ja) * 2005-11-17 2012-03-07 ルネサスエレクトロニクス株式会社 半導体集積回路のレイアウト設計方法、及びレイアウト設計ツール
CN101859602B (zh) * 2010-06-04 2013-09-04 北京大学 一种嵌入式非挥发存储器单元及其工作方法、存储阵列
TWI539453B (zh) 2010-09-14 2016-06-21 半導體能源研究所股份有限公司 記憶體裝置和半導體裝置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105971A (ja) * 1989-09-20 1991-05-02 Hitachi Ltd 半導体集積回路装置
JP2523409B2 (ja) * 1990-05-02 1996-08-07 三菱電機株式会社 半導体記憶装置およびその製造方法
JPH05198666A (ja) * 1991-11-20 1993-08-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH06268176A (ja) * 1993-03-11 1994-09-22 Hitachi Ltd ダイナミック型ｒａｍおよびそのデータ処理システム
JPH0786430A (ja) * 1993-09-14 1995-03-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3666671B2 (ja) * 1994-12-20 2005-06-29 株式会社日立製作所 半導体装置
JPH0955483A (ja) * 1995-06-09 1997-02-25 Mitsubishi Electric Corp 半導体記憶装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046924A (en) * 1998-06-19 2000-04-04 Kabushiki Kaisha Toshiba Semiconductor memory device having a sense amplifier region formed in a triple-well structure
KR100535089B1 (ko) * 1999-04-09 2005-12-07 주식회사 하이닉스반도체 반도체소자의 제조방법
JP2005536867A (ja) * 2001-11-02 2005-12-02 フリースケール セミコンダクター インコーポレイテッド 半導体素子における高周波数信号のアイソレーション
KR100909346B1 (ko) 2001-11-02 2009-07-24 프리스케일 세미컨덕터, 인크. 반도체 장치에서의 고주파 신호 절연

Also Published As

Publication number Publication date
KR100301541B1 (ko) 2001-09-03
US6029963A (en) 2000-02-29
CN1114953C (zh) 2003-07-16
KR19980070437A (ko) 1998-10-26
CN1188331A (zh) 1998-07-22
EP0853343A2 (en) 1998-07-15
JP2976912B2 (ja) 1999-11-10
EP0853343A3 (en) 2000-04-12

Similar Documents

Publication Publication Date Title
JP3036588B2 (ja) 半導体記憶装置
JP2703970B2 (ja) Ｍｏｓ型半導体装置
US6118158A (en) Static random access memory device having a memory cell array region in which a unit cell is arranged in a matrix
JP5503971B2 (ja) 半導体装置
JPH0770623B2 (ja) スタティックランダムアクセスメモリ装置
JP2003068883A (ja) 半導体記憶装置
JPH0786430A (ja) 半導体装置およびその製造方法
JP3780003B2 (ja) 半導体集積回路装置
KR100544704B1 (ko) Ｄｒａｍ을 혼재한 반도체 장치
JP2976912B2 (ja) 半導体記憶装置
JP4623885B2 (ja) 半導体記憶装置
JPH1012825A (ja) 半導体集積回路装置
JP3266644B2 (ja) ゲートアレイ装置
US6507124B2 (en) Semiconductor memory device
JP2002373946A (ja) スタティック型半導体記憶装置
US6441448B1 (en) Semiconductor storage device
US6455899B2 (en) Semiconductor memory device having improved pattern of layers and compact dimensions
KR19980071188A (ko) 더미 소자를 가진 애플리케이션-스페시픽 집적 반도체 제품
US6914300B2 (en) Semiconductor device
US5751031A (en) Memory and other integrated circuitry having a conductive interconnect line pitch of less than 0.6 micron
JPH0542823B2 (ja)
JP2007012694A (ja) スタンダードセル方式の半導体集積回路装置
JP3076248B2 (ja) 半導体記憶回路
JPH0416025B2 (ja)
JPH0677442A (ja) 半導体集積回路の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees