JPH07192960A - 積層電子部品、その製造方法およびその特性測定方法 - Google Patents

積層電子部品、その製造方法およびその特性測定方法

Info

Publication number
JPH07192960A
JPH07192960A JP5331851A JP33185193A JPH07192960A JP H07192960 A JPH07192960 A JP H07192960A JP 5331851 A JP5331851 A JP 5331851A JP 33185193 A JP33185193 A JP 33185193A JP H07192960 A JPH07192960 A JP H07192960A
Authority
JP
Japan
Prior art keywords
hole
laminated
conductive material
mother
internal circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5331851A
Other languages
English (en)
Other versions
JP3301188B2 (ja
Inventor
Norio Sakai
範夫 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18248368&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH07192960(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP33185193A priority Critical patent/JP3301188B2/ja
Publication of JPH07192960A publication Critical patent/JPH07192960A/ja
Application granted granted Critical
Publication of JP3301188B2 publication Critical patent/JP3301188B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Landscapes

  • Ceramic Capacitors (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 その少なくとも一方主面上での有効実装面積
を外部電極に干渉されることなくより広くできる積層電
子部品を提供する。 【構成】 導電膜２２，２３を介在させた状態で複数の
絶縁性シートが積層されてなるマザー積層体１６におい
て、分割される位置にスルーホール１８を設け、このス
ルーホール１８の半分まで導電材１４を付与する。マザ
ー積層体１６に、溝１９を形成し、これによって導電材
１４を複数部分に分割する。この状態で、個々の積層電
子部品１１の特性測定を行なえる。溝１９に沿ってマザ
ー積層体１６を分割して、複数の積層電子部品１１を得
たとき、導電材１４によって外部電極１３が与えられ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、内部回路要素を内部
に配置した積層電子部品、その製造方法およびその特性
測定方法に関するもので、特に、積層電子部品における
外部電極の形成態様の改良に関するものである。
【０００２】
【従来の技術】たとえば、積層コンデンサ、積層インダ
クタ、多層回路基板、多層複合電子部品で代表される積
層電子部品は、導電膜および／または抵抗膜のような内
部回路要素を介在させた状態で複数の絶縁性シートが積
層されてなる積層体を備える。絶縁性シートとしては、
典型的には、セラミックシートが用いられる。
【０００３】図９は、この発明にとって興味ある従来の
積層電子部品１の外観を示す斜視図である。積層電子部
品１は、内部回路要素（図示せず）を介在させた状態で
複数の絶縁性シートが積層されてなる積層体２を備え
る。積層体２のたとえば４つの側面には、内部回路要素
に電気的に接続された外部電極３が形成される。これら
外部電極３は、図９において想像線で示すように、スル
ーホール４を分割することによって与えられる。
【０００４】すなわち、所定の分割線に沿って分割する
ことにより複数の積層電子部品１が得られるように用意
されたマザー積層体５において、スルーホール４を形成
し、その内周面上に外部電極３となる導電材６を付与し
た後、このマザー積層体５が、スルーホール４を分割す
るように分割される。
【０００５】このような積層電子部品１は、チップ状の
形態で、外部電極３を介して適宜の回路基板上に表面実
装される。
【０００６】
【発明が解決しようとする課題】上述したスルーホール
４への導電材６の付与は、一般的に、導電ペーストを用
いて、これをスクリーン印刷することにより行なわれ
る。そのため、外部電極３を構成する導電材６は、スル
ーホール４の内周面上でだけでなく、各一部がスルーホ
ール４の周縁部において、積層体２の各主面上にまで延
びるように付与される。その結果、外部電極３は、積層
体２の各主面上において張出し部７を形成する。
【０００７】このような張出し部７の存在は、次のよう
な問題を引起こす。すなわち、積層電子部品１の両主面
あるいはいずれかの主面に、別の部品を実装して複合化
を図ろうとする場合、このような別の部品の配置可能な
面積が制約される。
【０００８】また、外部電極３となる導電材６が、たと
えば銀ペーストの付与および焼付けにより形成される場
合、その上に、銀を保護するため、ニッケルめっきが施
され、さらにその上に、半田付け性を良好なものとする
ため、錫めっきが施されることがある。他方、スルーホ
ール４内に導電材６となる銀ペーストを付与するとき、
それが過剰であると、スルーホール４の貫通性が阻害さ
れることがある。しかしながら、このようにスルーホー
ル４の貫通性が阻害されると、上述したようなめっき
を、スルーホール４の内部にまで及ぼすことが不可能と
なる。そのため、スルーホール４を分割して外部電極３
を露出させたとき、このような外部電極３上には所望の
めっき膜が形成されていない部分が生じてしまい、上述
したようなめっきの機能が適正に発揮されない事態が生
じる。
【０００９】また、積層電子部品１は、少なくとも出荷
する前に、その特性を測定しなければならない。しかし
ながら、積層電子部品１は、原則として、チップの状態
としてからでないと、特性を測定することができない。
すなわち、マザー積層体５の段階では、個々の積層電子
部品１の特性を測定することができず、スルーホール４
を分割するようにマザー積層体５を分割した後に、初め
て特性の測定が可能となる。そのため、多数の積層電子
部品１の特性の測定を能率的に行なうことができない。
【００１０】それゆえに、この発明の目的は、その少な
くとも一方主面を、複合化のための他の部品の実装面と
してより広く利用することができ、そのため、部品実装
の高密度化を図ることができる、積層電子部品およびそ
の製造方法を提供しようとすることである。
【００１１】この発明の他の目的は、複数の積層電子部
品の特性測定を能率的に行なうことができる特性測定方
法を提供しようとすることである。
【００１２】
【課題を解決するための手段】この発明による積層電子
部品は、内部回路要素を介在させた状態で複数の絶縁性
シートが積層されてなる積層体、および前記内部回路要
素に電気的に接続されかつ前記積層体の外表面に形成さ
れた外部電極を備え、外部電極は、積層体に設けられか
つ導電材が付与されたスルーホールの内部を積層体の分
割によって露出させることによって形成されたものであ
り、前記導電材は、前記スルーホールの軸線方向の少な
くとも一方端部まで届かないように形成されていること
を特徴としている。
【００１３】この発明による積層電子部品の製造方法
は、所定の分割線に沿って分割することによって複数の
積層電子部品が得られるものであって、前記分割線によ
って区画される各領域に個々の積層電子部品のための内
部回路要素を分布させるように、これら内部回路要素を
介在させた状態で複数のマザー絶縁性シートが積層され
てなる、マザー積層体を準備する工程と、マザー積層体
の前記分割線を通る位置にスルーホールを設ける工程
と、スルーホール内に、その軸線方向の少なくとも一方
端部まで届かないように、内部回路要素に電気的に接続
される導電材を付与する工程と、マザー積層体を前記分
割線に沿って分割する工程とを備えている。
【００１４】この発明による積層電子部品の特性測定方
法は、所定の分割線に沿って分割することによって複数
の積層電子部品が得られるものであって、前記分割線に
よって区画される各領域に個々の積層電子部品のための
内部回路要素を分布させるように、これら内部回路要素
を介在させた状態で複数のマザー絶縁性シートが積層さ
れてなり、かつ前記分割線を通る位置にスルーホールが
設けられ、スルーホール内に、その軸線方向の少なくと
も一方端部まで届かないように、内部回路要素に電気的
に接続される導電材が付与された、マザー積層体を準備
する工程と、スルーホール内の導電材を複数部分に分割
して各部分を互いに電気的に独立させるように、前記分
割線に沿って前記マザー積層体に溝を形成する工程と、
分割された前記導電材の各部分を外部電極として個々の
積層電子部品の特性を測定する工程とを備えている。
【００１５】上述した特性測定方法において与えられた
積層電子部品の形態、すなわち、溝が形成されたマザー
積層体からなる積層電子部品の集合体は、そのまま、出
荷時の形態とすることもできる。
【００１６】
【発明の作用および効果】この発明に係る積層電子部品
によれば、スルーホールに付与された導電材を、スルー
ホールの分割により露出させることによって外部電極が
形成され、また、上述の導電材はスルーホールの軸線方
向の少なくとも一方端部にまで届かないように形成され
ているので、導電材が届かないようにされているスルー
ホールの一方端部側にある積層体の主面上には、外部電
極の張出し部が形成されない。そのため、積層体の当該
主面を、外部電極に干渉されることなく、複合化のため
の他の部品の実装面や回路導体形成面として広く利用す
ることができ、その結果、部品実装の高密度化を図るこ
とができる。
【００１７】また、この発明に係る積層電子部品の製造
方法によれば、積層電子部品を得るための多くの工程
を、マザー積層体の状態で実施することができるので、
多数の積層電子部品を能率的に製造することができる。
また、マザー積層体を分割して複数の積層電子部品を得
ようとするとき、この分割線に沿ってマザー積層体に溝
を予め形成し、それによって、スルーホール内の導電材
に溝を形成するようにすれば、たとえ導電材がスルーホ
ールの貫通性を阻害するように付与されても、外部電極
として好ましい性質を与えるためのめっきを、溝の側面
上に露出する部分に施すことができる。その結果、マザ
ー積層体を最終的に分割して得られた積層電子部品の外
部電極の表面は、このようなめっき膜により確実に覆わ
れた状態となる。
【００１８】また、この発明に係る積層電子部品の特性
測定方法によれば、溝を形成することにより、複数の積
層電子部品が、電気的に互いに独立した状態とされなが
らも、マザー積層体として機械的に一体化されたまま、
個々の積層電子部品の特性を測定することができる。し
たがって、機械的に独立した複数の積層電子部品を取扱
う必要がなく、能率的に多数の積層電子部品の特性を測
定することができる。
【００１９】また、上述した特性測定を実施するための
形態である、溝が形成されたマザー積層体からなる積層
電子部品の集合体を、そのまま、出荷時の形態とすれ
ば、需要者側において、マザー積層体を溝に沿って分割
するだけで、そこから個々の積層電子部品を取出すこと
ができる。この場合、個々の積層電子部品は、その特性
測定を既に終えておくことができるので、問題なく実装
に供することができるとともに、積層電子部品の集合体
は、個々の積層電子部品がばらばらの状態にある場合に
比べて、その梱包および取扱いが容易である点に注目す
べきである。
【００２０】
【実施例】図１および図２は、この発明の一実施例によ
る積層電子部品１１の外観を示す斜視図である。積層電
子部品１１は、図示したチップ状の形態で適宜の回路基
板上に実装されるが、図１には、このような実装状態に
おいて上方に向く主面側が示され、図２には、実装状態
において下方に向く主面側が示されている。
【００２１】積層電子部品１１は、内部回路要素（図示
せず）を介在させた状態で複数の絶縁性シートが積層さ
れてなる積層体１２を備える。積層体１２のたとえば４
つの側面の各々には、積層体１２の外表面に露出する外
部電極１３が形成される。これら外部電極１３は、図示
しないが、内部回路要素に電気的に接続されている。
【００２２】上述したような外部電極１３は、以下に述
べる製造方法の説明から明らかになるように、積層体１
２に設けられかつ導電材１４が付与されたスルーホール
の内部を積層体１２の分割によって露出させることによ
って形成されたものであり、導電材１４は、スルーホー
ルの軸線方向の一方端部まで届かないように形成され
る。また、積層体１２のたとえば４つの側面の各々に
は、段差１５が形成されているが、このような段差１５
が形成される理由も、以下の製造方法の説明から明らか
になる。
【００２３】上述したような積層電子部品１１を得るた
め、図３に示すようなマザー積層体１６が用意される。
マザー積層体１６は、所定の分割線１７（一点鎖線）に
沿って分割することにより複数の積層電子部品１１を与
えるものであって、分割線１７によって区画される各領
域に個々の積層電子部品のための内部回路要素（図示せ
ず）を分布させるように、これら内部回路要素を介在さ
せた状態で複数のマザー絶縁性シートが積層されてなる
ものである。
【００２４】上述したようなマザー積層体１６を得るた
め、たとえば、以下のような工程が実施される。
【００２５】まず、ドクターブレード法などにより、シ
ート成形を行ない、マザー絶縁性シートとなるべきセラ
ミックグリーンシートを得る。これらセラミックグリー
ンシートの特定のものには、シートの厚み方向に貫通す
る電気的導通を可能とするため、ビアホールがパンチン
グ等により形成させる。次に、セラミックグリーンシー
トの特定のものの上には、内部回路要素となるべき導電
膜および／または抵抗膜が印刷される。このとき、既に
形成されたビアホール内に、導電材が充填される。
【００２６】次に、上述したようなマザー絶縁性シート
が積重ねられ、プレスされる。これによって、マザー積
層体１６が得られる。
【００２７】次に、図３に示すように、マザー積層体１
６の分割線１７を通る位置にスルーホール１８が形成さ
れる。
【００２８】次に、図４に示すように、スルーホール１
８内に、内部回路要素に電気的に接続される導電材１４
が付与される。この導電材１４の付与には、たとえば、
スルーホール１８の一方側に負圧を与えながら他方側か
らスクリーン印刷により導電材１４を付与する方法、デ
ィスペンサにより導電材１４を付与する方法などが適用
される。このとき、スクリーン印刷による場合には、負
圧をコントロールしたり、ディスペンサによる場合に
は、導電材１４の供給量をコントロールしたりして、導
電材１４は、スルーホール１８の軸線方向の一方端部す
なわち図４では下方端部まで届かないようにされる。
【００２９】次に、図５および図６に示すように、マザ
ー積層体１６には、分割線１７（図３）に沿って溝１９
がたとえばダイシングソーによって形成される。溝１９
は、スルーホール１８内の導電材１４を複数部分に分割
して各部分を互いに電気的に独立させるような深さに選
ばれる。なお、導電材１４がスルーホール１８の貫通性
を阻害する程度に付与されたとしても、上述した溝１９
の形成は、スルーホール１８を再び貫通した状態とし、
かつスルーホール１８内で導電材１４に対して露出する
側面を与えることを可能にする。
【００３０】次に、図５および図６に示すように、必要
に応じて、溝１９の底面とそれに対向するマザー積層体
１６の下面とに、それぞれ、スリット２０および２１が
設けられる。スリット２０および２１は、いずれか一方
が省略されてもよい。
【００３１】なお、図６において、内部回路要素となる
べき導電膜２２および２３が図示されている。また、導
電膜２２が導電材１４に電気的に接続されている状態も
図示されている。
【００３２】次に、マザー積層体１６は、それを構成す
るマザー絶縁性シートに含まれるセラミックを焼結させ
るため、焼成される。その後、必要に応じて、マザー積
層体１６の表裏面に、導電膜および／または抵抗膜が形
成され、また、オーバーコートが施され、また、ソルダ
ーレジストが付与される。また、必要に応じて、外部電
極１３となるべき導電材１４や他の導電膜にめっきが施
される。
【００３３】以上の工程を終えたとき、マザー積層体１
６に含まれる複数の積層電子部品１１は、互いに他のも
のに対して電気的に独立しているので、溝１９によって
分断されたスルーホール１８の各部分に存在する導電材
１４を外部電極として、個々の積層電子部品１１の特性
を測定することができる。
【００３４】このように、特性が測定された後、良品と
判断された積層電子部品１１上には、必要に応じて、複
合化のための回路導体や他の電子部品が実装される。こ
こまで述べた工程は、マザー積層体１６の状態で能率的
に行なうことができる。なお、積層電子部品１１の出荷
をこの段階で行なってもよい。
【００３５】次に、機械的に独立した複数の積層電子部
品１１を得るため、マザー積層体１６は、分割線１７
（図３）すなわち溝１９（図５および図６）に沿って完
全に分割される。この分割は、チョコレートを割るよう
に、マザー積層体１６を溝１９に沿って割ることにより
容易に達成される。前述したスリット２０および２１
は、このような分割をより容易にする。なお、このよう
な分割は、溝１９の幅よりも薄い刃厚のダイシングソー
で切断することによって達成してもよい。
【００３６】このようにして、図１および図２に示した
積層電子部品１１が得られる。以上述べた説明からわか
るように、段差１５は、前述した溝１９の形成の結果も
たらされたものである。また、積層体１２を段差１５の
位置に対応する境界面によって２つの部分に区分したと
き、外部電極１３は、一方の部分においてのみ形成され
ている。そのため、積層電子部品１１における図２に示
した主面側では、外部電極１３に張出し部２４が形成さ
れるが、図１に示した主面側では、外部電極１３はこの
主面上にまで延びていない。したがって、この図１に示
した主面を、外部電極１３に干渉されることなく、他の
電子部品のための実装面として広く利用することができ
る。
【００３７】次に、積層電子部品１１は、必要に応じ
て、ケーシングされる。このケーシングは、積層電子部
品１１のたとえば図１に示した主面上に回路導体や他の
電子部品が実装されたとき、これを覆うものである。
【００３８】以上、この発明を図１ないし図６に示した
実施例に関連したが、この発明の範囲内において、その
他いくつかの変形例が可能である。
【００３９】たとえば、上述したスルーホール１８に導
電材１４を付与する工程からスリット２０および２１を
形成する工程までを、マザー積層体１６の焼成工程の後
に実施してもよい。また、このように、焼成工程の後
に、スルーホール１８内に導電材１４を付与するとき、
導電材１４の付与は、乾式めっきによってもよい。
【００４０】また、上述した実施例における焼成工程以
降の工程については、その少なくともいくつかが省略さ
れても、その順序が変更されてもよい。
【００４１】また、スルーホール１８内において、その
一方端部まで届かないように導電材１４を付与するた
め、図７および図８に示した方法を採用してもよい。す
なわち、まず、図７に示すように、スルーホール１８内
に導電材１４が全域にわたって付与される。このとき、
導電材１４は、スルーホール１８の上方端部側では、張
出し部２４を形成するが、他方端部側では、このような
張出し部を形成しないようにするのが好ましい。次に、
図８に示すように、スルーホール１８の下方端部側から
ドリル等を作用させ、この他方端部側で所定の深さの穴
２５が形成され、それによって導電材１４が下方端部側
において除去される。穴２５の径は、スルーホール１８
の径と同じかまたはこれより若干大きく選ばれる。この
ようにして、図４に示した場合と同様、導電材１４が、
スルーホール１８内で、その軸線方向の一方端部まで届
かないように形成された状態が得られる。
【００４２】上述した穴２５の形成は、導電材１４の張
出し部が形成されない側から行なわれるのが好ましい。
なぜなら、積層電子部品１１における主面の有効実装面
積をできるだけ広くするには、穴２５の径ができるだけ
小さいほうが好ましく、このように穴２５の径をできる
だけ小さくするには、導電材１４の張出し部が形成され
ない側から穴２５を形成するのが好ましいからである。
【００４３】また、上述した実施例では、導電材１４
が、スルーホール１８の軸線方向の一方端部まで届かな
いように付与されたが、スルーホールの軸線方向の両端
部において導電材が付与されない領域が形成されてもよ
い。
【００４４】また、スルーホール１８の断面形状は、円
形とされたが、四角形等の他の形状に変更されてもよ
い。
【００４５】また、この発明で用いられる絶縁性シート
は、セラミックシートに限らず、他の材料からなる絶縁
性シートに置き換えられてもよい。
【００４６】また、この発明は、複数の外部電極のすべ
てがスルーホール内に付与された導電材に基づいて形成
された積層電子部品に限らず、外部電極のいくつかが他
の方法によって形成された積層電子部品にも適用するこ
とができる。
【図面の簡単な説明】
【図１】この発明の一実施例による積層電子部品１１を
一方主面側から示す斜視図である。
【図２】図１に示した積層電子部品１１を他方主面側か
ら示す斜視図である。
【図３】図１に示した積層電子部品１１を得るために準
備されるマザー積層体１６を示す斜視図である。
【図４】図３に示したマザー積層体１６のスルーホール
１８内に導電材１４を付与した状態を示す断面図であ
る。
【図５】図４に示した工程の後、スルーホール１８を通
る位置に溝１９ならびにスリット２０および２１を形成
した状態を示す拡大断面図である。
【図６】図５に示した状態にあるマザー積層体１６の一
部を示す拡大斜視図である。
【図７】この発明の他の実施例においてマザー積層体１
６のスルーホール１８内に導電材１４を付与した状態を
示す断面図である。
【図８】図７に示した工程の後、導電材１４をスルーホ
ール１８の下方端部側で除去した状態を示す断面図であ
る。
【図９】この発明にとって興味ある従来の積層電子部品
１の外観を示す斜視図である。
【符号の説明】
１１ 積層電子部品 １２ 積層体 １３ 外部電極 １４ 導電材 １６ マザー積層体 １７ 分割線 １８ スルーホール １９ 溝 ２２，２３ 導電膜（内部回路要素）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/40 Ｄ 7511−4Ｅ 3/46 Ｎ 6921−4Ｅ Ｗ 6921−4Ｅ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 内部回路要素を介在させた状態で複数の
    絶縁性シートが積層されてなる積層体、ならびに前記内
    部回路要素に電気的に接続されかつ前記積層体の外表面
    に形成された外部電極を備え、 前記外部電極は、前記積層体に設けられかつ導電材が付
    与されたスルーホールの内部を前記積層体の分割によっ
    て露出させることによって形成されたものであり、 前記導電材は、前記スルーホールの軸線方向の少なくと
    も一方端部まで届かないように形成されている、積層電
    子部品。
  2. 【請求項２】 所定の分割線に沿って分割することによ
    って複数の積層電子部品が得られるものであって、前記
    分割線によって区画される各領域に個々の前記積層電子
    部品のための内部回路要素を分布させるように、これら
    内部回路要素を介在させた状態で複数のマザー絶縁性シ
    ートが積層されてなる、マザー積層体を準備し、 前記マザー積層体の前記分割線を通る位置にスルーホー
    ルを設け、 前記スルーホール内に、その軸線方向の少なくとも一方
    端部まで届かないように、前記内部回路要素に電気的に
    接続される導電材を付与し、 前記マザー積層体を前記分割線に沿って分割する、各工
    程を備える、積層電子部品の製造方法。
  3. 【請求項３】 所定の分割線に沿って分割することによ
    って複数の積層電子部品が得られるものであって、前記
    分割線によって区画される各領域に個々の前記積層電子
    部品のための内部回路要素を分布させるように、これら
    内部回路要素を介在させた状態で複数のマザー絶縁性シ
    ートが積層されてなり、かつ前記分割線を通る位置にス
    ルーホールが設けられ、前記スルーホール内に、その軸
    線方向の少なくとも一方端部まで届かないように、前記
    内部回路要素に電気的に接続される導電材が付与され
    た、マザー積層体を準備し、 前記スルーホール内の導電材を複数部分に分割して各部
    分を互いに電気的に独立させるように、前記分割線に沿
    って前記マザー積層体に溝を形成し、 分割された前記導電材の各部分を外部電極として個々の
    積層電子部品の特性を測定する、各工程を備える、積層
    電子部品の特性測定方法。
  4. 【請求項４】 所定の分割線に沿って分割することによ
    って複数の積層電子部品が得られるものであって、前記
    分割線によって区画される各領域に個々の前記積層電子
    部品のための内部回路要素を分布させるように、これら
    内部回路要素を介在させた状態で複数のマザー絶縁性シ
    ートが積層されてなり、かつ前記分割線を通る位置にス
    ルーホールが設けられ、前記スルーホール内に、その軸
    線方向の一方端部まで届かないように、前記内部回路要
    素に電気的に接続される導電材が付与された、マザー積
    層体を備え、 前記マザー積層体には、前記スルーホール内の導電材を
    複数部分に分割して各部分を互いに電気的に独立させる
    ように、前記分割線に沿って溝が形成された、積層電子
    部品の集合体。
JP33185193A 1993-12-27 1993-12-27 積層電子部品、その製造方法およびその特性測定方法 Expired - Lifetime JP3301188B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33185193A JP3301188B2 (ja) 1993-12-27 1993-12-27 積層電子部品、その製造方法およびその特性測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33185193A JP3301188B2 (ja) 1993-12-27 1993-12-27 積層電子部品、その製造方法およびその特性測定方法

Publications (2)

Publication Number Publication Date
JPH07192960A true JPH07192960A (ja) 1995-07-28
JP3301188B2 JP3301188B2 (ja) 2002-07-15

Family

ID=18248368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33185193A Expired - Lifetime JP3301188B2 (ja) 1993-12-27 1993-12-27 積層電子部品、その製造方法およびその特性測定方法

Country Status (1)

Country Link
JP (1) JP3301188B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216503A (ja) * 1998-11-20 2000-08-04 Alps Electric Co Ltd 高周波モジュ―ルおよび高周波モジュ―ルの製造方法
US6751101B2 (en) 2000-11-02 2004-06-15 Murata Manufacturing Co., Ltd. Electronic component and method of producing the same
US6760227B2 (en) 2000-11-02 2004-07-06 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
EP1170795A3 (en) * 2000-07-06 2004-12-08 Murata Manufacturing Co., Ltd. Electronic component with side contacts and associated method of fabrication
JP2012049522A (ja) * 2010-07-27 2012-03-08 Kyocera Corp 多数個取り配線基板および電子装置
JP2012244050A (ja) * 2011-05-23 2012-12-10 Kyocera Corp 多数個取り配線基板の製造方法、多数個取り配線基板および配線基板ならびに電子装置
JPWO2014103541A1 (ja) * 2012-12-27 2017-01-12 日本碍子株式会社 電子部品及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225904A (ja) * 1990-01-31 1991-10-04 Taiyo Yuden Co Ltd 積層チップへの導電ペースト塗布方法
JPH03280412A (ja) * 1990-03-29 1991-12-11 Mitsubishi Materials Corp コンデンサネットワーク構造体及びその製造方法
JPH04206802A (ja) * 1990-11-30 1992-07-28 Matsushita Electric Ind Co Ltd 絶縁基板及びそれを用いたチップ形抵抗器連
JPH056812A (ja) * 1991-06-27 1993-01-14 Matsushita Electric Ind Co Ltd 端子電極の形成方法
JPH05198949A (ja) * 1992-01-20 1993-08-06 Murata Mfg Co Ltd セラミック多層電子部品の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225904A (ja) * 1990-01-31 1991-10-04 Taiyo Yuden Co Ltd 積層チップへの導電ペースト塗布方法
JPH03280412A (ja) * 1990-03-29 1991-12-11 Mitsubishi Materials Corp コンデンサネットワーク構造体及びその製造方法
JPH04206802A (ja) * 1990-11-30 1992-07-28 Matsushita Electric Ind Co Ltd 絶縁基板及びそれを用いたチップ形抵抗器連
JPH056812A (ja) * 1991-06-27 1993-01-14 Matsushita Electric Ind Co Ltd 端子電極の形成方法
JPH05198949A (ja) * 1992-01-20 1993-08-06 Murata Mfg Co Ltd セラミック多層電子部品の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216503A (ja) * 1998-11-20 2000-08-04 Alps Electric Co Ltd 高周波モジュ―ルおよび高周波モジュ―ルの製造方法
EP1170795A3 (en) * 2000-07-06 2004-12-08 Murata Manufacturing Co., Ltd. Electronic component with side contacts and associated method of fabrication
US6751101B2 (en) 2000-11-02 2004-06-15 Murata Manufacturing Co., Ltd. Electronic component and method of producing the same
US6760227B2 (en) 2000-11-02 2004-07-06 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
JP2012049522A (ja) * 2010-07-27 2012-03-08 Kyocera Corp 多数個取り配線基板および電子装置
JP2012244050A (ja) * 2011-05-23 2012-12-10 Kyocera Corp 多数個取り配線基板の製造方法、多数個取り配線基板および配線基板ならびに電子装置
JPWO2014103541A1 (ja) * 2012-12-27 2017-01-12 日本碍子株式会社 電子部品及びその製造方法

Also Published As

Publication number Publication date
JP3301188B2 (ja) 2002-07-15

Similar Documents

Publication Publication Date Title
US5625935A (en) Method of manufacturing a multilayer electronic component
JP2870371B2 (ja) 積層電子部品、その製造方法およびその特性測定方法
JP2976049B2 (ja) 積層電子部品
JP3147666B2 (ja) 積層電子部品およびその製造方法
US5635669A (en) Multilayer electronic component
JP4138211B2 (ja) 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置
US20050039946A1 (en) Electronic circuit unit and method of manufacturing same
JP3223708B2 (ja) 積層電子部品およびその製造方法
US6751101B2 (en) Electronic component and method of producing the same
JP3368645B2 (ja) 積層電子部品、その製造方法およびその特性測定方法
JP3257532B2 (ja) 積層電子部品の製造方法およびその特性測定方法
JP3301188B2 (ja) 積層電子部品、その製造方法およびその特性測定方法
JP3425711B2 (ja) 積層電子部品の製造方法
JPH08241827A (ja) 積層電子部品及びその製造方法
JP3257531B2 (ja) 積層電子部品
JP3227648B2 (ja) 多層回路基板及びその製造方法
JPH113836A (ja) 積層電子部品
JP3855798B2 (ja) 積層セラミック電子部品およびその製造方法
JP4341576B2 (ja) セラミック電子部品およびその製造方法
JPH10200257A (ja) 多層回路基板及びその製造方法
JP2004165343A (ja) 積層型セラミック電子部品およびその製造方法
JP4507378B2 (ja) 積層セラミック電子部品の製造方法および導電性ペースト
JPH0645758A (ja) 多層セラミック基板およびその製造方法
JP2806303B2 (ja) セラミックパッケージの製造方法
JPS6259454B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090426

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090426

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100426

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110426

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110426

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120426

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130426

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140426

Year of fee payment: 12

EXPY Cancellation because of completion of term