JPH10200335A - 発振回路 - Google Patents

Abstract

(57)【要約】 【課題】発振開始電庄が低く、かつ発振動作時の消費電
力が小さい発振回路を提供する。 【解決手段】インバータ２と並列に接続し利得をインバ
ータ２の利得より高く設定しストップ信号Ｑの供給に応
答して動作を停止するインバータ３と、発振信号振幅値
が所定の一定レベルであることを検出し発振安定検出信
号Ｔを出力するインバータ４と、発振安定検出信号Ｔを
ラッチしてストップ信号Ｑを出力するラッチ回路５とを
備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は発振回路に関し、特
に水晶振動子等の圧電振動子を用いた発振回路に関す
る。

【０００２】

【従来の技術】近年、集積回路の大規模化、ならびに情
報処理速度の高速化にともない、高速低消費電力の発振
回路がますます要求されてきている。特に電池駆動の場
合は低消費電力化は不可欠であり、このため、この種の
回路はスタンバイ時には発振を停止して回路全体の消費
電力を低減し、この回路の使用時にはできるだけ速やか
に発振を開始して動作状態に移行するように構成される
ことが一般的である。また、動作時にも低消費電力を要
求されることはいうまでもない。

【０００３】一般に、発振回路の電源投入後の発振開始
時間の短縮には、発振回路の利得や電流能力を大きくし
水晶振動子やセラミック振動子などの発振素子に供給す
るエネルギを大きくすることが必須であるが、このこと
は消費電流の増大要因となり、低消費電力とは相反す
る。また、発振開始後も安定に動作するためにはある程
度の動作電流を必要とする。

【０００４】この種の発振回路としては、圧電振動子と
して水晶振動子を増幅器としてＣＭＯＳインバータ回路
をそれぞれ用いる水晶発振回路が無調整回路と呼ばれ広
く知られている。また、上記ＣＭＯＳインバータ回路を
構成するＰチャネル型およびＮチャネル型のＭＯＳトラ
ンジスタの各々のドレインに負荷抵抗を挿入し、この負
荷抵抗値を適切に選定することで、発振開始時間の短縮
・発振の安定化と消費電流の低減を図ることも周知であ
る。

【０００５】まず、上記負荷抵抗なしの従来の第１の発
振回路を回路図で示す図３を参照すると、この従来の発
振回路は、入力端子ＸＩと出力端子ＸＯとの間に接続さ
れ発振素子である水晶振動子１と、水晶振動子１と並列
接続した帰還用の抵抗Ｒ１と、入力端が入力端子ＸＩに
出力端が出力端子ＸＯにそれぞれ接続したインバータ２
とを備える。

【０００６】インバータ２はゲートが端子ＸＩを経由し
て水晶振動子１の１方の電極にソースが電源ＶＤＤにド
レインが出力端子ＸＯにそれぞれ接続されたＰチャネル
エンハンスメントＭＯＳ型のトランジスタＰ２１と、ゲ
ートがトランジスタＰ２１のゲートにソースが接地電位
（ＧＮＤ）にドレインがトランジスタＰ２１のドレイン
にそれぞれ接続されたＮチャネルエンハンスメントＭＯ
Ｓ型のトランジスタＮ２１とを備える。

【０００７】動作について説明すると、抵抗Ｒ１，イン
バータ２を含むループ利得が位相０゜のところで０ｄＢ
以上となれば発振する。

【０００８】次に、特開昭６４−６４４０３号公報（文
献１）記載の発振回路は上記負荷抵抗としてＮチャネル
型またはＰチャネル型のデプレッション型ＭＯＳトラン
ジスタを備えゲート電圧で内部抵抗を制御する可変抵抗
素子として用いることにより、上記発振開始時間の短縮
・発振の安定化と消費電流の低減を自動調整で達成して
いる。

【０００９】文献１記載の従来の第２の発振回路を図３
と共通の構成要素には共通の文字／数字を用いて回路図
で示す図４（Ａ）を参照すると、この従来の第２の発振
回路は、従来の第１の発振回路と共通の水晶振動子１と
抵抗Ｒ１に加えて、インバータ２の代りに可変抵抗回路
１０１を備え増幅回路であるＣＭＯＳ型のインバータ１
００と、可変抵抗回路１０１の等価抵抗値を制御する電
圧発生回路１０２とを備える。

【００１０】インバータ１００はトランジスタＰ２１，
Ｎ２１と、それぞれ可変抵抗回路１０１を構成し直列接
続されたＰチャネルデプレッションＭＯＳ型のトランジ
スタＰＤ１，ＰＤ２とを備える。トランジスタＰＤ１の
ゲートが電圧発生回路１０２の出力にソースがトランジ
スタＰ２１のドレインにドレインが水晶振動子１の他方
の電極にそれぞれ接続され、トランジスタＰＤ２のゲー
トがトランジスタＰＤ１のゲートにソースがトランジス
タＰＤ１のドレインにドレインがトランジスタＮ２１の
ドレインにそれぞれ接続される。

【００１１】次に、図４（Ａ）および電圧発生回路１０
２の入出力特性対応の可変抵抗回路１０１の抵抗値特性
を示す図４（Ｂ）を参照して、従来の発振回路の動作に
ついて説明すると、図４（Ｂ）のグラフＩＤは電圧発生
回路１０２の入力電圧Ｏに対するトランジスタＰＤ１，
ＰＤ２のゲート電圧ＶＧ−ドレイン電流特性を、グラフ
ＲはトランジスタＰＤ１，ＰＤ２のゲート電圧ＶＧ−ソ
ースドレイン間抵抗値Ｒ特性をそれぞれ示す。まず、電
圧発生回路１０２は例えばダイオードに用いた半波整流
回路と抵抗およびコンデンサから成る平滑回路とから構
成され、この発振回路の出力電圧すなわち電圧発生回路
１０２の入力電圧Ｏに対応した出力電圧ＶＧをトランジ
スタＰＤ１，ＰＤ２のゲートにゲート電圧ＶＧとして供
給する。これらトランジスタＰＤ１，ＰＤ２の各々は、
ゲート電圧ＶＧに対応するソースドレイン間抵抗Ｒに制
御され、この抵抗Ｒがインバータ１００を構成するトラ
ンジスタＰ２１，Ｎ２１の各々のドレイン負荷抵抗とな
る。発振回路の出力電圧が増大するとこの抵抗Ｒが増大
することによってゲインおよび消費電流を抑圧する方向
に動作する。また、発振開始時あるいは製造のばらつき
などによるトランジスタＰ２１，Ｎ２１の能力低下の場
合は、発振出力Ｏの低下にともない抵抗Ｒが低下し、ゲ
インが増加する方向に動作し、発振出力電圧Ｏおよび消
費電流を適正に保持するように自動調整する。

【００１２】このように、可変抵抗回路１０１をデプレ
ッションＭＯＳ型トランジスタで構成する理由は、周知
のようにデプレッションＭＯＳ型トランジスタはゲート
電圧がしきい値電圧ＶＴ以下でも力ットオフすることな
く有限値の抵抗Ｒとして機能するため、発振開始時や上
記ゲート電圧がしきい値付近となったときの発振動作の
安定性が保持できるからである。

【００１３】

【発明が解決しようとする課題】上述した従来の第１の
発振回路は、消費電力が大きいという欠点があった。

【００１４】また、低消費電力化を図った従来の第２の
発振回路は、発振開始電圧の低減のためには可変抵抗回
路の抵抗値を大きく出来ないことにより低消費電力化も
制限され、一方、可変抵抗回路の抵抗値が大きいと低消
費電力化は達成できるが、利得が低下するため発振開始
電庄は高くなるという欠点があった。

【００１５】本発明の目的は、発振開始電庄が低く、か
つ発振動作時の消費電力が小さい発振回路を提供するこ
とにある。

【００１６】

【課題を解決するための手段】本発明の発振回路は、入
力端子と出力端子との間に接続した圧電振動子と、この
圧電振動子と並列接続した帰還用抵抗と、入力端が前記
入力端子に出力端が前記出力端子にそれぞれ接続し第１
の利得の第１のインバータ回路とを備える発振回路にお
いて、前記第１のインバータ回路と並列に接続し利得を
前記第１の利得より高い第２の利得に設定しストップ信
号の供給に応答して動作を停止する第２のインバータ回
路と、発振信号振幅値が予め定めた一定レベルであるこ
とを検出し発振安定検出信号を出力する第３のインバー
タと、前記発振安定検出信号をラッチして前記ストップ
信号を出力するラッチ回路とを備えて構成されている。

【００１７】

【発明の実施の形態】次に、本発明の実施の形態を図３
と共通の構成要素には共通の文字／数字を用いて回路図
で示す図１を参照すると、この図に示す本実施の形態の
発振回路は、従来と共通の水晶振動子１と、抵抗Ｒ１
と、インバータ２とに加えて、インバータ２と並列に接
続し利得をインバータ２より高く設定しストップ信号Ｑ
の供給に応答して動作を停止するインバータ３と、発振
信号振幅値が所定レベルに達したことを検出し発振安定
検出信号Ｔを出力するインバータ４と、発振安定検出信
号Ｔをラッチしてストップ信号Ｑ，反転ストップ信号Ｑ
Ｂを出力するラッチ回路５とを備える。

【００１８】インバータ３は、各々のゲートを共通接続
して入力端子ＸＩに接続し各々のドレインを共通接続し
て出力端子ＸＯに接続したＰチャネルエンハンスメント
ＭＯＳ型（以下ＰＭＯＳ）のトランジスタＰ３１及びＮ
チャネルエンハンスメントＭＯＳ型（以下ＮＭＯＳ）の
トランジスタＮ３１と、ソースを電源ＶＤＤにドレイン
をトランジスタＰ３１のソースにそれぞれ接続しゲート
に反転ストップ信号ＱＢの供給を受けるＰＭＯＳトラン
ジスタＰ３２と、ソースを接地Ｇにドレインをトランジ
スタＮ３１のソースにそれぞれ接続しゲートにストップ
信号Ｑの供給を受けるＮＭＯＳトランジスタＮ３２とを
備える。

【００１９】インバータ４は、ゲートを出力端子ＸＯに
接続し発振安定検出信号Ｔを出力するＰＭＯＳトランジ
スタＰ４１と、ゲートをトランジスタＰ４１のゲートに
ドレインをトランジスタＰ４１のドレインにソースを接
地Ｇにそれぞれ接続したＮＮＭＯＳトランジスタＮ４１
と、ソースを電源ＶＤＤにドレインをトランジスタＰ４
１のソースにそれぞれ接続しゲートに反転ストップ信号
ＱＢの供給を受けるＰＭＯＳトランジスタＰ４２と、ソ
ースを接地ＧにドレインをトランジスタＮ４１のドレイ
ンにそれぞれ接続しゲートに反転ストップ信号ＱＢの供
給を受けるＮＭＯＳトランジスタＮ４２とを備える。

【００２０】ラッチ回路５は、相互に入出力をたすき掛
接続しそれぞれストップ信号Ｑ，反転ストップ信号ＱＢ
を出力するたＮＯＲゲートＮＯ１，ＮＯ２を備える。

【００２１】次に、図１及びインバータ２〜３の入出力
特性及び発振開始後の安定検出動作をそれぞれ示す図２
（Ａ），（Ｂ）を参照して本実施の形態の動作について
説明すると、インバータ２は通常より低い利得に設定
し、インバータ３は、上述のように、インバータ２より
高く利得を設定する。またインバータ４のスレッショル
ドレベルｔ１はインバータ２，３のスレッショルドレベ
ルｔ２よりレベル差ＤＴだけ低く設定する。

【００２２】まず、初期状態ではラッチ回路５のＮＯＲ
ゲートＮＯ１の出力のストップ信号ＱはＨレベル，ＮＯ
ＲゲートＮＯ２の出力の反転ストップ信号ＱＢはＬレベ
ルであり、したがってトランジスタＰ３２，Ｎ３２，Ｐ
４２は導通状態、トランジスタＮ４２は遮断状態であ
る。したがってインバータ２，３は並列に動作し入力信
号レベルのしきい値ｔ２を中心に発振を開始する。この
ときインバータ３の方が利得が高いので発振動作はこの
インバータ３で行われる。一方、インバータ４は出力端
子ＸＯの出力信号Ｏのレベルが所定のスレッショルドレ
ベルｔ１を超えると図２（Ａ）のグラフＡに示すように
出力が立上り、発振安定検出信号Ｔを出力する。この発
振安定検出信号Ｔの供給に応答してラッチ回路５はスト
ップ信号ＱをＬレベルに反転ストップ信号ＱＢをＨレベ
ルにそれぞれ遷移させる。これにより、トランジスタＰ
３２，Ｎ３２，Ｐ４２が遮断状態に、トランジスタＮ４
２が導通状態にそれぞれ変化し、インバータ３，４が停
止する。したがって、利得の低いインバータ２のみが動
作状態を保持する。

【００２３】すなわち発振の立上り時にはインバータ３
の高利得で発振を開始し、発振が安定化し発振保持状態
となると低利得のインバータ２に切替られ、消費電力を
抑制する。この場合の発振振幅はスレッショルドレベル
ｔ１，ｔ２のレベル差ＤＴとなる。

【００２４】ここで、インバータ２の利得を従来の第１
の発振回路における通常のインバータ２の利得の１／２
に設定すると、上記発振保持状態での消費電力を半分に
できる。また発振開始電圧は上記条件でインバータ３の
利得を通常のインバータ２の利得の１／２に設定すると
はば同等となるが、このインバータ３の利得を大きくす
ることによりさらに低減できる。このインバータ３は発
振保持状態では動作停止しているので消費電力に対する
影響はない。

【００２５】以上、本発明の実施の形態について説明し
たが、本発明はこれに限ることなく多くの変形が可能で
ある。例えば、発振安定検出信号を計数するカウンタを
設け数回確認してからストップ信号を出力するように
し、より安定な回路動作を得ることも可能である。

【００２６】

【発明の効果】以上説明したように、本発明の発振回路
は、第１のインバータ回路と並列に接続し利得をこの第
１のインバータ回路より高い利得に設定しストップ信号
の供給に応答して動作を停止する第２のインバータ回路
と、発振信号振幅値が所定の一定レベルであることを検
出し発振安定検出信号を出力する第３のインバータと、
上記発振安定検出信号をラッチして前記ストップ信号を
出力するラッチ回路とを備えることにより、発振開始電
圧を低減するとともに、発振保持状態での消費電力を低
減するという効果がある。

【図面の簡単な説明】

【図１】本発明の発振回路の一実施の形態を示す回路図
である。

【図２】本実施の形態の発振回路における動作の一例を
示すインバータの入出力特性と発振開始特性をそれぞれ
示す特性図である。

【図３】従来の第１の発振回路の一例を示す回路図であ
る。

【図４】従来の第２の発振回路の一例を示す回路図及び
特性図である。

【符号の説明】

１ 水晶振動子 ２〜４，１００ インバータ ５ ラッチ回路 Ｒ１ 抵抗 Ｐ２１，Ｐ３１，Ｐ３２，Ｐ４１，Ｐ４２，Ｎ２１，Ｎ
３１，Ｎ３２，Ｎ４１，Ｎ４２ トランジスタ ＮＯ１，ＮＯ２ ＮＯＲゲート

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力端子と出力端子との間に接続した圧
   電振動子と、この圧電振動子と並列接続した帰還用抵抗
   と、入力端が前記入力端子に出力端が前記出力端子にそ
   れぞれ接続し第１の利得の第１のインバータ回路とを備
   える発振回路において、 前記第１のインバータ回路と並列に接続し利得を前記第
   １の利得より高い第２の利得に設定しストップ信号の供
   給に応答して動作を停止する第２のインバータ回路と、 発振信号振幅値が予め定めた一定レベルであることを検
   出し発振安定検出信号を出力する第３のインバータと、 前記発振安定検出信号をラッチして前記ストップ信号を
   出力するラッチ回路とを備えることを特徴とする発振回
   路。
2. 【請求項２】 前記第１のインバータ回路が、ゲートを
   前記入力端子を経由して前記圧電振動子の１方の電極に
   ソースを第１の電源にドレインを前記入力端子を経由し
   て前記圧電振動子の他方の電極にそれぞれ接続した第１
   の導電型の第１のＭＯＳトランジスタと、ゲートを前記
   第１のトランジスタのゲートにソースを第２の電源にド
   レインを前記第１のトランジスタのドレインにそれぞれ
   接続した第２の導電型の第２のＭＯＳトランジスタとを
   備え、 前記第２のインバータ回路が、各々のゲートを共通接続
   して前記入力端子に接続し各々のドレインを共通接続し
   て前記出力端子に接続した第１の導電型の第３のＭＯＳ
   トランジスタ及び第２の導電型の第４のＭＯＳトランジ
   スタと、ソースを第１の電源にドレインを前記第３のト
   ランジスタのソースにそれぞれ接続しゲートに前記スト
   ップ信号の反転値である反転ストップ信号の供給を受け
   る第１の導電型の第５のＭＯＳトランジスタと、ソース
   を第２の電源にドレインを前記第４のＭＯＳトランジス
   タのソースにそれぞれ接続しゲートに前記ストップ信号
   の供給を受ける第２の導電型の第６のＭＯＳトランジス
   タとを備え、 前記第３のインバータが、ゲートを前記出力端子に接続
   し前記発振安定検出信号を出力する第１の導電型の第７
   のＭＯＳトランジスタと、ゲートを前記第７のトランジ
   スタのゲートにドレインを前記第７のトランジスタのド
   レインにソースを第２の電源にそれぞれ接続した第２の
   導電型の第８のＭＯＳトランジスタとを備えることを特
   徴とする請求項１記載の発振回路。
3. 【請求項３】 前記第３のインバータが、ソースを第１
   の電源にドレインを前記第７のトランジスタのソースに
   それぞれ接続しゲートに前記反転ストップ信号の供給を
   受ける第１の導電型の第９のＭＯＳトランジスタと、ソ
   ースを第２の電源にドレインを前記第８のトランジスタ
   のドレインにそれぞれ接続しゲートに前記反転ストップ
   信号の供給を受ける第２の導電型の第１０のＭＯＳトラ
   ンジスタとを備えることを特徴とする請求項２記載の発
   振回路。