JPH10200393A - 信号監視回路 - Google Patents
信号監視回路Info
- Publication number
- JPH10200393A JPH10200393A JP9352968A JP35296897A JPH10200393A JP H10200393 A JPH10200393 A JP H10200393A JP 9352968 A JP9352968 A JP 9352968A JP 35296897 A JP35296897 A JP 35296897A JP H10200393 A JPH10200393 A JP H10200393A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input signal
- rebound
- input
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 リバウンドのある信号が入力信号処理ブロッ
クに直接印加されると、入力の遷移時点に同期して動作
を開始する入力信号処理ブロックが誤動作する。 【解決手段】 第１システムから第２システムにリバウ
ンドの激しい入力信号が入る時、第２システムの動作状
態最初の時点を検出する信号監視回路として、入力信号
のリバウンドを減衰させる第１論理ゲート部２０と、該
第１論理ゲート部の出力から最初に入力信号の論理遷移
が生ずる時を検出して、動作状態最初の時点を検出した
ことを第２システムに知らせる第２論理ゲート部３０〜
４８と、から構成され、入力信号がリバウンド後発生し
たローレベルの値を保持していて、再びリバウンドしな
がらハイに遷移する時にはクロックによるサンプリング
レートを減らす。
クに直接印加されると、入力の遷移時点に同期して動作
を開始する入力信号処理ブロックが誤動作する。 【解決手段】 第１システムから第２システムにリバウ
ンドの激しい入力信号が入る時、第２システムの動作状
態最初の時点を検出する信号監視回路として、入力信号
のリバウンドを減衰させる第１論理ゲート部２０と、該
第１論理ゲート部の出力から最初に入力信号の論理遷移
が生ずる時を検出して、動作状態最初の時点を検出した
ことを第２システムに知らせる第２論理ゲート部３０〜
４８と、から構成され、入力信号がリバウンド後発生し
たローレベルの値を保持していて、再びリバウンドしな
がらハイに遷移する時にはクロックによるサンプリング
レートを減らす。
Description
【０００１】
【発明の属する技術分野】本発明は信号監視回路に係
り、特に入力信号のリバウンドによるシステムの誤動作
を防止する信号監視回路に関する。
り、特に入力信号のリバウンドによるシステムの誤動作
を防止する信号監視回路に関する。
【０００２】
【従来の技術】一般に、信号変調を行わずにシステム間
の信号伝送を行う技術においては、受信側のシステム内
部にある入力信号処理ブロックへ信号が直接入力され
る。
の信号伝送を行う技術においては、受信側のシステム内
部にある入力信号処理ブロックへ信号が直接入力され
る。
【０００３】図１は、従来のシステム間の信号伝送を示
すブロック図である。図１に示すように、伝送側である
システムＡ２から伝送ライン３を通じて信号を伝送する
と、受信側であるシステムＢ４では信号サンプリングな
どの遂行無しに受信される入力信号が、システムＢ４内
部にある入力信号処理ブロック６に直接印加される。
すブロック図である。図１に示すように、伝送側である
システムＡ２から伝送ライン３を通じて信号を伝送する
と、受信側であるシステムＢ４では信号サンプリングな
どの遂行無しに受信される入力信号が、システムＢ４内
部にある入力信号処理ブロック６に直接印加される。
【０００４】図４の入力波形に示されるように、信号の
伝送ライン３は、入力信号の印加されない非動作区間ｔ
１，ｔ３で論理“Ｈ（ハイ）”状態を保持している。一
方、システムＡ２から伝送ライン３に入力が印加される
動作区間ｔ２では、伝送ライン３が論理“Ｈ”から論理
“Ｌ（ロウ）”に遷移する。システムＢ４の入力信号処
理ブロック６は、この遷移時点に同期して動作を開始
し、以後をＡ２からの入力信号と見なし信号処理を行
う。
伝送ライン３は、入力信号の印加されない非動作区間ｔ
１，ｔ３で論理“Ｈ（ハイ）”状態を保持している。一
方、システムＡ２から伝送ライン３に入力が印加される
動作区間ｔ２では、伝送ライン３が論理“Ｈ”から論理
“Ｌ（ロウ）”に遷移する。システムＢ４の入力信号処
理ブロック６は、この遷移時点に同期して動作を開始
し、以後をＡ２からの入力信号と見なし信号処理を行
う。
【０００５】
【発明が解決しようとする課題】上記従来の信号伝送で
は、信号入力直後のリバウンド（rebounding）が受信側
システムの誤動作の原因となっている。ここでリバウン
ドとは、信号中の極めて高い周波数成分が、その中心周
波数値を随時異にする状態を意味する。例えば図１のシ
ステムにおいて、上記のようにリバウンドのある信号が
入力信号処理ブロック６に直接印加されると、入力の遷
移時点に同期して動作を開始するはずの入力信号処理ブ
ロック６が誤動作し、受信側のシステムＢ４を伝送側の
システムＡ２に正しく連動させることができないことが
ある。
は、信号入力直後のリバウンド（rebounding）が受信側
システムの誤動作の原因となっている。ここでリバウン
ドとは、信号中の極めて高い周波数成分が、その中心周
波数値を随時異にする状態を意味する。例えば図１のシ
ステムにおいて、上記のようにリバウンドのある信号が
入力信号処理ブロック６に直接印加されると、入力の遷
移時点に同期して動作を開始するはずの入力信号処理ブ
ロック６が誤動作し、受信側のシステムＢ４を伝送側の
システムＡ２に正しく連動させることができないことが
ある。
【０００６】図４の入力波形に示されるように、動作区
間ｔ２の入力信号の初期区間をみると、信号が論理
“Ｈ”と“Ｌ”の間を遷移する区間ｔ４が通常数μｓｅ
ｃ程度だけ存在するが、これがリバウンドの発生区間で
ある。これらのシステムにおける動作速度は数ｎｓｅｃ
であり、受信側システムへの入力が論理“Ｈ”と“Ｌ”
の間を遷移するｔ４区間におけるリバウンドは、上記の
ようなシステムの誤動作を誘発する。
間ｔ２の入力信号の初期区間をみると、信号が論理
“Ｈ”と“Ｌ”の間を遷移する区間ｔ４が通常数μｓｅ
ｃ程度だけ存在するが、これがリバウンドの発生区間で
ある。これらのシステムにおける動作速度は数ｎｓｅｃ
であり、受信側システムへの入力が論理“Ｈ”と“Ｌ”
の間を遷移するｔ４区間におけるリバウンドは、上記の
ようなシステムの誤動作を誘発する。
【０００７】本発明は、リバウンドのある入力信号を受
信して処理する受信側システムを正確に動作させる信号
監視回路を提供するものである。
信して処理する受信側システムを正確に動作させる信号
監視回路を提供するものである。
【０００８】
【課題を解決するための手段】このために本発明では、
入力信号がリバウンド後発生したローレベルの値を保持
していて、再びリバウンドしながらハイに遷移する時に
はクロックによるサンプリングレートを減らすことによ
り、より正確な入力信号値を入力信号処理ブロックに提
供する。
入力信号がリバウンド後発生したローレベルの値を保持
していて、再びリバウンドしながらハイに遷移する時に
はクロックによるサンプリングレートを減らすことによ
り、より正確な入力信号値を入力信号処理ブロックに提
供する。
【０００９】すなわち本発明によれば、第１システムか
ら第２システムにリバウンドの激しい入力信号が入る
時、第２システムの動作状態最初の時点を検出する信号
監視回路として、入力信号のリバウンドを減衰させる第
１論理ゲート部と、該第１論理ゲート部の出力から最初
に入力信号の論理遷移が生ずる時を検出して、動作状態
最初の時点を検出したことを第２システムに知らせる第
２論理ゲート部と、から構成さした信号監視回路を提供
する。
ら第２システムにリバウンドの激しい入力信号が入る
時、第２システムの動作状態最初の時点を検出する信号
監視回路として、入力信号のリバウンドを減衰させる第
１論理ゲート部と、該第１論理ゲート部の出力から最初
に入力信号の論理遷移が生ずる時を検出して、動作状態
最初の時点を検出したことを第２システムに知らせる第
２論理ゲート部と、から構成さした信号監視回路を提供
する。
【００１０】
【発明の実施の形態】本発明の実施形態を図面を参照し
て詳細に説明する。
て詳細に説明する。
【００１１】図２は、本発明のシステム間の信号伝送を
示すブロック図である。受信側のシステムＢ４は、入力
信号が最初に論理“Ｌ”に遷移する時点を検出するため
の信号監視回路１０を備えている。この信号監視回路１
０は、ロウ遷移検出信号ＬＴＤＳを入力信号処理ブロッ
ク６に提供することにより、入力信号処理ブロック６
が、リバウンドする区間の後に入力信号を処理するよう
にして、Ｂ４の誤動作を防ぐ。
示すブロック図である。受信側のシステムＢ４は、入力
信号が最初に論理“Ｌ”に遷移する時点を検出するため
の信号監視回路１０を備えている。この信号監視回路１
０は、ロウ遷移検出信号ＬＴＤＳを入力信号処理ブロッ
ク６に提供することにより、入力信号処理ブロック６
が、リバウンドする区間の後に入力信号を処理するよう
にして、Ｂ４の誤動作を防ぐ。
【００１２】図３は、信号監視回路１０の回路図であ
り、複数の論理ゲート２２〜３４，３８〜４６と２つの
フリップフロップ３６，４８から構成される。これらの
論理ゲートのうち、２つのＮＡＮＤゲート２４，２６か
らなる論理ゲート部が、リバウンドを減衰させるリバウ
ンド減衰回路部２０である。ＮＡＮＤゲート２４は、一
方の入力端が入力信号の印加を受けるインバータ２２の
出力端に接続されるとともに他方の入力端がＮＡＮＤゲ
ート２６の出力端に接続され、そして出力端はＮＡＮＤ
ゲート２６の一方の入力端へ接続される。ＮＡＮＤゲー
ト２６の他方の入力端には入力信号が印加され、出力端
はＮＡＮＤゲート２４の他方の入力端に接続されるると
ともにインバータ２８の入力端へ接続される。リバウン
ド減衰回路２０がリバウンドを減衰させるとは、瞬間的
に周波数が異なる状態を最大限一定にすることと、リバ
ウンド状態を論理“Ｈ”と“Ｌ”に整形することを意味
する。入力信号はリバウンド減衰回路部２０で１次的に
リバウンド減衰が行われた後、後端の論理ゲート２８〜
３４，３８〜４６と２つのフリップフロップ３６，４８
によってサンプリング（クロックによるサンプリングで
ある）が行われて、出力信号のロウ遷移検出信号ＬＴＤ
Ｓを生成する。
り、複数の論理ゲート２２〜３４，３８〜４６と２つの
フリップフロップ３６，４８から構成される。これらの
論理ゲートのうち、２つのＮＡＮＤゲート２４，２６か
らなる論理ゲート部が、リバウンドを減衰させるリバウ
ンド減衰回路部２０である。ＮＡＮＤゲート２４は、一
方の入力端が入力信号の印加を受けるインバータ２２の
出力端に接続されるとともに他方の入力端がＮＡＮＤゲ
ート２６の出力端に接続され、そして出力端はＮＡＮＤ
ゲート２６の一方の入力端へ接続される。ＮＡＮＤゲー
ト２６の他方の入力端には入力信号が印加され、出力端
はＮＡＮＤゲート２４の他方の入力端に接続されるると
ともにインバータ２８の入力端へ接続される。リバウン
ド減衰回路２０がリバウンドを減衰させるとは、瞬間的
に周波数が異なる状態を最大限一定にすることと、リバ
ウンド状態を論理“Ｈ”と“Ｌ”に整形することを意味
する。入力信号はリバウンド減衰回路部２０で１次的に
リバウンド減衰が行われた後、後端の論理ゲート２８〜
３４，３８〜４６と２つのフリップフロップ３６，４８
によってサンプリング（クロックによるサンプリングで
ある）が行われて、出力信号のロウ遷移検出信号ＬＴＤ
Ｓを生成する。
【００１３】図４は、リバウンドのある入力信号(INPUT
SIGNAL)、及び本例の回路で用いる各種信号、即ちクロ
ック信号ＣＬＫ、ロウ遷移検出信号ＬＴＤＳ、制御信号
ＣＴＳを示している。信号監視回路１０に印加される信
号は、システムＡ２が提供する入力信号、ＣＬＫ、及び
ＣＴＳであり、信号監視回路１０から出力される信号は
ＬＴＤＳである。非動作区間ｔ１において入力信号は論
理“Ｈ”であり、ＣＴＳも論理“Ｈ”である。また、イ
ンバータ３８から出力された後フィードバックされる信
号も論理“Ｈ”である。一方、動作区間ｔ２で入力信
号、ＣＬＫ、ＬＴＤＳ，ＣＴＳのそれぞれは非動作区間
ｔ１における論理状態から遷移する。
SIGNAL)、及び本例の回路で用いる各種信号、即ちクロ
ック信号ＣＬＫ、ロウ遷移検出信号ＬＴＤＳ、制御信号
ＣＴＳを示している。信号監視回路１０に印加される信
号は、システムＡ２が提供する入力信号、ＣＬＫ、及び
ＣＴＳであり、信号監視回路１０から出力される信号は
ＬＴＤＳである。非動作区間ｔ１において入力信号は論
理“Ｈ”であり、ＣＴＳも論理“Ｈ”である。また、イ
ンバータ３８から出力された後フィードバックされる信
号も論理“Ｈ”である。一方、動作区間ｔ２で入力信
号、ＣＬＫ、ＬＴＤＳ，ＣＴＳのそれぞれは非動作区間
ｔ１における論理状態から遷移する。
【００１４】図３及び図４を参照して信号監視回路１０
の動作を説明する。非動作区間ｔ１における各ゲートの
論理状態は次のようになっている。ＣＴＳは“Ｈ”、Ｎ
ＯＲゲート４２の出力は“Ｌ”、ＯＲゲート４４の出力
は“Ｌ”、ＡＮＤゲート４６の出力は“Ｌ”、Ｄ形フリ
ップフロップ４８の出力は“Ｌ”である。そして、入力
信号が“Ｈ”、インバータ２２の出力が“Ｌ”なので、
ＮＡＮＤゲート２４の出力は“Ｈ”、ＮＡＮＤゲート２
６の出力は“Ｌ”、インバータ２８の出力は“Ｈ”、Ｎ
ＯＲゲート３２の出力は“Ｌ”、インバータ４０の出力
は“Ｌ”であり、ＡＮＤゲート３４の出力も“Ｌ”であ
る。クロック信号ＣＬＫによってラッチ動作をするＤ形
フリップフロップ３６も“Ｌ”なので、インバータ３８
の出力として得られるＬＴＤＳは“Ｈ”である。
の動作を説明する。非動作区間ｔ１における各ゲートの
論理状態は次のようになっている。ＣＴＳは“Ｈ”、Ｎ
ＯＲゲート４２の出力は“Ｌ”、ＯＲゲート４４の出力
は“Ｌ”、ＡＮＤゲート４６の出力は“Ｌ”、Ｄ形フリ
ップフロップ４８の出力は“Ｌ”である。そして、入力
信号が“Ｈ”、インバータ２２の出力が“Ｌ”なので、
ＮＡＮＤゲート２４の出力は“Ｈ”、ＮＡＮＤゲート２
６の出力は“Ｌ”、インバータ２８の出力は“Ｈ”、Ｎ
ＯＲゲート３２の出力は“Ｌ”、インバータ４０の出力
は“Ｌ”であり、ＡＮＤゲート３４の出力も“Ｌ”であ
る。クロック信号ＣＬＫによってラッチ動作をするＤ形
フリップフロップ３６も“Ｌ”なので、インバータ３８
の出力として得られるＬＴＤＳは“Ｈ”である。
【００１５】一方、非動作区間ｔ１から動作区間ｔ２に
移ると、入力信号には図４のｔ４区間のように、数μｓ
ｅｃの間“Ｈ”から“Ｌ”へ、そして“Ｌ”から“Ｈ”
へのリバウンドが発生する。この時、リバウンド減衰回
路部２０で、１次的に入力信号のリバウンドを減衰させ
る。リバウンド減衰回路２０がリバウンドを減衰させる
とは、瞬間的に周波数が異なる状態を最大限一定にする
ことと、リバウンド状態を論理“Ｈ”と“Ｌ”に整形す
ることを意味する。リバウンド減衰回路部２０が瞬間的
な周波数が相互異なるのを最大限に一定化させること
は、印加される入力信号のリバウンド信号成分のうち、
ＮＡＮＤゲート２４，２６が固有的にもつ伝搬遅延（pr
opagation delay）より速い信号率をもった信号成分
を、前記伝搬遅延によって消えさせることによりなされ
る。そして、リバウンド減衰回路部２０がリバウンド状
態を論理“Ｈ”と“Ｌ”に整形することは、ＮＡＮＤゲ
ート２４，２６の自体伝搬遅延より遅い信号率をもった
信号成分を整形することによってなされる。
移ると、入力信号には図４のｔ４区間のように、数μｓ
ｅｃの間“Ｈ”から“Ｌ”へ、そして“Ｌ”から“Ｈ”
へのリバウンドが発生する。この時、リバウンド減衰回
路部２０で、１次的に入力信号のリバウンドを減衰させ
る。リバウンド減衰回路２０がリバウンドを減衰させる
とは、瞬間的に周波数が異なる状態を最大限一定にする
ことと、リバウンド状態を論理“Ｈ”と“Ｌ”に整形す
ることを意味する。リバウンド減衰回路部２０が瞬間的
な周波数が相互異なるのを最大限に一定化させること
は、印加される入力信号のリバウンド信号成分のうち、
ＮＡＮＤゲート２４，２６が固有的にもつ伝搬遅延（pr
opagation delay）より速い信号率をもった信号成分
を、前記伝搬遅延によって消えさせることによりなされ
る。そして、リバウンド減衰回路部２０がリバウンド状
態を論理“Ｈ”と“Ｌ”に整形することは、ＮＡＮＤゲ
ート２４，２６の自体伝搬遅延より遅い信号率をもった
信号成分を整形することによってなされる。
【００１６】動作区間ｔ２ので入力信号が数μｓｅｃ
（ｔ４）後“Ｌ”状態になると、ＮＡＮＤゲート２６の
出力が“Ｈ”になり、またインバータ２２の出力も
“Ｈ”になるので、ＮＡＮＤゲート２４の出力は
“Ｌ”、ＮＡＮＤゲート２６の出力“Ｈ”を受けるイン
バータ２８の出力は“Ｌ”になる。そして、ＮＯＲゲー
ト３２の出力は“Ｈ”、インバータ４０の出力は“Ｈ”
になるので、ＡＮＤゲート３４の出力は“Ｈ”である。
（ｔ４）後“Ｌ”状態になると、ＮＡＮＤゲート２６の
出力が“Ｈ”になり、またインバータ２２の出力も
“Ｈ”になるので、ＮＡＮＤゲート２４の出力は
“Ｌ”、ＮＡＮＤゲート２６の出力“Ｈ”を受けるイン
バータ２８の出力は“Ｌ”になる。そして、ＮＯＲゲー
ト３２の出力は“Ｈ”、インバータ４０の出力は“Ｈ”
になるので、ＡＮＤゲート３４の出力は“Ｈ”である。
【００１７】動作区間ｔ２の開始からｔ５の時間後、Ｃ
ＬＫが最初に“Ｌ”から“Ｈ”に遷移するが、それによ
りＤ形フリップフロップ３６は、入力されるのＡＮＤゲ
ート３４の出力信号“Ｈ”をラッチする。従って、Ｄ形
フリップフロップ３６の出力は“Ｈ”、インバータ３８
の出力は“Ｌ”になるので、図４に示すようにＬＴＤＳ
は“Ｌ”状態に変わる。
ＬＫが最初に“Ｌ”から“Ｈ”に遷移するが、それによ
りＤ形フリップフロップ３６は、入力されるのＡＮＤゲ
ート３４の出力信号“Ｈ”をラッチする。従って、Ｄ形
フリップフロップ３６の出力は“Ｈ”、インバータ３８
の出力は“Ｌ”になるので、図４に示すようにＬＴＤＳ
は“Ｌ”状態に変わる。
【００１８】動作区間ｔ２のｔ５の後のｔ６タイミング
でＣＴＳが“Ｈ”から“Ｌ”へ遷移し、ＣＬＫが２回目
に“Ｌ”から“Ｈ”に遷移する時、それによりラッチ動
作をするＤ形フリップフロップ４８の出力は“Ｌ”、Ｎ
ＯＲゲート３２の出力は“Ｈ”、ＡＮＤゲート３４の出
力は“Ｌ”に変わる。
でＣＴＳが“Ｈ”から“Ｌ”へ遷移し、ＣＬＫが２回目
に“Ｌ”から“Ｈ”に遷移する時、それによりラッチ動
作をするＤ形フリップフロップ４８の出力は“Ｌ”、Ｎ
ＯＲゲート３２の出力は“Ｈ”、ＡＮＤゲート３４の出
力は“Ｌ”に変わる。
【００１９】その後、ＣＬＫが３回目の論理“Ｌ”から
“Ｈ”に遷移する時、それによりラッチ動作をするＤ形
フリップフロップ３６の出力は論理“Ｌ”、インバータ
３８の出力は論理“Ｈ”に遷移するので、ロウ遷移検出
信号ＬＴＤＳが論理“Ｈ”状態に変わる。
“Ｈ”に遷移する時、それによりラッチ動作をするＤ形
フリップフロップ３６の出力は論理“Ｌ”、インバータ
３８の出力は論理“Ｈ”に遷移するので、ロウ遷移検出
信号ＬＴＤＳが論理“Ｈ”状態に変わる。
【００２０】以上のような動作によって、動作区間ｔ２
の最初のｔ４区間で、入力信号のリバウンドは無視さ
れ、安定した入力信号の論理状態と、ＣＬＫ、ＣＴＳの
論理状態に基づいて、動作区間ｔ２内でＬＴＤＳを
“Ｌ”に遷移させることにより信号処理動作を開始させ
る。即ち、リバウンドの激しい入力信号から最初のロー
信号を一度だけ検出するので、動作状態を知らせる信号
が正確に検出され、システム誤動作が防止される。
の最初のｔ４区間で、入力信号のリバウンドは無視さ
れ、安定した入力信号の論理状態と、ＣＬＫ、ＣＴＳの
論理状態に基づいて、動作区間ｔ２内でＬＴＤＳを
“Ｌ”に遷移させることにより信号処理動作を開始させ
る。即ち、リバウンドの激しい入力信号から最初のロー
信号を一度だけ検出するので、動作状態を知らせる信号
が正確に検出され、システム誤動作が防止される。
【００２１】
【発明の効果】本発明によれば、リバウンドの激しい入
力信号が入るときに動作状態最初の時点を検出する信号
監視回路を提供するので、信号を正確に検出することが
できるようになり、入力信号を受信して処理するシステ
ムで誤動作が生じない。
力信号が入るときに動作状態最初の時点を検出する信号
監視回路を提供するので、信号を正確に検出することが
できるようになり、入力信号を受信して処理するシステ
ムで誤動作が生じない。
【図１】従来のシステム間の信号伝送を示すブロック
図。
図。
【図２】本発明のシステム間の信号伝送を示すブロック
図。
図。
【図３】信号監視回路１０の回路図。
【図４】リバウンドのある入力信号、クロック信号ＣＬ
Ｋ、ロウ遷移検出信号ＬＴＤＳ，制御信号ＣＴＳを示す
タイムチャート。
Ｋ、ロウ遷移検出信号ＬＴＤＳ，制御信号ＣＴＳを示す
タイムチャート。
【符号の説明】 ６ 入力信号処理ブロック １０ 信号監視回路 ２０ リバウンド減衰回路部 ２２,２８,３８,４０インバータ ２４，２６ ＮＡＮＤゲート ３２，４２ ＮＯＲゲート ４４ ＯＲゲート ３０，３４，４６ ＡＮＤゲート ３６，４８ Ｄ形フリップフロップ
Claims (1)
- 【請求項１】 第１システムから第２システムにリバウ
ンドの激しい入力信号が入る時、第２システムの動作状
態最初の時点を検出する信号監視回路であって、入力信
号のリバウンドを減衰させる第１論理ゲート部と、該第
１論理ゲート部の出力から最初に入力信号の論理遷移が
生ずる時を検出して、動作状態最初の時点を検出したこ
とを第２システムに知らせる第２論理ゲート部と、から
構成されることを特徴とする信号監視回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996P70547 | 1996-12-23 | ||
| KR1019960070547A KR19980051638A (ko) | 1996-12-23 | 1996-12-23 | 신호감시회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10200393A true JPH10200393A (ja) | 1998-07-31 |
Family
ID=19490388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9352968A Pending JPH10200393A (ja) | 1996-12-23 | 1997-12-22 | 信号監視回路 |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPH10200393A (ja) |
| KR (1) | KR19980051638A (ja) |
| CN (1) | CN1186383A (ja) |
| DE (1) | DE19738346C2 (ja) |
| FR (1) | FR2757724B1 (ja) |
| GB (1) | GB2320630B (ja) |
| RU (1) | RU2133978C1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4373415B2 (ja) | 2006-07-05 | 2009-11-25 | オリンパスメディカルシステムズ株式会社 | 生体内情報取得装置 |
| KR20140044574A (ko) * | 2012-10-05 | 2014-04-15 | 엘에스산전 주식회사 | 펄스신호에 대한 차단 주파수 검출 장치 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5711527A (en) * | 1980-06-26 | 1982-01-21 | Seiko Epson Corp | Chattering prevention circuit for electronic wrist watch |
| US4443758A (en) * | 1981-04-10 | 1984-04-17 | Northern Telecom Inc. | Meter to printer coupling circuit |
| DE3239935C2 (de) * | 1982-10-28 | 1986-10-30 | Philips Kommunikations Industrie AG, 8500 Nürnberg | Schaltungsanordnung zum Umwandeln eines mit Prellungen behafteten Eingangssignales in prellfreie Ausgangssignale |
| DE3328540A1 (de) * | 1983-08-06 | 1985-02-14 | Robert Bosch Gmbh, 7000 Stuttgart | Vorrichtung zur messung der zeit zwischen zwei ereignissen |
| IT1233424B (it) * | 1987-12-14 | 1992-03-31 | Sgs Microelettronica Spa | Circuito antirimbalzo per circuiti digitali. |
| US5184032A (en) * | 1991-04-25 | 1993-02-02 | Texas Instruments Incorporated | Glitch reduction in integrated circuits, systems and methods |
| US5198710A (en) * | 1991-05-30 | 1993-03-30 | Texas Instruments Incorporated | Bi-directional digital noise glitch filter |
| US5329188A (en) * | 1991-12-09 | 1994-07-12 | Cray Research, Inc. | Clock pulse measuring and deskewing system and process |
| DE4309351A1 (de) * | 1993-03-23 | 1994-09-29 | Nokia Deutschland Gmbh | Eine Übertragungsanordnung einer bestimmten Übertragungsbandbreite mit einer nachgeschalteten Entzerreranordnung |
| US5530451A (en) * | 1994-04-12 | 1996-06-25 | Northrop Grumman Corporation | Repeater with low spurious time outputs |
-
1996
- 1996-12-23 KR KR1019960070547A patent/KR19980051638A/ko not_active Withdrawn
-
1997
- 1997-09-02 DE DE19738346A patent/DE19738346C2/de not_active Expired - Fee Related
- 1997-09-29 RU RU97116197A patent/RU2133978C1/ru not_active IP Right Cessation
- 1997-09-30 FR FR9712117A patent/FR2757724B1/fr not_active Expired - Fee Related
- 1997-09-30 CN CN97119574A patent/CN1186383A/zh active Pending
- 1997-10-17 GB GB9721972A patent/GB2320630B/en not_active Expired - Fee Related
- 1997-12-22 JP JP9352968A patent/JPH10200393A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| RU2133978C1 (ru) | 1999-07-27 |
| GB2320630A (en) | 1998-06-24 |
| GB2320630B (en) | 1999-02-10 |
| FR2757724B1 (fr) | 2004-09-10 |
| DE19738346C2 (de) | 1999-09-02 |
| GB2320630A8 (en) | 1998-06-29 |
| KR19980051638A (ko) | 1998-09-25 |
| DE19738346A1 (de) | 1998-06-25 |
| CN1186383A (zh) | 1998-07-01 |
| FR2757724A1 (fr) | 1998-06-26 |
| GB9721972D0 (en) | 1997-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5199049A (en) | Circuit and method of digital carrier detection for burst mode communication systems | |
| US5036221A (en) | Circuit for eliminating metastable events associated with a data signal asynchronous to a clock signal | |
| US20020043989A1 (en) | Asynchronous circuit for detecting and correcting soft error and implementation method thereof | |
| US6522169B2 (en) | Bidirectional repeater using high and low threshold detection | |
| US4636656A (en) | Circuit for selectively extending a cycle of a clock signal | |
| JP3036854B2 (ja) | 干渉検出回路 | |
| US6097775A (en) | Method and apparatus for synchronously transferring signals between clock domains | |
| JPH10200393A (ja) | 信号監視回路 | |
| US6531905B1 (en) | Flip-flop with metastability reduction | |
| US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
| US5469476A (en) | Circuit and method for filtering voltage spikes | |
| JP2752912B2 (ja) | バースト信号検出回路 | |
| US5933799A (en) | Noise eliminating bus receiver | |
| US20030227300A1 (en) | Multiple asynchronous switching system | |
| US4078204A (en) | Di-phase pulse receiving system | |
| JPS6040749B2 (ja) | シリアル伝送装置 | |
| JP2006165992A (ja) | スケルチ回路及びこれを用いた通信装置 | |
| US6915459B2 (en) | Active failsafe detection for differential receiver circuits | |
| US7159138B2 (en) | Method and apparatus for data transfer between at least two modules interconnected by a serial data bus | |
| JP3894787B2 (ja) | 受信回路 | |
| JPH10200586A (ja) | データ信号伝送方法および半導体装置の信号入力回路 | |
| CN119420330B (zh) | 一种信号检测电路和信号检测方法 | |
| JPS59234A (ja) | 信号監視制御方式 | |
| JP3188679B2 (ja) | スキュー抑制機能を有する出力バッファ回路 | |
| JP2008236178A (ja) | シリアルデータ受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020129 |