JPH10200563A - パケツトオリエンテツドのデータトラフイツクのためのネツトワーク - Google Patents
パケツトオリエンテツドのデータトラフイツクのためのネツトワークInfo
- Publication number
- JPH10200563A JPH10200563A JP32369797A JP32369797A JPH10200563A JP H10200563 A JPH10200563 A JP H10200563A JP 32369797 A JP32369797 A JP 32369797A JP 32369797 A JP32369797 A JP 32369797A JP H10200563 A JPH10200563 A JP H10200563A
- Authority
- JP
- Japan
- Prior art keywords
- node
- network
- ring
- hsi4
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 35
- 230000005540 biological transmission Effects 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 8
- 101100316752 Arabidopsis thaliana VAL1 gene Proteins 0.000 claims abstract description 7
- 230000003287 optical effect Effects 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 6
- 239000000835 fiber Substances 0.000 claims description 2
- 230000005693 optoelectronics Effects 0.000 claims description 2
- 238000004891 communication Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 239000003365 glass fiber Substances 0.000 description 3
- 101150046174 NIP2-1 gene Proteins 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 101100075512 Oryza sativa subsp. japonica LSI2 gene Proteins 0.000 description 1
- 101100075513 Oryza sativa subsp. japonica LSI3 gene Proteins 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/107—ATM switching elements using shared medium
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/255—Control mechanisms for ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5603—Access techniques
- H04L2012/5609—Topology
- H04L2012/5612—Ring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5649—Cell delay or jitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 高い伝送速度及びわずかなパケット遅延時間
を可能にする、パケットオリエンテッドのトラフィック
のためのネットワークを提供する。 【解決手段】 複数のノードが、リング構造になるよう
に線路によって接続される。各ノードＫ２は、高速イン
ターフェースＨＳＩ１−ＨＳＩ４によってリング構造の
線路Ｒ１２，Ｒ１３，Ｒ２２，Ｒ２３に接続される。高
速インターフェースＨＳＩ２，ＨＳＩ４又はＨＳＩ１，
ＨＳＩ３の間に、データパケットの頭部にある経路情報
を読取るバッファ回路Ｂ１，Ｂ２が設けられる。バッフ
ァ回路Ｂ１，Ｂ２は、トラフィックにおける遅延時間が
１０μｓより短くされる。ノードＫ２に複数のユーザが
接続され、それぞれに待ち行列回路Ｑ１−Ｑ４が設けら
れる。コントローラＣは、通過、挿入又は抽出モードで
データパケットを処理する。
を可能にする、パケットオリエンテッドのトラフィック
のためのネットワークを提供する。 【解決手段】 複数のノードが、リング構造になるよう
に線路によって接続される。各ノードＫ２は、高速イン
ターフェースＨＳＩ１−ＨＳＩ４によってリング構造の
線路Ｒ１２，Ｒ１３，Ｒ２２，Ｒ２３に接続される。高
速インターフェースＨＳＩ２，ＨＳＩ４又はＨＳＩ１，
ＨＳＩ３の間に、データパケットの頭部にある経路情報
を読取るバッファ回路Ｂ１，Ｂ２が設けられる。バッフ
ァ回路Ｂ１，Ｂ２は、トラフィックにおける遅延時間が
１０μｓより短くされる。ノードＫ２に複数のユーザが
接続され、それぞれに待ち行列回路Ｑ１−Ｑ４が設けら
れる。コントローラＣは、通過、挿入又は抽出モードで
データパケットを処理する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のノードが、
リング構造になるように線路によって接続されている、
パケットオリエンテッドのデータトラフィックのための
ネットワークに関する。さらに本発明は、このようなネ
ットワークのためのノード、及びこのネットワークを動
作させる方法に関する。
リング構造になるように線路によって接続されている、
パケットオリエンテッドのデータトラフィックのための
ネットワークに関する。さらに本発明は、このようなネ
ットワークのためのノード、及びこのネットワークを動
作させる方法に関する。
【０００２】
【従来の技術】高いデータ速度によるデータの線路に結
び付いた伝送は、ますます重要になっている。局所的な
データトラフィックのために、目下例えばいわゆるＡＴ
Ｍネットワーク（ＡＴＭ＝非同期転送モード）が開発さ
れる。
び付いた伝送は、ますます重要になっている。局所的な
データトラフィックのために、目下例えばいわゆるＡＴ
Ｍネットワーク（ＡＴＭ＝非同期転送モード）が開発さ
れる。
【０００３】米国特許第５４７５６８２号明細書によれ
ば、例えばＡＴＭネットワークが公知であり、ここでは
それぞれのノードは、交換機能を有する（スイッチ）。
すなわちネットワーク線路を介してノード内に到来した
ＡＴＭセルは、その行先に相応して相応するネットワー
ク線路の種々の出力待ち行列に分割され、かつそれから
転送される。問題は、ネットワークの負荷が強力な際、
個々の又は複数のノードが過負荷になることがある点に
ある。それ故に公知のシステムにおいて、このような過
負荷の状況を上流にあるノードにいわゆる背圧信号によ
って信号通知することが提案されている。上流にあるノ
ードにおいて、信号通知したノードに対するものと決め
られたデータパケットは、待ち行列内に一時記憶され
る。この待ち行列がいっばいになると、データパケット
は、それにもかかわらず下流にあるノードに伝送され
る。ここにおいて過負荷の場合、もっとも長いバースト
のパケットは、メモリから押出され、かつ消失する。こ
の方法により、ノードが先行するすべてのものを閉塞す
ることがないようにする。
ば、例えばＡＴＭネットワークが公知であり、ここでは
それぞれのノードは、交換機能を有する（スイッチ）。
すなわちネットワーク線路を介してノード内に到来した
ＡＴＭセルは、その行先に相応して相応するネットワー
ク線路の種々の出力待ち行列に分割され、かつそれから
転送される。問題は、ネットワークの負荷が強力な際、
個々の又は複数のノードが過負荷になることがある点に
ある。それ故に公知のシステムにおいて、このような過
負荷の状況を上流にあるノードにいわゆる背圧信号によ
って信号通知することが提案されている。上流にあるノ
ードにおいて、信号通知したノードに対するものと決め
られたデータパケットは、待ち行列内に一時記憶され
る。この待ち行列がいっばいになると、データパケット
は、それにもかかわらず下流にあるノードに伝送され
る。ここにおいて過負荷の場合、もっとも長いバースト
のパケットは、メモリから押出され、かつ消失する。こ
の方法により、ノードが先行するすべてのものを閉塞す
ることがないようにする。
【０００４】最小のパケット遅延を保証することが、こ
の公知のネットワーク構造における基本的な問題をなし
ている。すなわち実時間用途に対して、個々の場合にあ
らかじめ与えられる時間内に伝送を行なうことは、絶対
に必要である。同様にどの変化によって所定の時間限界
が維持できるかが重要なことがある。公知のネットワー
クにおいて、伝送時間は（すなわち伝送の間にそれより
多くの数のノードを通過しなければならないとき）、比
較的長く、かつ大幅に変化することがある。
の公知のネットワーク構造における基本的な問題をなし
ている。すなわち実時間用途に対して、個々の場合にあ
らかじめ与えられる時間内に伝送を行なうことは、絶対
に必要である。同様にどの変化によって所定の時間限界
が維持できるかが重要なことがある。公知のネットワー
クにおいて、伝送時間は（すなわち伝送の間にそれより
多くの数のノードを通過しなければならないとき）、比
較的長く、かつ大幅に変化することがある。
【０００５】
【発明が解決しようとする課題】本発明の課題は、高い
伝送速度及びわずかなパケット遅延時間を可能にする、
初めに述べたようなネットワークを提供することにあ
る。
伝送速度及びわずかなパケット遅延時間を可能にする、
初めに述べたようなネットワークを提供することにあ
る。
【０００６】
【課題を解決するための手段】課題の解決策は、次のよ
うに定義されている。すなわち複数のノードが、リング
構造になるように接続部によって接続されており、その
際、それぞれのノードが、高速インターフェースによっ
てリング構造の接続部に接続されており、高速インター
フェースの間に、データパケットの頭部にある経路情報
を読取るためのバッファ回路が設けられており、かつそ
の際、待ち行列回路を有する少なくとも１つのユーザイ
ンターフェース、及び通過、挿入又は抽出モードにおい
てデータパケットを処理するためのコントローラが存在
する。本発明によれば、それぞれのノードは、相応する
ネットワーク接続部（電気的又は光学的な線路、無線通
信接続部等）に対して少なくとも２つの高速インターフ
ェース（ハイスピードインターフェース）を有する。こ
れらインターフェースは、バッファ回路を介して接続さ
れており、このバッファ回路内においてデータパケット
（例えばＡＴＭセル）は、ちょうどコントローラがセル
の頭部にある目標アドレス情報（経路情報）を読取るま
で滞在する。ノードに複数のユーザ（加入者）を接続す
ることができる。これらユーザは、ユーザインターフェ
ースによって操作され、これらユーザインターフェース
は、典型的には高速インターフェースよりもずっと低い
動作速度を有する。ユーザによるデータトラフィックに
対してノードは、待ち行列を有し、これら待ち行列は、
ネットワークに与えるべきかつここから抽出されたデー
タパケットを一時記憶する。コントローラは、通過、挿
入及び抽出のトラフィックを制御する。
うに定義されている。すなわち複数のノードが、リング
構造になるように接続部によって接続されており、その
際、それぞれのノードが、高速インターフェースによっ
てリング構造の接続部に接続されており、高速インター
フェースの間に、データパケットの頭部にある経路情報
を読取るためのバッファ回路が設けられており、かつそ
の際、待ち行列回路を有する少なくとも１つのユーザイ
ンターフェース、及び通過、挿入又は抽出モードにおい
てデータパケットを処理するためのコントローラが存在
する。本発明によれば、それぞれのノードは、相応する
ネットワーク接続部（電気的又は光学的な線路、無線通
信接続部等）に対して少なくとも２つの高速インターフ
ェース（ハイスピードインターフェース）を有する。こ
れらインターフェースは、バッファ回路を介して接続さ
れており、このバッファ回路内においてデータパケット
（例えばＡＴＭセル）は、ちょうどコントローラがセル
の頭部にある目標アドレス情報（経路情報）を読取るま
で滞在する。ノードに複数のユーザ（加入者）を接続す
ることができる。これらユーザは、ユーザインターフェ
ースによって操作され、これらユーザインターフェース
は、典型的には高速インターフェースよりもずっと低い
動作速度を有する。ユーザによるデータトラフィックに
対してノードは、待ち行列を有し、これら待ち行列は、
ネットワークに与えるべきかつここから抽出されたデー
タパケットを一時記憶する。コントローラは、通過、挿
入及び抽出のトラフィックを制御する。
【０００７】本発明の核心の思想は、リング線路上にお
ける通過トラフィックをできるだけ高い速度レベルに維
持することにある。従来の技術とは相違して、本発明に
おいて通過トラフィックは、ノードにおいて待ち行列を
介して案内されない。セルは、できるだけ迅速に転送さ
れ、すなわち遅延時間は、コントローラがちょうど到来
するセルを抽出するか又は通過トラフィックにおいて再
びネットワーク線路に与えるかに関する判断を可能にす
る頭部の部分を読取るための時間を有する程度に短く選
定されている。リング線路上にあるデータトラフィック
は、基本的に任意に循環することができ、高々挿入トラ
フィックが待つだけでよい。
ける通過トラフィックをできるだけ高い速度レベルに維
持することにある。従来の技術とは相違して、本発明に
おいて通過トラフィックは、ノードにおいて待ち行列を
介して案内されない。セルは、できるだけ迅速に転送さ
れ、すなわち遅延時間は、コントローラがちょうど到来
するセルを抽出するか又は通過トラフィックにおいて再
びネットワーク線路に与えるかに関する判断を可能にす
る頭部の部分を読取るための時間を有する程度に短く選
定されている。リング線路上にあるデータトラフィック
は、基本的に任意に循環することができ、高々挿入トラ
フィックが待つだけでよい。
【０００８】それに反してデータ挿入及び抽出は、完全
に待ち行列を介して進行する。これら待ち行列は、過負
荷又は閉塞が起こることがないように、リング線路上の
トラフィックを制御するために使われる。換言すれば、
データは、必要な帯域幅が利用できるとき、又は空いた
容量が存在するとき、−しかも出発点又はノードから最
終点又はノードまで空いた容量が存在するときにだけ、
リング線路上に与えられる。
に待ち行列を介して進行する。これら待ち行列は、過負
荷又は閉塞が起こることがないように、リング線路上の
トラフィックを制御するために使われる。換言すれば、
データは、必要な帯域幅が利用できるとき、又は空いた
容量が存在するとき、−しかも出発点又はノードから最
終点又はノードまで空いた容量が存在するときにだけ、
リング線路上に与えられる。
【０００９】なるべくネットワークは、純粋なリング構
造を有する。このことは、構造の著しい簡単化を提供
し、かつその結果、一層高い通過速度を提供する。しか
し分岐及び交差は、原則的に排除されているわけではな
い。したがって本発明は、とくにＡＴＭネットワークに
適している。
造を有する。このことは、構造の著しい簡単化を提供
し、かつその結果、一層高い通過速度を提供する。しか
し分岐及び交差は、原則的に排除されているわけではな
い。したがって本発明は、とくにＡＴＭネットワークに
適している。
【００１０】ノードに設けられたバッファ回路は、でき
るだけ短い通過時間を可能にするようにする。なるべく
これらバッファ回路は、個々のノードによって全体とし
て引起こされる遅延時間は、１０μｓよりはっきりと短
く、とくに５μｓより短い。ノードあたりの遅延を最小
化することは、次の理由により重要である：どの出発ノ
ードからどの目標ノードへデータパケットを送るかに応
じて、通過トラフィックにおいて通過すべきノードの数
は変化する。この時、ノードあたりの通過遅延が、挿入
及び抽出トラフィックのために出発及び目標ノードにお
いて必要な時間と比較して無視できるほど小さくない場
合、ネットワークにおいて受け入れ可能なＣＤＶ量（Ｃ
ＤＶ＝セル遅延変化）を有する伝送サービスを提供する
ことは、それどころか不可能ではないとしても、困難で
ある。個々の場合に遅延時間がどのくらい小さいか、又
はどのくらい小さくしようとするのかは、もちろんリン
グ線路におけるデータ速度にも依存する。
るだけ短い通過時間を可能にするようにする。なるべく
これらバッファ回路は、個々のノードによって全体とし
て引起こされる遅延時間は、１０μｓよりはっきりと短
く、とくに５μｓより短い。ノードあたりの遅延を最小
化することは、次の理由により重要である：どの出発ノ
ードからどの目標ノードへデータパケットを送るかに応
じて、通過トラフィックにおいて通過すべきノードの数
は変化する。この時、ノードあたりの通過遅延が、挿入
及び抽出トラフィックのために出発及び目標ノードにお
いて必要な時間と比較して無視できるほど小さくない場
合、ネットワークにおいて受け入れ可能なＣＤＶ量（Ｃ
ＤＶ＝セル遅延変化）を有する伝送サービスを提供する
ことは、それどころか不可能ではないとしても、困難で
ある。個々の場合に遅延時間がどのくらい小さいか、又
はどのくらい小さくしようとするのかは、もちろんリン
グ線路におけるデータ速度にも依存する。
【００１１】重要な経路情報を読取るために１つのＡＴ
Ｍセルあたり十分に時間が利用できるようにするため、
複数のバッファをマルチプレックスで動作させることが
できる。すなわち入力側の高速インターフェースは、到
来するＡＴＭセルを系統的に並列に配置された複数のバ
ッファに分配する（デマルチプレックス）。それぞれの
バッファは、ＡＴＭセルを一時記憶する。バッファリン
グされたセルの頭部（ヘッダ）は、コントローラによっ
て読取られる。目標ノードに到達したセルは、抽出され
る。通過トラフィック内に十分に場所（帯域幅）が存在
する場合、ＡＴＭセルも、ユーザ待ち行列から利用でき
るバッファに挿入することができ、かつリング線路に与
えることができる。出力側の高速インターフェースは、
バッファ内に準備されたセルを系統的にリング線路に供
給する（マルチプレックス）。
Ｍセルあたり十分に時間が利用できるようにするため、
複数のバッファをマルチプレックスで動作させることが
できる。すなわち入力側の高速インターフェースは、到
来するＡＴＭセルを系統的に並列に配置された複数のバ
ッファに分配する（デマルチプレックス）。それぞれの
バッファは、ＡＴＭセルを一時記憶する。バッファリン
グされたセルの頭部（ヘッダ）は、コントローラによっ
て読取られる。目標ノードに到達したセルは、抽出され
る。通過トラフィック内に十分に場所（帯域幅）が存在
する場合、ＡＴＭセルも、ユーザ待ち行列から利用でき
るバッファに挿入することができ、かつリング線路に与
えることができる。出力側の高速インターフェースは、
バッファ内に準備されたセルを系統的にリング線路に供
給する（マルチプレックス）。
【００１２】ノードにおける電流遮断の場合、リング線
路が中断することを避けるために、バイパス機能を設け
ることができる。このバイパス機能は、例えば電流遮断
（又はその他の機能障害）が生じたとき、活性化され
る。そのため例えばスイッチを設けることができ、この
スイッチは、電圧を受けてバイパス線路を橋絡し、又は
絞り込む。電圧がなくなると、スイッチは、不動作位置
に移行し、ここにおいてバイパス線路を動作させる。
路が中断することを避けるために、バイパス機能を設け
ることができる。このバイパス機能は、例えば電流遮断
（又はその他の機能障害）が生じたとき、活性化され
る。そのため例えばスイッチを設けることができ、この
スイッチは、電圧を受けてバイパス線路を橋絡し、又は
絞り込む。電圧がなくなると、スイッチは、不動作位置
に移行し、ここにおいてバイパス線路を動作させる。
【００１３】安全上の理由により、リング接続部を二重
に案内することは有利である。なるべく両方のリング接
続部は、継続的に利用され、その際、循環方向は相違し
ている。２つの隣接するノードの間において接続部が中
断されると、これらノード内において通過トラフィック
は、いわゆる“ループバック”の意味において１つのリ
ング接続部から別のものへ連結される。このようにして
再びリングトラフィックが生じる（ただし二重の代わり
に単信の伝送容量を有する）。両方のリング接続部のう
ちの一方を予備で動作させることも、もちろん可能であ
る（“ホット・スタンドバイ”）。すなわち有効データ
ではなく、管理又はシステムセルだけを伝送する。
に案内することは有利である。なるべく両方のリング接
続部は、継続的に利用され、その際、循環方向は相違し
ている。２つの隣接するノードの間において接続部が中
断されると、これらノード内において通過トラフィック
は、いわゆる“ループバック”の意味において１つのリ
ング接続部から別のものへ連結される。このようにして
再びリングトラフィックが生じる（ただし二重の代わり
に単信の伝送容量を有する）。両方のリング接続部のう
ちの一方を予備で動作させることも、もちろん可能であ
る（“ホット・スタンドバイ”）。すなわち有効データ
ではなく、管理又はシステムセルだけを伝送する。
【００１４】接続部は、無線であり又は線路に結び付い
ていることができる。なるべくガラス繊維が問題にな
る。それぞれのリング線路（又は方向）に対して１つの
分離したガラス繊維接続部を設けることができる。しか
し１つの繊維内において異なったチャネル利用すること
も可能である（例えば異なった光波長又は偏光モードを
利用することによって）。したがって１つの物理的な線
路は、場合によっては複数の論理チャネル又は通信接続
部を取扱うことができる。前記のチャネル又は接続部
は、すべて同じ方向に又は異なった方向にも動作させる
ことができる。
ていることができる。なるべくガラス繊維が問題にな
る。それぞれのリング線路（又は方向）に対して１つの
分離したガラス繊維接続部を設けることができる。しか
し１つの繊維内において異なったチャネル利用すること
も可能である（例えば異なった光波長又は偏光モードを
利用することによって）。したがって１つの物理的な線
路は、場合によっては複数の論理チャネル又は通信接続
部を取扱うことができる。前記のチャネル又は接続部
は、すべて同じ方向に又は異なった方向にも動作させる
ことができる。
【００１５】線路中断が、ループバックを強制すると
き、まだ利用できる帯域幅は、最高の優先順位のＡＴＭ
セルの伝送のために留保される。換言すれば：利用でき
る帯域幅は、ＡＴＭセルの優先順位に相応して利用され
る。まずいちばん低い優先順位のセルは、消失する。こ
れに関連して、原則的にそれぞれのＡＴＭセルが優先順
位によって特徴づけられていることを前提としなければ
ならない。優先順位クラスの提供は、種々の伝送サービ
スを支援することをも可能にする（例えばあらかじめ固
定的に与えられた帯域幅を有するサービス、可変の帯域
幅を有するサービス等）。
き、まだ利用できる帯域幅は、最高の優先順位のＡＴＭ
セルの伝送のために留保される。換言すれば：利用でき
る帯域幅は、ＡＴＭセルの優先順位に相応して利用され
る。まずいちばん低い優先順位のセルは、消失する。こ
れに関連して、原則的にそれぞれのＡＴＭセルが優先順
位によって特徴づけられていることを前提としなければ
ならない。優先順位クラスの提供は、種々の伝送サービ
スを支援することをも可能にする（例えばあらかじめ固
定的に与えられた帯域幅を有するサービス、可変の帯域
幅を有するサービス等）。
【００１６】なるべくノードは、局所的に接続されたユ
ーザの間の直接の通信も可能であるように構成されてい
る（加入者／加入者通信）。それにより個々のユーザに
とってリング構造全体は、それ自体閉じた回路ユニット
のように見え、この回路ユニットは、それぞれのユーザ
をそれぞれ別のものに接続することができる。したがっ
てユーザは、求める受信者がネットワークのどのノード
に接続されているかを気にする必要はない。
ーザの間の直接の通信も可能であるように構成されてい
る（加入者／加入者通信）。それにより個々のユーザに
とってリング構造全体は、それ自体閉じた回路ユニット
のように見え、この回路ユニットは、それぞれのユーザ
をそれぞれ別のものに接続することができる。したがっ
てユーザは、求める受信者がネットワークのどのノード
に接続されているかを気にする必要はない。
【００１７】コントローラは、必要な帯域幅が空いてい
るか又は予約されているときにのみ、セルをユーザ待ち
行列からバッファに挿入する。高い優先順位のサービス
は、例えば求められる帯域幅を固定的に割当てられて保
有する。不特定の帯域幅を有するサービスは、伝送容量
が自由に利用できるときにだけ実行される。
るか又は予約されているときにのみ、セルをユーザ待ち
行列からバッファに挿入する。高い優先順位のサービス
は、例えば求められる帯域幅を固定的に割当てられて保
有する。不特定の帯域幅を有するサービスは、伝送容量
が自由に利用できるときにだけ実行される。
【００１８】
【発明の実施の形態】次の詳細な説明及び特許請求の範
囲の全体により、本発明のその他の有利な構成及び特徴
組合せが明らかである。
囲の全体により、本発明のその他の有利な構成及び特徴
組合せが明らかである。
【００１９】原則的に図において、同じ部分は同じ参照
符号を備えている。
符号を備えている。
【００２０】図１は、リング構造を有するＡＴＭネット
ワークを概略的に示している。所定の数のユーザＳ１−
Ｓ１５が、ネットワークによって接続されている。これ
らユーザは、通信のために種々のサービスを利用するこ
とができる（例えば実時間データ伝送のため又はファイ
ル転送のためのサービス）。
ワークを概略的に示している。所定の数のユーザＳ１−
Ｓ１５が、ネットワークによって接続されている。これ
らユーザは、通信のために種々のサービスを利用するこ
とができる（例えば実時間データ伝送のため又はファイ
ル転送のためのサービス）。
【００２１】なるべくＡＴＭネットワークの制御部は、
ユーザＳ１−Ｓ１５が、すべて１つの分配センタによっ
て接続されているような印象を受けるように構成されて
いる。そのため例えば１つの中央装置が設けられてお
り、この中央装置は、必要な帯域幅を割当て、かつ接続
構成及び切断を管理する。（中央装置は、図には示され
ていない。これは、分離した物理的なユニットによっ
て、又は分配された機能ブロックによって実現すること
ができる。）
ユーザＳ１−Ｓ１５が、すべて１つの分配センタによっ
て接続されているような印象を受けるように構成されて
いる。そのため例えば１つの中央装置が設けられてお
り、この中央装置は、必要な帯域幅を割当て、かつ接続
構成及び切断を管理する。（中央装置は、図には示され
ていない。これは、分離した物理的なユニットによっ
て、又は分配された機能ブロックによって実現すること
ができる。）
【００２２】実際にユーザＳ１−Ｓ１５は、さらに広い
地域に分配されており、かつそれぞれ近くのノードＫ１
−Ｋ４に接続されている。ノードＫ１−Ｋ４は、線路Ｒ
１１−Ｒ１４及びＲ２１−Ｒ２４を介して、二重に案内
されたリング線路が成立するように接続されている。有
利な構成によれば、両方のリング線路（Ｒ１１−Ｒ１
４）及び（Ｒ２１−Ｒ２４）が、通信のために利用さ
れ、その際、一方のリング線路（Ｒ１１−Ｒ１４）にお
けるデータ流は、例えば時計方向に、かつ他方のリング
線路におけるものは、例えば反時計方向に進行する。
地域に分配されており、かつそれぞれ近くのノードＫ１
−Ｋ４に接続されている。ノードＫ１−Ｋ４は、線路Ｒ
１１−Ｒ１４及びＲ２１−Ｒ２４を介して、二重に案内
されたリング線路が成立するように接続されている。有
利な構成によれば、両方のリング線路（Ｒ１１−Ｒ１
４）及び（Ｒ２１−Ｒ２４）が、通信のために利用さ
れ、その際、一方のリング線路（Ｒ１１−Ｒ１４）にお
けるデータ流は、例えば時計方向に、かつ他方のリング
線路におけるものは、例えば反時計方向に進行する。
【００２３】すべてのノードＫ１−Ｋ４は、基本的に同
じ動作能力を有する。これは、次に簡単に説明する。ユ
ーザＳ１５が、例えばデータをユーザＳ４に伝送しよう
とするとき、このユーザは、このことをそのノードＫ４
に申込む。このノードは、（例えば中央管理機能によっ
て）必要な帯域幅を例えばリング線路区間Ｒ１１−Ｒ１
２）に（又は線路Ｒ２４−Ｒ２３に）準備するように配
慮する。その後、データ伝送を行なうことができる。同
様にユーザＳ１５は、例えばユーザＳ１４と通信するこ
とができるが、その際、このユーザは、この時、ユーザ
Ｓ１４が自身のノードに接続されているか、又はいない
かについて心配する必要はない。
じ動作能力を有する。これは、次に簡単に説明する。ユ
ーザＳ１５が、例えばデータをユーザＳ４に伝送しよう
とするとき、このユーザは、このことをそのノードＫ４
に申込む。このノードは、（例えば中央管理機能によっ
て）必要な帯域幅を例えばリング線路区間Ｒ１１−Ｒ１
２）に（又は線路Ｒ２４−Ｒ２３に）準備するように配
慮する。その後、データ伝送を行なうことができる。同
様にユーザＳ１５は、例えばユーザＳ１４と通信するこ
とができるが、その際、このユーザは、この時、ユーザ
Ｓ１４が自身のノードに接続されているか、又はいない
かについて心配する必要はない。
【００２４】ノードが故障した際、局所的なバイパス線
路が起動されるので、ネットワークの残りの部分は、い
ぜんとして動作可能である。
路が起動されるので、ネットワークの残りの部分は、い
ぜんとして動作可能である。
【００２５】さらに１つの線路の故障の場合、ノードＫ
１−Ｋ４においてループバック機能が実行されている。
例えば線路Ｒ１３が遮断されると、一方においてノード
Ｋ２において通過トラフィックは、線路Ｒ１２からＲ２
２に（Ｒ１３への代わりに）与えられる。意味上同様に
ノードＫ１３において通過トラフィックは、線路Ｒ２４
から線路Ｒ１４に与えられる。トポロジー的に考慮し
て、このようにして改めてリング構造が提供される（す
なわちＲ１２−Ｒ２２−Ｒ２１−Ｒ２４−Ｒ１４−Ｒ１
１−Ｒ１２）。ただしこのリング構造は、単信にしか案
内されておらず、かつそれにより初めの構造の単信の伝
送容量しか提供しない。本発明の意図において、欠陥が
取り除かれるまで、利用可能な帯域幅は、高い優先順位
を有する伝送サービスのために留保される。その他のも
のは、データの損失を考慮しなければならない。その
際、通常動作の場合にも、それぞれの通信又は接続は、
優先順位指数を備えるので、例として述べた線路Ｒ１３
の損失の際に、データトラフィックは、優先順位に相応
して再構成されることがあることを前提とする。
１−Ｋ４においてループバック機能が実行されている。
例えば線路Ｒ１３が遮断されると、一方においてノード
Ｋ２において通過トラフィックは、線路Ｒ１２からＲ２
２に（Ｒ１３への代わりに）与えられる。意味上同様に
ノードＫ１３において通過トラフィックは、線路Ｒ２４
から線路Ｒ１４に与えられる。トポロジー的に考慮し
て、このようにして改めてリング構造が提供される（す
なわちＲ１２−Ｒ２２−Ｒ２１−Ｒ２４−Ｒ１４−Ｒ１
１−Ｒ１２）。ただしこのリング構造は、単信にしか案
内されておらず、かつそれにより初めの構造の単信の伝
送容量しか提供しない。本発明の意図において、欠陥が
取り除かれるまで、利用可能な帯域幅は、高い優先順位
を有する伝送サービスのために留保される。その他のも
のは、データの損失を考慮しなければならない。その
際、通常動作の場合にも、それぞれの通信又は接続は、
優先順位指数を備えるので、例として述べた線路Ｒ１３
の損失の際に、データトラフィックは、優先順位に相応
して再構成されることがあることを前提とする。
【００２６】図２は、ノードＫ２（別のすべてのノード
の代表として）のブロック回路図を示している。このノ
ードは、この例においてユーザＳ４−Ｓ７（図１参照）
のために４つのいわゆる低速インターフェースＬＳＩ１
−ＬＳＩ４を有する。さらに線路Ｒ２２、Ｒ１２、Ｒ２
３又はＲ１３のために４つのいわゆる高速インターフェ
ースＨＳＩ１−ＨＳＩ４が設けられている。高速インタ
ーフェースＨＳＩ１−ＨＳＩ４は、きわめて高いデータ
速度（例えば数ＧＨｚ又はそれ以上の範囲において）で
動作するが、一方低速インターフェースＬＳＩ１−ＬＳ
Ｉ４は、例えばサブＧＨｚの範囲において動作する。し
たがって高速インターフェースの処理速度は、そのまま
で低速インターフェースのものより２−１０倍だけ高い
ことができる。とくに有利な構成によれば、線路Ｒ１１
−Ｒ１４、Ｒ２１−Ｒ２４は、ガラス繊維ケーブルであ
る。その際、高速インターフェースＨＳＩ１−ＨＳＩ４
は、オプトエレクトロニクススイッチとして構成されて
いる。（低速インターフェースは、あらゆる基準におい
て電子信号通知のために構成されている。しかしながら
原則的に光学部品の利用を妨げるものではない。）
の代表として）のブロック回路図を示している。このノ
ードは、この例においてユーザＳ４−Ｓ７（図１参照）
のために４つのいわゆる低速インターフェースＬＳＩ１
−ＬＳＩ４を有する。さらに線路Ｒ２２、Ｒ１２、Ｒ２
３又はＲ１３のために４つのいわゆる高速インターフェ
ースＨＳＩ１−ＨＳＩ４が設けられている。高速インタ
ーフェースＨＳＩ１−ＨＳＩ４は、きわめて高いデータ
速度（例えば数ＧＨｚ又はそれ以上の範囲において）で
動作するが、一方低速インターフェースＬＳＩ１−ＬＳ
Ｉ４は、例えばサブＧＨｚの範囲において動作する。し
たがって高速インターフェースの処理速度は、そのまま
で低速インターフェースのものより２−１０倍だけ高い
ことができる。とくに有利な構成によれば、線路Ｒ１１
−Ｒ１４、Ｒ２１−Ｒ２４は、ガラス繊維ケーブルであ
る。その際、高速インターフェースＨＳＩ１−ＨＳＩ４
は、オプトエレクトロニクススイッチとして構成されて
いる。（低速インターフェースは、あらゆる基準におい
て電子信号通知のために構成されている。しかしながら
原則的に光学部品の利用を妨げるものではない。）
【００２７】高速インターフェースＨＳＩ２とＨＳＩ４
と又はＨＳＩ１とＨＳＩ３との間に、それぞれ１つのバ
ッファ回路Ｂ１又はＢ２が設けられている。このバッフ
ァ回路は、ちょうどＡＴＭセルがこのノードのためのも
のであるか又はそうではないかを、コントローラＣが判
定することができるまで、到来したＡＴＭセルを記憶す
る。通過におけるＡＴＭセルの遅延時間をできるだけ短
く維持することが目的である。なるべく総合遅延時間
は、数マイクロ秒の範囲に（例えば５μｓに）ある。
と又はＨＳＩ１とＨＳＩ３との間に、それぞれ１つのバ
ッファ回路Ｂ１又はＢ２が設けられている。このバッフ
ァ回路は、ちょうどＡＴＭセルがこのノードのためのも
のであるか又はそうではないかを、コントローラＣが判
定することができるまで、到来したＡＴＭセルを記憶す
る。通過におけるＡＴＭセルの遅延時間をできるだけ短
く維持することが目的である。なるべく総合遅延時間
は、数マイクロ秒の範囲に（例えば５μｓに）ある。
【００２８】両方のバッファ回路Ｂ１，Ｂ２は、受動バ
イパス線路ＢＹ１，ＢＹ２によって橋絡されている。通
常動作においてＡＴＭセルは、バッファ回路Ｂ１、Ｂ２
に与えられるが、それに反して電流故障（又はその他の
機能障害）の際に、高速インターフェースＨＳＩ１−Ｈ
ＳＩ４内において転向スイッチは、自身から、ＡＴＭセ
ルがバイパス線路ＢＹ１，ＢＹ２を介して直接入力端子
から出力端子に案内される位置に入る（純粋通過トラフ
ィック）。前記の転向スイッチにおいて、例えば電子制
御可能なマイクロ機械的な転向ミラーを問題にすること
ができ、これら転向ミラーは、通常動作の際に初応力を
受けている。
イパス線路ＢＹ１，ＢＹ２によって橋絡されている。通
常動作においてＡＴＭセルは、バッファ回路Ｂ１、Ｂ２
に与えられるが、それに反して電流故障（又はその他の
機能障害）の際に、高速インターフェースＨＳＩ１−Ｈ
ＳＩ４内において転向スイッチは、自身から、ＡＴＭセ
ルがバイパス線路ＢＹ１，ＢＹ２を介して直接入力端子
から出力端子に案内される位置に入る（純粋通過トラフ
ィック）。前記の転向スイッチにおいて、例えば電子制
御可能なマイクロ機械的な転向ミラーを問題にすること
ができ、これら転向ミラーは、通常動作の際に初応力を
受けている。
【００２９】バッファ回路Ｂ１又はＢ２内にあるＡＴＭ
セルが局所的に接続されたユーザＳ２−Ｓ４のものであ
ることを、コントローラＣが確認すると、このＡＴＭセ
ルは、抽出され、かつ相応する待ち行列回路Ｑ１−Ｑ４
に与えられる。ここからＡＴＭセルは、相応する低速イ
ンターフェースＬＳＩ１−ＬＳＩ４を介してユーザに転
送することができる。
セルが局所的に接続されたユーザＳ２−Ｓ４のものであ
ることを、コントローラＣが確認すると、このＡＴＭセ
ルは、抽出され、かつ相応する待ち行列回路Ｑ１−Ｑ４
に与えられる。ここからＡＴＭセルは、相応する低速イ
ンターフェースＬＳＩ１−ＬＳＩ４を介してユーザに転
送することができる。
【００３０】ユーザから到来するＡＴＭセルは、コント
ローラＣによってバッファ回路Ｂ１又はＢ２を介してリ
ング線路Ｒ１３又はＲ２２に与えられる前に、相応する
待ち行列回路Ｑ１−Ｑ４内に一時記憶される。
ローラＣによってバッファ回路Ｂ１又はＢ２を介してリ
ング線路Ｒ１３又はＲ２２に与えられる前に、相応する
待ち行列回路Ｑ１−Ｑ４内に一時記憶される。
【００３１】それぞれの待ち行列回路は、実際に複数の
待ち行列を含んでいる。有利な構成によれば、種々の品
質及び優先順位の伝送サービスが支援されるので、ＡＴ
Ｍセルの挿入のため及び抽出のために、複数の待ち行列
が設けられている。
待ち行列を含んでいる。有利な構成によれば、種々の品
質及び優先順位の伝送サービスが支援されるので、ＡＴ
Ｍセルの挿入のため及び抽出のために、複数の待ち行列
が設けられている。
【００３２】コントローラＣは、局所的なユーザ−ユー
ザのトラフィックも支援することができる。すなわち相
応するデータは、第１のユーザの待ち行列から第２のユ
ーザの相応する待ち行列に与えられる。リング線路は、
もちろんこの局所的なデータ交換によって負荷をかけら
れない。
ザのトラフィックも支援することができる。すなわち相
応するデータは、第１のユーザの待ち行列から第２のユ
ーザの相応する待ち行列に与えられる。リング線路は、
もちろんこの局所的なデータ交換によって負荷をかけら
れない。
【００３３】すでに述べたループバックは、例えば中央
装置から指令することができる。これは、コントローラ
によって行なわれる。すなわち通過トラフィックは、例
えば高速インターフェースＨＳＩ２から（バッファ回路
Ｂ１を介して）直接高速インターフェースＨＳＩ１に与
えられる。
装置から指令することができる。これは、コントローラ
によって行なわれる。すなわち通過トラフィックは、例
えば高速インターフェースＨＳＩ２から（バッファ回路
Ｂ１を介して）直接高速インターフェースＨＳＩ１に与
えられる。
【００３４】図３は、バッファ回路Ｂ１又はＢ２のブロ
ック回路図を示している。入力側においてＡＴＭセル
は、デマルチプレクサＤＥＭＵＸを通って複数のバッフ
ァセルＢＺ１−ＢＺＮに分配される。リング線路への伝
送のために、バッファセルＢＺ１−ＢＺＮの出力端子
は、マルチプレクサＭＵＸに接続されている。
ック回路図を示している。入力側においてＡＴＭセル
は、デマルチプレクサＤＥＭＵＸを通って複数のバッフ
ァセルＢＺ１−ＢＺＮに分配される。リング線路への伝
送のために、バッファセルＢＺ１−ＢＺＮの出力端子
は、マルチプレクサＭＵＸに接続されている。
【００３５】このようにして達成される処置の並列性
は、処理速度の上昇に通じる。同時に遅延時間は最小に
することができる。すなわちＡＴＭセルは、ＦＩＦＯ待
ち行列を通して継続処理する必要はなく、同じに処理さ
れる。同様に最小の遅延時間の意図において、処理は、
絶対的な必要なものに限定される。
は、処理速度の上昇に通じる。同時に遅延時間は最小に
することができる。すなわちＡＴＭセルは、ＦＩＦＯ待
ち行列を通して継続処理する必要はなく、同じに処理さ
れる。同様に最小の遅延時間の意図において、処理は、
絶対的な必要なものに限定される。
【００３６】バッファ回路は、例えば遅延線路であるこ
とができ、この遅延線路の入力端子に、ＡＴＭセルの頭
部にある経路情報を読取る光学読取り器が、かつこの遅
延線路の出力端子に、光学転向器が配置されており、こ
の転向器は、ＡＴＭを出力側の高速インターフェースに
又は当該のユーザの待ち行列回路に案内する。
とができ、この遅延線路の入力端子に、ＡＴＭセルの頭
部にある経路情報を読取る光学読取り器が、かつこの遅
延線路の出力端子に、光学転向器が配置されており、こ
の転向器は、ＡＴＭを出力側の高速インターフェースに
又は当該のユーザの待ち行列回路に案内する。
【００３７】本発明は、もちろん図に示した回路例に限
定されるものではない。その他に、２つより多くの通過
レーンが設けられていることを排除するものでもない。
それどころか所定のノードは、２つの異なったリング構
造にアクセスすることができる。しかし通過トラフィッ
クにおける待ち行列を必要とするそのあらゆる構造が回
避される。
定されるものではない。その他に、２つより多くの通過
レーンが設けられていることを排除するものでもない。
それどころか所定のノードは、２つの異なったリング構
造にアクセスすることができる。しかし通過トラフィッ
クにおける待ち行列を必要とするそのあらゆる構造が回
避される。
【００３８】要約すれば、本発明によりパケットオリエ
ンテッドのデータ交換のための構造が提供されており、
この構造は、最高の伝送能力及び速度に適している。本
発明による方式は、通過範囲において純粋に光学的な回
路素子によっても実行することができる。
ンテッドのデータ交換のための構造が提供されており、
この構造は、最高の伝送能力及び速度に適している。本
発明による方式は、通過範囲において純粋に光学的な回
路素子によっても実行することができる。
【図１】実施例の説明のためにリング構造を有するネッ
トワークの概略的な表示を示す図である。
トワークの概略的な表示を示す図である。
【図２】ノードの概略的な表示を示す図である。
【図３】デマルチプレクサ／マルチプレクサ装置の概略
的表示を示す図である。
的表示を示す図である。
Ｂ１ バッファ回路 Ｂ２ バッファ回路 ＢＹ１ バイパス線路 ＢＹ２ バイパス線路 ＢＺ１ バッファセル ＢＺＮ バッファセル ＨＳＩ１ 高速インターフェース ＨＳＩ２ 高速インターフェース ＨＳＩ３ 高速インターフェース ＨＳＩ４ 高速インターフェース Ｋ１ ノード Ｋ２ ノード Ｋ３ ノード Ｋ４ ノード ＬＳＩ１ 低速インターフェース ＬＳＩ２ 低速インターフェース ＬＳＩ３ 低速インターフェース ＬＳＩ４ 低速インターフェース Ｑ１ 待ち行列 Ｑ２ 待ち行列 Ｑ３ 待ち行列 Ｑ４ 待ち行列 Ｒ１１ 接続部 Ｒ１２ 接続部 Ｒ１３ 接続部 Ｒ１４ 接続部 Ｒ２１ 接続部 Ｒ２２ 接続部 Ｒ２３ 接続部 Ｒ２４ 接続部
フロントページの続き (72)発明者 ダニエル・ガシエツト スイス国ベージンゲン・エルレンヴエーク 66 (72)発明者 フランソア・ヴオレリー スイス国フイラール−スール−グラーン・ インパツセ・デ・ラ・グランゲツテ２ (72)発明者 アンドレーアス・ダヌーセル スイス国イツテイゲン・ルートシエンシユ トラーセ２ １
Claims (14)
- 【請求項１】 複数のノード（Ｋ１−Ｋ４）が、リング
構造になるように接続部（Ｒ１１−Ｒ１４，Ｒ２１−Ｒ
２４）によって接続されており、その際、 ａ）それぞれのノード（Ｋ２）が、高速インターフェー
ス（ＨＳＩ１−ＨＳＩ４）によってリング構造の接続部
（Ｒ１２，Ｒ１３，Ｒ２２，Ｒ２３）に接続されてお
り、 ｂ）高速インターフェース（ＨＳＩ２，ＨＳＩ４又はＨ
ＳＩ１，ＨＳＩ３）の間に、データパケットの頭部にあ
る経路情報を読取るためのバッファ回路（Ｂ１，Ｂ２）
が設けられており、かつその際、 ｃ）待ち行列回路（Ｑ１−Ｑ４）を有する少なくとも１
つのユーザインターフェース（ＬＳＩ１−ＬＳＩ４）、
及び ｄ）通過、挿入又は抽出モードにおいてデータパケット
を処理するためのコントローラが存在することを特徴と
する、パケットオリエンテッドのデータトラフィックの
ためのネットワーク。 - 【請求項２】 １０μｓより短い、とくにほぼ５μｓ又
はそれ以下の通過モードにおける遅延時間が存在するよ
うに、バッファ回路（Ｂ１，Ｂ２）が構成されているこ
とを特徴とする、請求項１記載のネットワーク。 - 【請求項３】 バッファ回路（Ｂ１，Ｂ２）が、多重に
配置された複数のバッファセル（ＢＺ１−ＢＺＮ）を有
することを特徴とする、請求項１又は２記載のネットワ
ーク。 - 【請求項４】 それぞれのノードに対して少なくとも１
つのバイパス線路（ＢＹ１，ＢＹ２）が設けられてお
り、このバイパス線路が、ノードにおける電力中断の際
に、通過におけるデータトラフィックを保証することを
特徴とする、請求項１ないし３の１つに記載のネットワ
ーク。 - 【請求項５】 接続部（Ｒ１１−Ｒ１４，Ｒ２１−Ｒ２
４）が、二重に案内されたリング線路として構成されて
おり、かつデータトラフィックが、両方のリング線路内
であるが、それぞれ反対の循環方向に案内されているこ
とを特徴とする、請求項１ないし４の１つに記載のネッ
トワーク。 - 【請求項６】 複数の接続部が、繊維光学線路内に収容
されており、その際、接続部がすべて同じ方向又は異な
った方向に動作することができるように、高速インター
フェース（ＨＳＩ２，ＨＳＩ４又はＨＳＩ１，ＨＳＩ
３）が構成されていることを特徴とする、請求項５記載
のネットワーク。 - 【請求項７】 それぞれのノード（Ｋ１−Ｋ４）内にお
いてループバック機能が実行されており、このループバ
ック機能が、接続部の故障の場合、残った接続部におけ
るリングトラフィックの存続を保証することを特徴とす
る、請求項５又は６記載のネットワーク。 - 【請求項８】 ループバック機能が活性化した際に、デ
ータパケットが通過及び挿入トラフィックにおいてその
優先順位に相応して操作されるように、コントローラが
構成されていることを特徴とする、請求項７記載のネッ
トワーク。 - 【請求項９】 コントローラが、同じノードの２つのユ
ーザの間の局所的なデータ交換を支援することを特徴と
する、請求項１ないし８の１つに記載のネットワーク。 - 【請求項１０】 接続部（Ｒ１１−Ｒ１４，Ｒ２１−Ｒ
２４）及びノード（Ｋ１−Ｋ４）が、純粋に光学的な又
はオプトエレクトロニクス的なデータ伝送のために構成
されていることを特徴とする、請求項１ないし９の１つ
に記載のネットワーク。 - 【請求項１１】 ａ）ノードが、高速インターフェース
（ＨＳＩ１−ＨＳＩ４）によってリング構造の接続部
（Ｒ１２，Ｒ１３，Ｒ２２，Ｒ２３）に接続されてお
り、 ｂ）高速インターフェース（ＨＳＩ２，ＨＳＩ４又はＨ
ＳＩ１，ＨＳＩ３）の間に、データパケットの頭部にあ
る経路情報を読取るためのバッファ回路（Ｂ１，Ｂ２）
が設けられており、 ｃ）待ち行列回路（Ｑ１−Ｑ４）を有する少なくとも１
つのユーザインターフェース（ＬＳＩ１−ＬＳＩ４）、
及び ｄ）通過、挿入又は抽出モードにおいてデータパケット
を処理するためのコントローラが設けられていることを
特徴とする、請求項１ないし１０の１つに記載のネット
ワークのためのノード。 - 【請求項１２】 バッファ回路（Ｂ１，Ｂ２）が、多重
に配置された複数のバッファセル（ＢＺ１−ＢＺＮ）を
有することを特徴とする、請求項１１記載のノード。 - 【請求項１３】 データパケットが、ユーザから待ち行
列に与えられ、かつここから、リング線路上における通
過のために相応する帯域幅又は容量が利用できるとき
に、初めてリング線路に供給されることを特徴とする、
請求項１ないし１０の１つに記載のネットワークを動作
させる方法。 - 【請求項１４】 ２つのリング線路が、通常動作におい
て反対の循環方向で動作し、かつ接続部の中断の場合、
高い優先順位のデータパケットだけが、ループバックで
伝送されることを特徴とする、請求項１３記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH266696 | 1996-10-29 | ||
| CH2666/96 | 1996-10-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10200563A true JPH10200563A (ja) | 1998-07-31 |
Family
ID=4238848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32369797A Pending JPH10200563A (ja) | 1996-10-29 | 1997-10-21 | パケツトオリエンテツドのデータトラフイツクのためのネツトワーク |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6104723A (ja) |
| JP (1) | JPH10200563A (ja) |
| DE (1) | DE19745021B4 (ja) |
| GB (1) | GB2322053B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006174422A (ja) * | 2004-11-19 | 2006-06-29 | Yamatake Corp | 通信装置および障害通知方法 |
| JP2006345520A (ja) * | 2005-06-06 | 2006-12-21 | Fujitsu Ltd | リジリエントパケットリングトラフィック管理のための装置及び方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10260806A1 (de) * | 2002-12-23 | 2004-07-08 | Siemens Ag | Netzwerkanschaltung, insbesondere Ethernet-Anschaltung |
| DE102006055887A1 (de) | 2006-11-27 | 2008-05-29 | Beckhoff Automation Gmbh | Kommunikationssystem mit einer Master-Slave-Struktur |
| DE102006055889B3 (de) | 2006-11-27 | 2008-05-29 | Beckhoff Automation Gmbh | Kommunikationssystem mit einer Master-Slave-Struktur |
| US10957445B2 (en) | 2017-10-05 | 2021-03-23 | Hill-Rom Services, Inc. | Caregiver and staff information system |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2188216A (en) * | 1986-03-17 | 1987-09-23 | Plessey Co Plc | Ring bus communications systems |
| JPH0831869B2 (ja) * | 1987-02-23 | 1996-03-27 | 株式会社日立製作所 | データ伝送方法及びデータ伝送装置 |
| US5103447A (en) * | 1988-09-02 | 1992-04-07 | Hitachi, Ltd. | High-speed ring LAN system |
| GB2226739B (en) * | 1988-12-29 | 1993-02-17 | Intel Corp | Node controller for a local area network |
| JPH03135133A (ja) * | 1989-10-20 | 1991-06-10 | Toshiba Corp | マルチメディア統合ネットワークシステム |
| EP0462349B1 (en) * | 1990-06-21 | 1995-02-22 | International Business Machines Corporation | Broadband ring communication system and access control method |
| CA2077027C (en) * | 1991-08-28 | 1998-09-29 | Tsutomu Tanaka | Packet communications network and communications method |
| GB9202666D0 (en) * | 1992-02-07 | 1992-03-25 | Madge Networks Ltd | Communication system |
| US5313454A (en) * | 1992-04-01 | 1994-05-17 | Stratacom, Inc. | Congestion control for cell networks |
| US5418785A (en) * | 1992-06-04 | 1995-05-23 | Gte Laboratories Incorporated | Multiple-channel token ring network with single optical fiber utilizing subcarrier multiplexing with a dedicated control channel |
| EP0596651A1 (en) * | 1992-11-02 | 1994-05-11 | National Semiconductor Corporation | Network for data communication with isochronous capability |
| US5394389A (en) * | 1993-10-22 | 1995-02-28 | At&T Corp. | Ring interworking between bidirectional line-switched ring transmission systems and path-switched ring transmission systems |
| KR960015601B1 (ko) * | 1994-02-08 | 1996-11-18 | 조백제 | 버퍼를 갖는 링 통신망 노드 장치 및 그 제어 방법 |
| EP0676878A1 (en) * | 1994-04-07 | 1995-10-11 | International Business Machines Corporation | Efficient point to point and multi point routing mechanism for programmable packet switching nodes in high speed data transmission networks |
| US5475682A (en) * | 1994-06-10 | 1995-12-12 | At&T Corp. | Method of regulating backpressure traffic in a packet switched network |
| JPH0818592A (ja) * | 1994-06-30 | 1996-01-19 | Fujitsu Ltd | 光学的スイッチングによるリング保護を有する光ファイバー伝送システム |
| US5848068A (en) * | 1996-03-07 | 1998-12-08 | Lsi Logic Corporation | ATM communication system interconnect/termination unit |
| US5793746A (en) * | 1996-04-29 | 1998-08-11 | International Business Machines Corporation | Fault-tolerant multichannel multiplexer ring configuration |
-
1997
- 1997-10-11 DE DE19745021A patent/DE19745021B4/de not_active Expired - Fee Related
- 1997-10-21 JP JP32369797A patent/JPH10200563A/ja active Pending
- 1997-10-27 US US08/958,367 patent/US6104723A/en not_active Expired - Lifetime
- 1997-10-28 GB GB9722623A patent/GB2322053B/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006174422A (ja) * | 2004-11-19 | 2006-06-29 | Yamatake Corp | 通信装置および障害通知方法 |
| JP2006345520A (ja) * | 2005-06-06 | 2006-12-21 | Fujitsu Ltd | リジリエントパケットリングトラフィック管理のための装置及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19745021A1 (de) | 1998-04-30 |
| DE19745021B4 (de) | 2008-08-28 |
| GB2322053B (en) | 2002-01-09 |
| GB9722623D0 (en) | 1997-12-24 |
| GB2322053A (en) | 1998-08-12 |
| US6104723A (en) | 2000-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475679A (en) | Large capacity ATM switch | |
| EP0949837B1 (en) | ATM Switch | |
| CA2233628C (en) | High capacity atm switch | |
| US8339961B2 (en) | Dynamic bandwidth allocation method and dynamic bandwidth allocation device | |
| JPH10285187A (ja) | Ａｔｍスイッチ用の分散形バッファリング・システム | |
| JPH08265331A (ja) | フロー制御装置及びフロー制御方法 | |
| JPH09507996A (ja) | 大容量モジュールａｔｍスイッチ | |
| JPH03135133A (ja) | マルチメディア統合ネットワークシステム | |
| KR0126848B1 (ko) | 다중화기와 역다중화기를 이용한 고정길이 패킷 스위칭 장치 | |
| Hajikano et al. | Asynchronous transfer mode switching architecture for broadband ISDN-multistage self-routing switching (MSSR) | |
| JP3516490B2 (ja) | 回線インタフェース装置 | |
| JPH10200563A (ja) | パケツトオリエンテツドのデータトラフイツクのためのネツトワーク | |
| EP0790724B1 (en) | ATM switching system with distribution networks for varying traffic patterns | |
| JPH08102749A (ja) | Ａｔｍスイッチ及びａｔｍスイッチによるパス張り替え方法 | |
| Tokizawa et al. | ATM transport system architecture and field trial | |
| Masetti | System functionalities and architectures in photonic packet switching | |
| JPH0522403A (ja) | Ｓｔｍ−ａｔｍ相互変換制御方式 | |
| JPH022766A (ja) | 交換ノード | |
| JP3197152B2 (ja) | セル交換装置 | |
| JP3042412B2 (ja) | Ａｔｍスイッチングシステム | |
| EP0739093A1 (en) | A high speed switch | |
| De ZHONG et al. | A modular Tbit/s TDM-WDM photonic ATM switch using optical output buffers | |
| US5471465A (en) | Exchange having overdimensioned digital switching network | |
| KR100272568B1 (ko) | 사설 교환기의 셀 스위칭 장치 및 방법 | |
| JP2882372B2 (ja) | Ａｔｍスイッチングシステム |