JPH10200602A - Master / slave communication system - Google Patents

Master / slave communication system

Info

Publication number
JPH10200602A
JPH10200602A JP9001949A JP194997A JPH10200602A JP H10200602 A JPH10200602 A JP H10200602A JP 9001949 A JP9001949 A JP 9001949A JP 194997 A JP194997 A JP 194997A JP H10200602 A JPH10200602 A JP H10200602A
Authority
JP
Japan
Prior art keywords
communication
master
microprocessor
slave
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9001949A
Other languages
Japanese (ja)
Inventor
Hideo Matsukawa
英男 松川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP9001949A priority Critical patent/JPH10200602A/en
Publication of JPH10200602A publication Critical patent/JPH10200602A/en
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】 【課題】 信頼性および通信速度が改善されたマスター
/スレーブ通信システムを提供するにある。 【解決手段】 マイクロプロセッサの司令により動作す
るモデムと、マイクロプロセッサとモデムとの動作を制
御する通信制御部と、通信開始から終了までの時間を計
時しタイムアウトした場合に該通信を強制終了するバス
タイマーとを有するマスター通信装置と、複数のスレー
ブ通信装置とを具備するマスター/スレーブ通信システ
ムにおいて、前記バスタイマーからのタイムアウト信号
をラッチ記憶し通信開始時の前記通信制御部に通知する
と共に通信が開始された後にバスタイマーがタイムアウ
トした場合にはラッチ記憶して前記通信制御部と前記マ
イクロプロセッサとにタイムアウト信号を通知する故障
情報記憶部を有するマスター通信装置を具備したことを
特徴とするマスター/スレーブ通信システムである。
(57) [Problem] To provide a master / slave communication system with improved reliability and communication speed. A modem that operates under the command of a microprocessor, a communication control unit that controls the operations of the microprocessor and the modem, and a bus that measures the time from the start to the end of the communication and forcibly terminates the communication when a timeout occurs. In a master / slave communication system including a master communication device having a timer and a plurality of slave communication devices, a timeout signal from the bus timer is latched and notified to the communication control unit at the start of communication, and communication is started. A master communication device having a failure information storage unit that latches and stores a time-out signal to the communication control unit and the microprocessor when the bus timer times out after being started; It is a slave communication system.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、マスターとなる通
信装置と複数のスレーブとなる通信装置とのマスター/
スレーブ通信システムにおいて、通信障害発生を考慮し
た際の、信頼性および通信速度が改善されたマスター/
スレーブ通信システムに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a master / communication device having a master communication device and a plurality of slave communication devices.
In a slave communication system, the master / master has improved reliability and communication speed when a communication failure occurs.
The present invention relates to a slave communication system.

【0002】[0002]

【従来の技術】図4は従来より一般に使用されている従
来例の構成説明図である。図において、1はマスター通
信装置、2は複数のスレーブ通信装置である。3は、マ
スター通信装置1内のマイクロプロセッサ(MPU)で
ある。4は、マイクロプロセッサ(MPU)の司令によ
り動作するモデムである。
2. Description of the Related Art FIG. 4 is an explanatory view of the structure of a conventional example generally used in the prior art. In the figure, 1 is a master communication device, and 2 is a plurality of slave communication devices. Reference numeral 3 denotes a microprocessor (MPU) in the master communication device 1. Reference numeral 4 denotes a modem operated by a command of a microprocessor (MPU).

【0003】5は、マイクロプロセッサ(MPU)3と
モデム4との動作を制御する通信制御部である。6は、
通信開始から終了までの時間を計時しタイムアウトした
場合に通信制御部5とマイクロプロセッサ(MPU)3
とに通知するバスタイマーである。
[0005] Reference numeral 5 denotes a communication control unit for controlling operations of the microprocessor (MPU) 3 and the modem 4. 6 is
The communication control unit 5 and the microprocessor (MPU) 3 measure the time from the start to the end of the communication and
And a bus timer for notifying the user.

【0004】以上の構成において、マスター通信装置1
がスレーブ通信装置2に対して通信を行う場合、スレー
ブ通信装置2の応答時間が遅いため、以下のような制御
をする必要がある。
In the above configuration, the master communication device 1
When performing communication with the slave communication device 2, since the response time of the slave communication device 2 is slow, it is necessary to perform the following control.

【0005】マスター通信装置1内のマイクロプロセッ
サ(MPU)3が、スレーブ通信装置2に対する通信起
動命令を実行すると、通信制御部5は、WAITX=L
を出力し、モデム4をイネーブルにすると共に、マイク
ロプロセッサ(MPU)3に現在の状態で待つように司
令する。WAITX=Lの間、モデム4はスレーブ通信
装置2に対して通信を行い、マイクロプロセッサ(MP
U)3は現在の状態で待ち続ける。
When the microprocessor (MPU) 3 in the master communication device 1 executes a communication activation command for the slave communication device 2, the communication control unit 5 sets WAITX = L.
To enable the modem 4 and instruct the microprocessor (MPU) 3 to wait in the current state. While WAITX = L, the modem 4 communicates with the slave communication device 2 and the microprocessor (MP
U) 3 keeps waiting in its current state.

【0006】通信が終了すると、通信制御部5は、WA
ITX=Hを出力し、モデム4は停止し、マイクロプロ
セッサ(MPU)3は次の命令を実行する。この制御を
行う際、従来より、マスター通信装置1とスレーブ通信
装置2間の故障検出するためにバスタイマー6を広く用
いている。
When the communication is completed, the communication control unit 5
It outputs ITX = H, the modem 4 stops, and the microprocessor (MPU) 3 executes the next instruction. In performing this control, conventionally, the bus timer 6 is widely used to detect a failure between the master communication device 1 and the slave communication device 2.

【0007】バスタイマー6は、通信の開始から終了ま
での時間を計時し、ある規定時間以上に達した(タイム
アウトした)場合、通信制御部5とマイクロプロセッサ
(MPU)3とに通知し、通信制御部5が、通信を強制
終了するものである。従って、スレーブ通信装置2の内
の1台が故障した場合、マスター通信装置1も動作する
ことができなくなるのを防ぐことができる。
The bus timer 6 measures the time from the start to the end of the communication, and when the time reaches a certain specified time or more (time-out), notifies the communication control unit 5 and the microprocessor (MPU) 3 of the communication, and communicates. The control unit 5 forcibly terminates the communication. Therefore, when one of the slave communication devices 2 fails, the master communication device 1 can be prevented from being unable to operate.

【0008】[0008]

【発明が解決しようとする課題】この様な装置において
は、マスター通信装置1がスレーブ通信装置2に対し
て、ある規定回数連続して通信を行う際、スレーブ通信
装置2の内の1台が故障し、通信不能になった場合に、
マスター通信装置1内のバスタイマー6がタイムアウト
し、該当通信は強制終了される。
In such a device, when the master communication device 1 communicates with the slave communication device 2 continuously for a specified number of times, one of the slave communication devices 2 In case of failure and communication failure,
The bus timer 6 in the master communication device 1 times out, and the corresponding communication is forcibly terminated.

【0009】しかしながら、この様な装置においては、
特別な手段を持たない場合、その後も故障したスレーブ
通信装置2に対し繰り返し通信を起動し、タイムアウト
を待つことになる。このタイムアウトの時間は、通常状
態での通信に要する時間に比べて長く設定されているた
め、非常に時間が掛かり、規定時間内に全てのスレーブ
通信装置2に対する通信を行う事が出来なくなる場合が
あった。また、故障したスレーブ通信装置2に対して何
度も通信を起動し、誤データを取得する可能性もあっ
た。
However, in such an apparatus,
If there is no special means, the communication is repeatedly started with respect to the failed slave communication device 2 after that, and a timeout is waited. Since the time-out period is set to be longer than the time required for communication in the normal state, it takes a very long time, and it may be impossible to perform communication with all slave communication devices 2 within the specified time. there were. Further, there is a possibility that the communication is started many times with respect to the failed slave communication device 2 and erroneous data is obtained.

【0010】これを避けるために、マイクロプロセッサ
(MPU)3は、通信の都度、毎回バスタイマ6のタイ
ムアウトをチェックし、タイムアウトが発生していた場
合は、次の通信を起動しないようにファームウェアで制
御する必要があった。
In order to avoid this, the microprocessor (MPU) 3 checks the timeout of the bus timer 6 each time communication is performed, and if a timeout occurs, the microprocessor (MPU) 3 controls the firmware so as not to start the next communication. I needed to.

【0011】例えば、図2のフローチャートのように、
通信を制御する必要があった。図2において、マイクロ
プロセッサ(MPU)3が通信起動命令を実行すると、
通信制御部5はWAITX=Lを出力し、モデム4は通
信を開始すると共に、マイクロプロセッサ(MPU)3
は、WAITX=Hになるまで待ち続ける。
For example, as shown in the flowchart of FIG.
Communication had to be controlled. In FIG. 2, when the microprocessor (MPU) 3 executes the communication start command,
The communication control unit 5 outputs WAITX = L, the modem 4 starts communication, and the microprocessor (MPU) 3
Keeps waiting until WAITX = H.

【0012】通信が正常に終了した場合は、通信制御部
5はWAITX=Hを出力する。例えば、スレーブ通信
装置2が故障し、通信が不能になった場合は、バスタイ
マー6のタイムアウトが、通信制御部5とマイクロプロ
セッサ(MPU)3に通知され、通信制御部5はWAI
TX=Hを出力する。
When the communication is completed normally, the communication control section 5 outputs WAITX = H. For example, when the slave communication device 2 fails and communication is disabled, the timeout of the bus timer 6 is notified to the communication control unit 5 and the microprocessor (MPU) 3, and the communication control unit 5
TX = H is output.

【0013】次に、モデム4は停止すると共に、マイク
ロプロセッサ(MPU)3はバスタイマー6のタイムア
ウトをチェックし、タイムアウトしていた場合は通信異
常終了としてその後、異常処理を行う。
Next, the modem 4 stops, and the microprocessor (MPU) 3 checks the timeout of the bus timer 6. If the timeout has occurred, the communication is abnormally terminated, and thereafter, abnormal processing is performed.

【0014】タイムアウトしていない場合は、スレーブ
通信装置2への通信が規定回数行われるまで、繰り返し
通信を実行する。このような、ファームウェアでの制御
では、通信の都度、バスタイマ6のタイムアウトをチェ
ックしなければならないため、通信速度の低下を招いて
いた。
If the timeout has not occurred, the communication is repeated until the communication with the slave communication device 2 is performed a specified number of times. In such control by firmware, it is necessary to check the timeout of the bus timer 6 every time communication is performed, so that the communication speed is reduced.

【0015】本発明は、この問題点を、解決するもので
ある。本発明の目的は、信頼性および通信速度の向上を
図り得るマスター/スレーブ通信システムを提供するに
ある。
The present invention solves this problem. An object of the present invention is to provide a master / slave communication system capable of improving reliability and communication speed.

【0016】[0016]

【課題を解決するための手段】この目的を達成するため
に、本発明は、マイクロプロセッサの司令により動作す
るモデムと、マイクロプロセッサとモデムとの動作を制
御する通信制御部と、通信開始から終了までの時間を計
時しタイムアウトした場合に該通信を強制終了するバス
タイマーとを有するマスター通信装置と、複数のスレー
ブ通信装置とを具備するマスター/スレーブ通信システ
ムにおいて、前記バスタイマーからのタイムアウト信号
をラッチ記憶し通信開始時の前記通信制御部に通知する
と共に通信が開始された後にバスタイマーがタイムアウ
トした場合にはラッチ記憶して前記通信制御部と前記マ
イクロプロセッサとにタイムアウト信号を通知する故障
情報記憶部を有するマスター通信装置を具備したことを
特徴とするマスター/スレーブ通信システムを構成した
ものである。
In order to achieve the above object, the present invention provides a modem operated by a command of a microprocessor, a communication control unit for controlling the operation of the microprocessor and the modem, a communication start and a communication end. In a master / slave communication system including a master communication device having a bus timer for counting the time until the communication is timed out and forcibly terminating the communication when the timeout occurs, a time-out signal from the bus timer is transmitted. Failure information for latching and notifying the communication control unit at the start of communication and for latching and notifying the communication control unit and the microprocessor of a timeout signal when the bus timer times out after the communication is started. A master comprising a master communication device having a storage unit / Is obtained by constituting the slave communication system.

【0017】[0017]

【作用】以上の構成において、マイクロプロセッサ(M
PU)が通信起動命令を実行すると、通信制御部は、故
障情報記憶部の出力を受け、以前にタイムアウトがなか
った場合は、通信を開始するように、WAITX=Lを
出力し、モデムは通信を開始すると共に、マイクロプロ
セッサ(MPU)は、WAITX=Hになるまで待ち続
ける。例えば、スレーブ通信装置が故障し、タイムアウ
トがあった場合は、通信制御部は、通信を開始せず、W
AITX=Hを保つ。
In the above configuration, the microprocessor (M
PU) executes the communication start command, the communication control unit receives the output of the failure information storage unit, and if no timeout has occurred before, outputs WAITX = L so as to start communication, and the modem performs communication. And the microprocessor (MPU) keeps waiting until WAITX = H. For example, if the slave communication device breaks down and there is a timeout, the communication control unit does not start communication, and
Keep AITX = H.

【0018】次に、正常に通信が終了した場合、通信制
御部は、WAITX=Hを出力し、モデムは停止すると
共に、マイクロプロセッサ(MPU)は次の命令を実行
できるようになる。
Next, when the communication is normally completed, the communication control section outputs WAITX = H, the modem is stopped, and the microprocessor (MPU) can execute the next instruction.

【0019】通信が開始されてからバスタイマーがタイ
ムアウトした場合、故障情報記憶部がタイムアウトをラ
ッチ記憶し、通信制御部およびマイクロプロセッサ(M
PU)に対して、通知する。通信制御部は、WAITX
=Hを出力し、通信を強制終了する。
If the bus timer times out after the communication is started, the failure information storage unit latches and stores the time out, and the communication control unit and the microprocessor (M
PU). The communication control unit is WAITX
= H is output, and the communication is forcibly terminated.

【0020】以上の動作を、スレーブ通信装置への通信
が規定回数になるまで繰り返す。このように、マイクロ
プロセッサ(MPU)は、次の通信起動命令を実行する
が、故障情報記憶部にラッチ記憶がある限り、通信制御
部はスレーブ通信装置に対する通信を開始せず、マイク
ロプロセッサ(MPU)の余計な待ち時間は発生しな
い。以下、実施例に基づき詳細に説明する。
The above operation is repeated until the communication with the slave communication device reaches a specified number. As described above, the microprocessor (MPU) executes the next communication start instruction, but as long as the failure information storage unit has the latch storage, the communication control unit does not start communication with the slave communication device, and the microprocessor (MPU) No extra wait time occurs. Hereinafter, a detailed description will be given based on embodiments.

【0021】[0021]

【発明の実施の形態】図1は、本発明の一実施例の要部
構成説明図、図2は図1の具体的要部詳細図、図3は図
1の動作説明図である。図において、図4と同一記号の
構成は同一機能を表わす。以下、図4と相違部分のみ説
明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is an explanatory view of a main part of an embodiment of the present invention, FIG. 2 is a detailed view of a specific main part of FIG. 1, and FIG. 3 is an explanatory view of an operation of FIG. In the figure, the configuration of the same symbol as FIG. 4 represents the same function. Hereinafter, only differences from FIG. 4 will be described.

【0022】図において、11は、マスター通信装置1
内に設けられ、バスタイマー6からのタイムアウト信号
をラッチ記憶し、通信開始時の通信制御部5に通知する
と共に、通信が開始された後にバスタイマー6がタイム
アウトした場合には、ラッチ記憶して、通信制御部5と
マイクロプロセッサ(MPU)とにタイムアウト信号を
通知する故障情報記憶部である。
In the figure, reference numeral 11 denotes a master communication device 1
And latches and stores the timeout signal from the bus timer 6 to notify the communication control unit 5 at the start of communication, and latches and stores when the bus timer 6 times out after the communication is started. , A failure information storage unit that notifies a timeout signal to the communication control unit 5 and the microprocessor (MPU).

【0023】以上の構成において、マイクロプロセッサ
(MPU)3が通信起動命令を実行すると、通信制御部
5は、故障情報記憶部11の出力を受け、以前にタイム
アウトがなかった場合は、通信を開始するように、WA
ITX=Lを出力し、モデム4は通信を開始すると共
に、マイクロプロセッサ(MPU)3は、WAITX=
Hになるまで待ち続ける。例えば、スレーブ通信装置2
が故障し、タイムアウトがあった場合は、通信制御部5
は、通信を開始せず、WAITX=Hを保つ。
In the above configuration, when the microprocessor (MPU) 3 executes the communication start command, the communication control unit 5 receives the output of the failure information storage unit 11 and starts communication if there is no timeout before. WA
ITX = L is output, the modem 4 starts communication, and the microprocessor (MPU) 3 sends the WAITX =
Keep waiting until it becomes H. For example, slave communication device 2
Has failed and a timeout has occurred, the communication control unit 5
Does not start communication and keeps WAITX = H.

【0024】次に、正常に通信が終了した場合、通信制
御部5は、WAITX=Hを出力し、モデム4は停止す
ると共に、マイクロプロセッサ(MPU)3は次の命令
を実行できるようになる。
Next, when the communication is normally completed, the communication control unit 5 outputs WAITX = H, the modem 4 stops, and the microprocessor (MPU) 3 can execute the next instruction. .

【0025】通信が開始されてからバスタイマー6がタ
イムアウトした場合、故障情報記憶部11がタイムアウ
トをラッチ記憶し、通信制御部5およびマイクロプロセ
ッサ(MPU)3に対して、通知する。通信制御部5
は、WAITX=Hを出力し、通信を強制終了する。
If the bus timer 6 times out after the communication is started, the failure information storage unit 11 latches and stores the time out, and notifies the communication control unit 5 and the microprocessor (MPU) 3 of the time out. Communication control unit 5
Outputs WAITX = H and forcibly terminates the communication.

【0026】以上の動作を、スレーブ通信装置2への通
信が規定回数になるまで繰り返す。このように、マイク
ロプロセッサ(MPU)は、次の通信起動命令を実行す
るが、故障情報記憶部11にラッチ記憶がある限り、通
信制御部5はスレーブ通信装置2に対する通信を開始せ
ず、マイクロプロセッサ(MPU)3の余計な待ち時間
は発生しない。
The above operation is repeated until the communication with the slave communication device 2 reaches a specified number. As described above, the microprocessor (MPU) executes the next communication activation instruction. However, as long as the failure information storage unit 11 stores the latch, the communication control unit 5 does not start the communication with the slave communication device 2 and the microprocessor (MPU) starts the communication. No extra wait time of the processor (MPU) 3 occurs.

【0027】なお、故障情報のチェックは、図4従来例
では通信の規定回数行う必要があったが、本発明によれ
ば、通信の最後に1回行えば良い。
In the conventional example shown in FIG. 4, it is necessary to check the failure information a predetermined number of times. However, according to the present invention, the check may be performed once at the end of the communication.

【0028】マイクロプロセッサ(MPU)3が、故障
情報記憶部11に対して、ラッチ記憶のクリアを司令す
れば、タイムアウトのラッチ記憶はクリアされる。
When the microprocessor (MPU) 3 instructs the failure information storage unit 11 to clear the latch storage, the timeout latch storage is cleared.

【0029】要するに、本発明は、マスタ通信装置1と
複数のスレーブ通信装置2からなる通信装置において、
マスタ通信装置1とスレーブ通信装置2間の故障時の動
作を考慮し、バスタイマー6のタイムアウトの故障情報
記憶部11を設け、この故障記憶情報により、スレーブ
通信装置2に対する通信制御をハードウェアにより行う
ようにしたものである。
In short, the present invention relates to a communication device comprising a master communication device 1 and a plurality of slave communication devices 2,
In consideration of the operation at the time of failure between the master communication device 1 and the slave communication device 2, a failure information storage unit 11 for timeout of the bus timer 6 is provided, and communication control for the slave communication device 2 is performed by hardware based on the failure storage information. It is something to do.

【0030】この結果、 (1)スレーブ通信装置2の故障発生時に、一度バスタ
イマ6のタイムアウトにより故障を検出すれば、故障し
たスレーブ通信装置2に対し、通信を繰り返し実行し
て、タイムアウトを待つことがないので、パフォーマン
スを低下させることがないマスター/スレーブ通信シス
テムが得られる。
As a result, (1) when a failure occurs in the slave communication device 2 and once the failure is detected by the timeout of the bus timer 6, the communication with the failed slave communication device 2 is repeatedly executed, and the timeout is waited. As a result, a master / slave communication system that does not degrade performance is obtained.

【0031】(2)また、故障したスレーブ通信装置2
に対して、何度も通信を起動し、誤データを取得する危
険性が減り、信頼性が向上されたマスター/スレーブ通
信システムが得られる。
(2) The failed slave communication device 2
In contrast, a master / slave communication system with improved reliability can be obtained in which the risk of acquiring communication data by starting communication many times is reduced.

【0032】(3)このような通信制御は、従来マイク
ロプロセッサ(MPU)3のファームによって実現可能
であったが、本発明は、マイクロプロセッサ(MPU)
3のファームに頼らずに行うことを可能にしたものであ
り、通信速度の高速化を図ることを可能にし得るマスタ
ー/スレーブ通信システムが得られる。
(3) Conventionally, such communication control can be realized by a firmware of the microprocessor (MPU) 3, but the present invention provides a microprocessor (MPU)
3 can be performed without relying on the firmware, and a master / slave communication system capable of increasing the communication speed can be obtained.

【0033】(4)故障情報のチェックは、従来例では
通信の規定回数行う必要があったが、本発明によれば、
通信の最後に1回行えば良い利点を有する。
(4) In the prior art, the check of the fault information had to be performed a prescribed number of times. However, according to the present invention,
This has the advantage that it only needs to be performed once at the end of the communication.

【0034】[0034]

【発明の効果】以上詳細に説明したように、本発明によ
れば、 (1)スレーブ通信装置の故障発生時に、一度バスタイ
マのタイムアウトにより故障を検出すれば、故障したス
レーブ通信装置に対し、通信を繰り返し実行して、タイ
ムアウトを待つことがないので、パフォーマンスを低下
させることがないマスター/スレーブ通信システムが得
られる。
As described in detail above, according to the present invention, (1) when a failure occurs in a slave communication device, if a failure is detected by timeout of a bus timer, communication with the failed slave communication device is performed. Is repeatedly executed, and a timeout is not waited, so that a master / slave communication system which does not degrade the performance is obtained.

【0035】(2)また、故障したスレーブ通信装置に
対して、何度も通信を起動し、誤データを取得する危険
性が減り、信頼性が向上されたマスター/スレーブ通信
システムが得られる。
(2) A master / slave communication system with improved reliability can be obtained in which the communication with the failed slave communication device is started many times and the risk of acquiring erroneous data is reduced.

【0036】(3)このような通信制御は、従来マイク
ロプロセッサ(MPU)のファームによって実現可能で
あったが、本発明は、マイクロプロセッサ(MPU)の
ファームに頼らずに行うことを可能にしたものであり、
通信速度の高速化を図ることを可能にし得るマスター/
スレーブ通信システムが得られる。
(3) Conventionally, such communication control can be realized by a firmware of a microprocessor (MPU), but the present invention makes it possible to perform the communication control without relying on a firmware of a microprocessor (MPU). Things,
A master that can increase the communication speed
A slave communication system is obtained.

【0037】(4)故障情報のチェックは、従来例では
通信の規定回数行う必要があったが、本発明によれば、
通信の最後に1回行えば良い利点を有する。
(4) In the prior art, the check of the failure information had to be performed a prescribed number of times. However, according to the present invention,
This has the advantage that it only needs to be performed once at the end of the communication.

【0038】従って、本発明によれば、信頼性および通
信速度が改善されたマスター/スレーブ通信システムを
実現することが出来る。
Therefore, according to the present invention, a master / slave communication system with improved reliability and communication speed can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の要部構成説明図である。FIG. 1 is an explanatory diagram of a main part configuration of an embodiment of the present invention.

【図2】図1の要部詳細説明図である。FIG. 2 is a detailed explanatory view of a main part of FIG. 1;

【図3】図1の動作のフローチャート説明図である。FIG. 3 is a flowchart illustrating the operation of FIG. 1;

【図4】従来より一般に使用されている従来例の構成説
明図である。
FIG. 4 is an explanatory diagram of a configuration of a conventional example generally used in the related art.

【図5】図4の動作のフローチャート説明図である。FIG. 5 is a flowchart illustrating the operation of FIG. 4;

【符号の説明】[Explanation of symbols]

1 マスター通信装置 2 スレーブ通信装置 3 マイクロプロセッサ(MPU) 4 モデム 5 通信制御部 6 バスタイマー 11 故障情報記憶部 DESCRIPTION OF SYMBOLS 1 Master communication device 2 Slave communication device 3 Microprocessor (MPU) 4 Modem 5 Communication control part 6 Bus timer 11 Failure information storage part

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】マイクロプロセッサの司令により動作する
モデムと、マイクロプロセッサとモデムとの動作を制御
する通信制御部と、通信開始から終了までの時間を計時
しタイムアウトした場合に該通信を強制終了するバスタ
イマーとを有するマスター通信装置と、複数のスレーブ
通信装置とを具備するマスター/スレーブ通信システム
において、 前記バスタイマーからのタイムアウト信号をラッチ記憶
し通信開始時の前記通信制御部に通知すると共に通信が
開始された後にバスタイマーがタイムアウトした場合に
はラッチ記憶して前記通信制御部と前記マイクロプロセ
ッサとにタイムアウト信号を通知する故障情報記憶部を
有するマスター通信装置を具備したことを特徴とするマ
スター/スレーブ通信システム。
1. A modem which operates under the command of a microprocessor, a communication control unit which controls the operation of the microprocessor and the modem, and a time from the start to the end of the communication is measured and the communication is forcibly terminated when a timeout occurs. In a master / slave communication system including a master communication device having a bus timer and a plurality of slave communication devices, a timeout signal from the bus timer is latched and notified to the communication control unit at the start of communication, and communication is performed. A master communication device having a failure information storage unit that latches and stores a time-out signal to the communication control unit and the microprocessor when the bus timer times out after the start of the operation. / Slave communication system.
JP9001949A 1997-01-09 1997-01-09 Master / slave communication system Pending JPH10200602A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9001949A JPH10200602A (en) 1997-01-09 1997-01-09 Master / slave communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9001949A JPH10200602A (en) 1997-01-09 1997-01-09 Master / slave communication system

Publications (1)

Publication Number Publication Date
JPH10200602A true JPH10200602A (en) 1998-07-31

Family

ID=11515868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9001949A Pending JPH10200602A (en) 1997-01-09 1997-01-09 Master / slave communication system

Country Status (1)

Country Link
JP (1) JPH10200602A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071750A (en) * 2007-09-18 2009-04-02 Kowa Co Serial data communication system and serial data communication method
US8972638B2 (en) 2007-09-18 2015-03-03 Kowa Company, Ltd. Serial data communication system and serial data communication method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071750A (en) * 2007-09-18 2009-04-02 Kowa Co Serial data communication system and serial data communication method
US8972638B2 (en) 2007-09-18 2015-03-03 Kowa Company, Ltd. Serial data communication system and serial data communication method

Similar Documents

Publication Publication Date Title
JPH10200602A (en) Master / slave communication system
US8412146B2 (en) Mutual awakening system and method thereof between a handheld device and a wireless communication module
US10921875B2 (en) Computer system, operational method for a microcontroller, and computer program product
JP2998804B2 (en) Multi-microprocessor system
JP3060714U (en) Printer device
JP2879480B2 (en) Switching system when redundant computer system loses synchronization
JPS59121519A (en) Clock stop control system of input and output controller
JP2591862B2 (en) Power control signal converter
US20020144237A1 (en) Method for controlling a program run of a central data processor
JPS6038952A (en) Communication processing device
JPS6389941A (en) Monitor and control equipment for microprocessor applied equipment
JP2614926B2 (en) Power control system
JPS6038951A (en) Communication processing device
JPH09212201A (en) Control circuit for production equipment
JP2560834B2 (en) Channel device
JPS6116340A (en) Emergency operation device of processor system
JPH06334668A (en) Multiplexed transmission system
JPH04305758A (en) Information processor
JPS61103252A (en) Memory device for fault analysis
JPH0691565B2 (en) Operation monitoring device for partner processing device
JPH04266112A (en) Method for confirming inter master-slave equipment power application
WO2008072350A1 (en) System-monitoring device using dualized timer, and monitoring method
JPH0356501B2 (en)
JPS6318229B2 (en)
JPS61145617A (en) Power supply disconnection circuit