JPH10200827A - 信号処理装置、映像信号処理装置及び映像処理表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 アスペクト比４：３の通常のテレビの映像信
号をアスペクト比１６：９のワイドテレビに対応する疑
似ワイド信号に変換する映像信号処理装置を提供する。 【解決手段】 映像信号処理装置１００において、第１
のＣＣＤ遅延素子３と第２のＣＣＤ遅延素子４に対し
て、映像信号を１ライン単位として、クロックに応じて
交互に書き込みと読み出しを行い、その際、上記書き込
みを行うクロックの周波数は一定とし、読み出しを行う
クロックはクロック変調器１２によって周波数を動的に
変化させ、読み出される信号を時間軸方法に圧縮／伸長
させることにより、上記映像信号を疑似ワイド信号に変
換する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号を時間軸方向
に圧縮／伸長する処理を行う信号処理装置、１ラインの
映像信号に対して上記処理を行う映像信号処理装置、及
び上記映像信号処理装置を備える映像処理表示装置に関
する。

【０００２】

【従来の技術】近年、１６：９のアスペクト比の横長の
画面を備えるワイドテレビと称されるテレビジョン装置
が提案されている。上記ワイドテレビは、その横長の画
面を活用して臨場感のある映像を提供する等の特質を有
し、今後の発展が期待されている。

【０００３】しかし、現在のところ、上記ワイドテレビ
に対応するソースは、十分に供給されていない。したが
って、上記ワイドテレビのソースの代替として、通常の
アスペクト比４：３の通常の画面（以下、通常の画面と
いう。）に対応するソースを流用することもある。

【０００４】ただし、上記ワイドテレビに、通常の画面
に対応するソースをそのままで表示することはできな
い。上記ワイドテレビはアスペクト比１６：９であるい
わゆるワイド信号に対応しているので、図９（ａ）の如
きアスペクト比４：３の通常の画面に対応する映像信号
をそのまま表示すると、図９（ｂ）の如く横に広がって
しまう。このように横に広がってしまった映像を本来の
比率で正しく表示するには、図１０に示すように、上記
ワイドテレビの画面の実質的なアスペクト比が４：３に
なるように、上記映像の幅を３／４に圧縮しなけらばな
らない。

【０００５】上記ワイドテレビの画面において上述のよ
うな映像の圧縮を行う方法としては、ＣＲＴの水平走査
の範囲を変更する方法、映像信号をメモリに取り込んで
圧縮を行う方法が知られている。

【０００６】上記走査範囲を変更する方法は、図１０に
おいて、普通は領域１０１、領域１０２及び領域１０３
の範囲を走査するＣＲＴの水平走査を、領域１０２のみ
の範囲に制限するというものである。このとき、領域１
０１及び領域１０３の映像は、領域１０２に圧縮され
る。

【０００７】上記映像信号をメモリに取り込む方法は、
映像信号をフレームメモリに読み込み、デジタル演算に
よって映像を圧縮するという方法である。この方法で
は、１画面の映像信号を上記フレームメモリに読み込ん
で、一括して処理を行う。

【０００８】

【発明が解決しようとする課題】一方、「パノラマモー
ド」、「ワイドモード」等称される映像伸長方法が知ら
れている。この方法は、通常の画面の映像を伸長してワ
イドテレビの画面に違和感なく表示する。すなわち、通
常の画面の映像信号を疑似的に上記ワイド信号に変換す
る。上記映像伸長方法によると、通常の画面に対応する
ソースを無理なくワイドテレビに流用することができ、
ワイドテレビの本来の機能を発揮させる。この映像伸長
方法は、図１１に示すように、人間の視覚の機能の特性
に注目し、映像の中央部は伸長を行わず、画面の中央か
ら左右の端に進むに連れて徐々に伸長するようにし、し
かもその伸長の比率が徐々に推移するようにしたもので
ある。

【０００９】上記映像伸長方法を実現する方法として
は、ＣＲＴの水平走査の走査速度を可変する方法、映像
信号をメモリに読み込んで演算により伸長を行う方法が
知られている。

【００１０】上記のＣＲＴの走査速度を可変にする方法
は、ＣＲＴの水平走査の制御部を変更するだけであるの
で、原理的には簡単である。しかし、ＣＲＴの高圧部分
を直接制御する必要があるので、技術的に困難であると
いう問題がある。

【００１１】上記の映像信号をメモリに読み込んで演算
により伸長を行う方法は、上述のように高圧部分を制御
する必要はない。しかし、この方法は映像信号をデジタ
ル信号に変換してから処理を施すので、Ａ／Ｄコンバー
タ及びＤ／Ａコンバータを要す。また、１画面分の映像
信号を保持するためにフレームメモリを必要とする。さ
らに、これらを制御するためにＣＰＵを要す。このた
め、装置の構成は複雑となり、コストも上昇するといっ
た問題点がある。

【００１２】そこで、本発明は、上述の事情に鑑みて提
案されるものであって、装置の構成の複雑さやコストの
上昇を招来せずに、信号の処理を行う信号処理装置、映
像信号の処理を行う映像信号処理装置、及びこの映像信
号処理装置を備える映像処理表示装置を提供することを
目的とする。

【００１３】

【課題を解決するための手段】上述の課題を解決し上記
目的を達成するために、本発明に係る信号処理装置は、
入力信号の書き込みまたは読み出しがクロックに応じて
なされる第１のアナログメモリと、上記第１のアナログ
メモリに、書き込みがなされているときには読み出し
が、読み出しがなされているときには入力信号の書き込
みが、それぞれクロックに応じてなされる第２のアナロ
グメモリと、上記第１のアナログメモリまたは第２のア
ナログメモリからクロックに応じて読み出されている出
力信号を選択して出力する切り換え制御手段と、上記第
１のアナログメモリ及び第２のアナログメモリの書き込
みと読み出しとに用いるクロックをそれぞれ発生し、上
記書き込みに用いるクロックと読み出しに用いるクロッ
クとの周波数比を動的に変化させるクロック発生手段と
を有することとなされたものである。

【００１４】上記本発明は、一連の入力信号をクロック
に応じて第１のアナログメモリに書き込むと共に第２の
アナログメモリからクロックに応じて読み出し、また、
一連の信号をクロックに応じて第２のアナログメモリに
書き込むと共に第１のアナログメモリからクロックに応
じて読み出し、上記操作を交互に行い、その際上記クロ
ック発生手段は、書き込みに用いるクロックと読み出し
に用いるクロックとの周波数比を動的に変化させること
によって、入力信号を時間軸に関して圧縮／伸長するこ
ととしたものである。

【００１５】ここで、上記第１のアナログメモリと第２
のアナログメモリとの一例としては、ＣＣＤ遅延素子が
挙げられる。

【００１６】上記本発明は、ＣＣＤ遅延素子を上記第１
のアナログメモリ及び第２のアナログメモリとして用
い、入力信号をクロックに応じて書き込み、クロックに
応じて読み出し、上記クロック発生回路は書き込みに用
いるクロックと読み出しに用いるクロックとの周波数比
を動的に変化させることによって、入力信号を圧縮／伸
長することとしたものである。

【００１７】本発明に係る映像信号処理装置は、１ライ
ンの映像信号の書き込みまたは読み出しがクロックに応
じてなされる第１のアナログラインメモリと、上記第１
のアナログラインメモリに、書き込みがなされていると
きには読み出しが、読み出しがなされているときには１
ラインの映像信号の書き込みが、それぞれクロックに応
じてなされる第２のアナログラインメモリと、上記第１
のアナログラインメモリまたは第２のアナログラインメ
モリからクロックに応じて読み出されている上記１ライ
ンの映像信号を選択して出力する切り換え制御手段と、
上記第１のアナログラインメモリ及び第２のアナロライ
ングメモリの書き込みと読み出しとに用いるクロックを
それぞれ発生し、上記書き込みに用いるクロックと読み
出しに用いるクロックとの周波数比を動的に変化させる
クロック発生手段とを有することとなされたものであ
る。

【００１８】上記本発明は、１ラインの映像信号をクロ
ックに応じて第１のアナログラインメモリに書き込むと
共に第２のアナログラインメモリからクロックに応じて
読み出し、また、１ラインの映像信号をクロックに応じ
て第２のアナログラインメモリに書き込むと共に第１の
アナログラインメモリからクロックに応じて読み出し、
上記操作を交互に行い、その際上記クロック発生手段
は、書き込みに用いるクロックと読み出しに用いるクロ
ックとの周波数比を動的に変化させることによって、１
ラインの映像信号を時間軸に関して圧縮／伸長すること
としたものである。

【００１９】ここで、上記第１のアナログラインメモリ
と第２のアナログラインメモリの一例としては、ＣＣＤ
遅延素子が挙げられる。

【００２０】上記本発明は、上記第１のアナログライン
メモリ及び第２のアナログラインメモリとしてＣＣＤ遅
延素子を用い、映像信号をクロックに応じて書き込み、
クロックに応じて読み出し、上記クロック発生手段は書
き込みに用いるクロックと読み出しに用いるクロックと
の周波数比を動的に変化させることによって、映像信号
を時間軸方向に圧縮／伸長させることとしたものであ
る。

【００２１】さらに、本発明は、上記クロック発生手段
は、書き込みに用いるクロックと読み出しに用いるクロ
ックとのいずれか一方の周波数は一定とされ、他方の周
波数は可変されることとしたものである。

【００２２】上記本発明は、第１のアナログラインメモ
リ及び第２のアナログラインメモリに、一定周波数のク
ロックに応じて書き込み変化する周波数のクロックに応
じて読み出す、または、変化する周波数のクロックに応
じて書き込み一定の周波数のクロックに応じて読み出す
こととしたものである。

【００２３】そして、本発明は、上記クロック手段は、
上記１ラインの映像信号の周辺部において、上記書き込
みに用いるクロックに対する上記読み出しに用いるクロ
ックの周波数比率を低減され、上記周波数比は上記１ラ
インの映像信号の中央部から周辺部へ徐々に変化せられ
ることとしたものである。

【００２４】上記本発明は、上記１ラインの映像信号を
上記第１のアナログラインメモリ及び第２のアナログラ
インメモリにクロックに応じて書き込み、クロックに応
じて読み出す際に、上記映像信号の周辺部は伸長される
ように上記周波数比が変化されることとなされたもので
ある。

【００２５】本発明に係る映像処理表示装置は。１ライ
ンの映像信号の書き込みまたは読み出しがクロックに応
じてなされる第１のアナログラインメモリと、上記第１
のアナログラインメモリに、書き込みがなされていると
きには読み出しが、読み出しがなされているときには１
ラインの映像信号の書き込みが、それぞれクロックに応
じてなされる第２のアナログラインメモリと、上記第１
のアナログラインメモリまたは第２のアナログラインメ
モリからクロックに応じて読み出されている上記１ライ
ンの映像信号を選択して出力する切り換え制御手段と、
上記第１のアナログラインメモリ及び第２のアナロライ
ングメモリの書き込みと読み出しとに用いるクロックを
それぞれ発生し、上記書き込みに用いるクロックと読み
出しに用いるクロックとの周波数比を変化させるクロッ
ク発生手段とを有する映像信号処理装置と、上記映像信
号処理装置で１ライン毎に逐次処理した映像信号を表示
する表示手段とを備えることとなされたものである。

【００２６】上記本発明は、１ラインの映像信号をクロ
ックに応じて第１のアナログラインメモリに書き込むと
共に第２のアナログラインメモリからクロックに応じて
読み出し、また、１ラインの映像信号をクロックに応じ
て第２のアナログラインメモリに書き込むと共に第１の
アナログラインメモリからクロックに応じて読み出し、
上記操作を交互に行い、その際上記クロック発生手段は
上記書き込みに用いるクロックと読み出しに用いるクロ
ックの周波数比を変化させることによって、１ラインの
映像信号を時間軸に関して圧縮／伸長し、この映像信号
の圧縮／伸長を１フレームの映像信号に対して逐次行
い、その結果を表示手段に表示することとしたものであ
る。

【００２７】

【発明の実施の形態】以下、本発明の実施の形態の一例
を図面を参照しながら詳細に説明する。この実施の形態
の一例は、本発明に係る映像信号処理装置を用い、上述
のいわゆる「パノラマモード」、「ワイドモード」等称
される映像伸長方法に対応する変換を行う。すなわち、
通常のアスペクト比４：３の画面に対応する映像信号の
１ラインを疑似的にワイドテレビの画面に対応するワイ
ド信号に変換しすることとしたものである。

【００２８】図１に示されているように、本発明の実施
の形態の一例は、同期信号分離回路１と、第１の切り換
えスイッチ２と、第１のＣＣＤ遅延素子３と、第２のＣ
ＣＤ遅延素子４と、第２の切り換えスイッチ５と、切り
換え制御器６と、第３の切り換えスイッチ７と、ＣＣＤ
書き込み用ＶＣＯ８と、ＣＣＤ読み出し用ＶＣＯ９と、
位相比較器１０と、分周期１１と、クロック変調器１２
とから構成される。なお、以下では簡単のために、上記
ＣＣＤ書き込み用ＶＣＯ８とＣＣＤ読み出し用ＶＣＯ９
とから発せられる、上記第１のＣＣＤ遅延素子３と第２
のＣＣＤ遅延素子４との、書き込みに用いるクロックと
読み出しに用いるクロックを、それぞれ書き込み用クロ
ック、読み出し用クロックと呼ぶことにする。

【００２９】上記同期信号分離回路１は、入力端子から
入力した信号から同期信号を分離する。そして、この同
期信号を切り換え制御器６と位相比較器１０とにそれぞ
れ与え、この同期信号が分離された映像信号を、上記第
１の切り換えスイッチ２に渡す。

【００３０】上記第１のスイッチ２は、上記同期信号分
離回路１から映像信号を受け取り、切り換え制御器６か
らの制御に従って、この切り換え制御器６から受け取る
切り換え信号の値が“１”の場合には上記第１のＣＣＤ
遅延素子３に、上記切り換え信号が“０”の場合には上
記第２のＣＣＤ遅延素子４にそれぞれ上記映像信号を渡
す。

【００３１】上記第１のＣＣＤ遅延素子３は、一連の入
力信号を上記ＣＣＤ書き込み用ＶＣＯ８からの書き込み
用クロックに従って書き込み、一連の出力信号を上記Ｃ
ＣＤ読み出し用ＶＣＯ９からの読み出し用クロックに従
って読み出す。その際、上記書き込み用クロックと読み
出し用クロックとの周波数比を変えることにより、上記
一連の入力信号を時間軸方向に圧縮／伸長した出力信号
を得ることができる。

【００３２】上記第２のＣＣＤ遅延素子４は、上記第１
のＣＣＤ遅延素子３に同じく、一連の入力信号を上記Ｃ
ＣＤ書き込み用ＶＣＯ８からの書き込み用クロックに従
って書き込み、一連の出力信号を上記ＣＣＤ読み出し用
ＶＣＯ９からの読み出し用クロックに従って読み出す。
その際、上記書き込み用クロックと読み出し用クロック
との周波数比を変えることにより、上記一連の入力信号
を時間軸方向に圧縮／伸長した出力信号を得ることがで
きる。

【００３３】上記第２の切り換えスイッチ５は、切り換
え制御器６からの制御に従って、この切り換え制御器６
の切り換え信号の値が“０”の場合には上記第１のＣＣ
Ｄ遅延素子３から、上記切り換え信号が“１”の場合に
は上記第２のＣＣＤ遅延素子４から、それぞれ遅延され
た映像信号を受け取り、出力端子に受け渡す。

【００３４】上記切り換え制御器６は、上記同期信号分
離回路１から同期信号を、上記第３の切り換えスイッチ
７を介して上記ＣＣＤ書き込み用ＶＣＯ８から書き込み
用クロックを、上記ＣＣＤ読み込み用ＶＣＯ９から読み
出し用クロックをそれぞれ受け取り、これらの信号から
切り換え信号を生成し、上記第１の切り換えスイッチ
２、第２の切り換えスイッチ５及び第３の切り換えスイ
ッチ７にそれぞれ供給する。

【００３５】上記第３の切り換えスイッチ７は、上記Ｃ
ＣＤ書き込み用ＶＣＯ８から書き込み用クロックを、上
記ＣＣＤ読み込み用ＶＣＯ９から読み込み用クロックを
それぞれ受け取り、上記切り換え制御器６の発する切り
換え用信号の値が“０”の場合には上記読み出し用クロ
ックを上記第１のＣＣＤ遅延素子３及び切り換え制御器
６に、上記書き込み用信号を上記第２のＣＣＤ遅延素子
４及び切り換え制御器６に、上記切り換え用信号の値が
“１”の場合には上記書き込み用クロックを上記第１の
ＣＣＤ遅延素子３及び切り換え制御器６に、上記読み出
し用信号を上記第２のＣＣＤ遅延素子４及び切り換え制
御器６に、それぞれ供給する。

【００３６】上記ＣＣＤ書き込み用ＶＣＯ８は、上記位
相比較器１０から制御電圧を受け取り、この制御電圧に
応ずる書き込み用クロックを発生して上記第３の切り換
えスイッチ７及び分周器１１に供給する。

【００３７】上記ＣＣＤ読み出し用ＶＣＯ９は、上記位
相比較器１０とクロック変調器１２とのそれぞれの電圧
の和を制御電圧として受け取り、この制御電圧に対応す
る読み出し用クロックを発生し、上記第３の切り換え用
スイッチ７に供給する。このＣＣＤ読み出し用ＶＣＯ９
は、上記ＣＣＤ書き込み用ＶＣＯ８と同一の特性を有し
ており、上記クロック変調器１２において発する電圧が
０の場合には、上記読み出し用クロックは、上記ＣＣＤ
書き込み用ＶＣＯ８の発する書き込み用クロックに一致
する。

【００３８】上記位相比較器１０は、上記分周期１１で
分周された上記ＣＣＤ書き込み用ＶＣＯから発せられる
の書き込み用クロックと、上記同期信号分離回路１から
与えられる同期信号との位相差を検出し、この位相差を
電圧に変換して上記ＣＣＤ書き込み用ＶＣＯ８に与える
制御電圧を生成する。

【００３９】上記分周器１１は、上記ＣＣＤ書き込み用
ＶＣＯ８から発生される書き込み用クロックを１ライン
毎に分周して上記位相比較器１０に与える。

【００４０】上記クロック変調器１２は、上記ＣＣＤ読
み出し用ＶＣＯ９から発せられる読み出し用クロックを
変化させる電圧を発生する。この映像信号処理装置にお
いては、上記書き込み用クロックは、入力信号の同期信
号に同期させられているので、上記読み出し用クロック
は映像信号の圧縮／伸長に対応している。上記クロック
変調器２１は、タイミングがずれないように上記切り換
え制御器６からの切り換え信号を受け、この切り換え信
号に同期せられている。

【００４１】なお、上記ＣＣＤ書き込み用ＶＣＯ８と、
分周器１１と、位相比較器１０とは、ＰＬＬ（Ｐｈａｓ
ｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を構成している。す
なわち、上記ＣＣＤ書き込み用ＶＣＯから発生する書き
込み用クロックは、上記同期信号分離回路１から与えら
れる同期信号に同期するようになされている。

【００４２】続いて、上述のように構成された本発明に
係る実施の形態の一例の各部の信号の波形とそのタイミ
ングを、図２に示されるタイミングチャートに従って説
明する。

【００４３】上記図２において、信号ａは入力端から上
記同期信号分離回路１に入力する入力信号（複合映像信
号）、信号ｂは上記同期信号分離回路１から上記第１の
切り換えスイッチ２に入力する映像信号、信号ｃは上記
同期信号分離回路１で分離され上記切り換え制御器６と
位相比較器１０に供給される同期信号（特に水平同期信
号）、信号ｄは上記切り換え制御器６で発生された上記
第１の切り換えスイッチ２、第２の切り換えスイッチ５
及び第３の切り換えスイッチ７の各切り換えスイッチに
供給される切り換え信号、信号ｅは上記第１の切り換え
スイッチ２から上記第１のＣＣＤ遅延素子３に入力する
第１の信号、信号ｆは上記第１の切り換えスイッチ２か
ら上記第２のＣＣＤ遅延素子４に入力する第２の信号、
信号ｇは上記クロック変調器１２で発生される信号、信
号ｈは上記第１のＣＣＤ遅延素子３から出力し上記第２
の切り換えスイッチ５に与えられる遅延した第１の信
号、信号ｉは上記第２のＣＣＤ遅延素子４から出力し上
記第２の切り換えスイッチ５に与えられる遅延した第２
の信号、信号ｊは上記第２の切り換えスイッチ５から出
力端に向かう出力信号である。

【００４４】上記図２において、Ａに示される区間（ｔ
１、ｔ４）、Ｃに示される区間（ｔ４、ｔ７）、区間
（ｔ７、ｔ１０）及び区間（ｔ１０、ｔ１３）は、１走
査線期間である。また、Ｂに示される区間（ｔ２、ｔ
３）、Ｄに示される区間（ｔ５、ｔ６）、区間（ｔ８、
ｔ９）及び区間（ｔ１１、ｔ１２）は、有効画像領域の
走査期間である。

【００４５】入力端から上記同期信号分離回路１に入力
する上記入力信号ａは、上記同期信号ｃと映像信号ｂと
が重畳された複合映像信号である。この入力信号ａは、
上記同期信号分離回路１において、上記映像信号ｂと、
同期信号ｃに分離される。

【００４６】上記映像信号ｂは、画面に映像として表示
する情報に関する信号である。ここでは、輝度が左から
右へ階段状に増加する縦じまパターンのバー信号となっ
ている。この映像信号ｂは、上記第１の切り換えスイッ
チによって１周期毎に上記第１のＣＣＤ遅延素子３と第
２のＣＣＤ遅延素子４とに交互に読み込まれる。

【００４７】上記同期信号ｃは、同期のタイミングを与
える信号である。この同期信号ｃは、上記切り換え信号
ｄの基準となり、この同期信号の１周期は上記切り換え
信号ｄの半周期に対応している。また、上記同期信号ｃ
は、上記ＰＬＬ回路の基準となっている。すなわち、上
記ＣＣＤ書き込み用ＶＣＯから発する書き込み用クロッ
クとＣＣＤ読み込み用ＶＣＯ８から発する読み込み用ク
ロックは、上記同期周波数ｃにロックされている。

【００４８】上記切り換え信号ｄは、この映像処理装置
の各切り換えスイッチ、すなわち、上記第１の切り換え
スイッチ２、第２の切り換えスイッチ５及び第３の切り
換えスイッチ７を、上記入力信号ａの１周期毎に切り換
えるタイミングを与える信号である。この切り換え信号
ｄは、同期信号ｃに従い１周期毎に０と１との値を交互
にとる。

【００４９】ここで、上記切り換え信号を発生する上記
切り換え制御器６の例を２つ示す。第１の例は、図３に
示すように、１個のフリップフロップ１３から構成され
る。このフリップフロップ１３は、１つの入力と２つの
出力Ｑ及びＱバーとを有し、この２つの出力Ｑ及びＱバ
ーは相補的な関係、すなわちＱバーはＱの否定となって
いる。上記切り換え制御器６への入力はこのフリップフ
ロップ１３の入力に供給され、上記フリップフロップ１
３の一方の出力Ｑは切り換え制御機６からの出力として
取り出されている。このフリップフロップ１３から構成
される上記切り換え制御器６はバイナリカウンタとして
動作し、入力する信号ｃを上記のタイミングで半分の周
波数に分周し信号ｄとして出力する。

【００５０】上記切り換え制御器６の第２の例は、図４
に示すように、上述のフリップフロップ１３と、第１の
ＡＮＤ回路１４と、第２のＡＮＤ回路１５と、ＯＲ回路
１６と、第１のカウンタ１７と、第２のカウンタ１８と
から構成される。この切り換え制御器６には、第３の切
り換えスイッチ７から上記第１のＣＣＤ遅延素子３と第
２のＣＣＤ遅延素子４とにそれぞれ向かう信号ｋと信号
ｌとが入力する。これら信号ｋ及び信号ｌは、上記第３
の切り換えスイッチによって、下に述べるように上記書
き込み用クロックと読み出し用クロックとに、交互に切
り換えられている。

【００５１】上記信号ｋは、上記第１のカウンタ１７で
映像信号の１ライン相当に分周され、上記フリップフロ
ップ１３の１つの出力Ｑと共に上記第１のＡＮＤ回路１
４に入力する。この第１のＡＮＤ回路１４からの出力は
上記ＯＲ回路１６に入力する。上記信号ｌは、上記第２
のカウンタ１８で映像信号の１ライン相当に分周され、
上記フリップフロップ１３の１つの出力Ｑバーと共に上
記第２のＡＮＤ回路１５に入力し、この第２のＡＮＤ回
路１５からの出力は上記ＯＲ回路１６に入力する。そし
て、上記ＯＲ回路１６からの出力は、上記のフリップフ
ロップ１３に入力する。

【００５２】この切り換え制御器６の第２の例から出力
する信号ｄの値が“１”、すなわち上記フリップフロッ
プ１３の１つの出力Ｑの値が“１”でもう１つの出力Ｑ
バーの値が“０”の場合には、信号ｋが映像信号１ライ
ン相当カウントされると上記出力する信号ｄは“０”、
すなわち上記出力Ｑの値が“０”でもう１つの出力Ｑバ
ーの値が“１”に変わり、今度は信号ｌが映像信号１ラ
イン相当カウントされると上記出力する信号ｄは再び
“１”に戻る。

【００５３】上記第３の切り換えスイッチ７は、下に述
べるような切り換えをするので、この切り換え制御器６
の第２の例は、常に上記ＣＣＤ書き込み用ＶＣＯ８から
の書き込み用クロックについてカウントしていることに
なる。

【００５４】上記第１の信号ｅは、上記切り換え信号ｄ
によって制御される第１の切り換えスイッチ２によって
分配された１周期おきの映像信号ｂである。上記第１の
切り換えスイッチ２は、上記切り換え信号ｄの値が１の
ときに第１のＣＣＤ遅延素子３の側の回路を閉じるの
で、この第１の信号ｅは、上記切り換え信号ｄの値が１
の場合の映像信号ｂに対応している。上記切り換え信号
の値ｄが１のとき、この第１の信号は上記ＣＣＤ書き込
み用ＶＣＯ８から供給される書き込み用クロックに従っ
て上記第１のＣＣＤ遅延素子３に書き込まれる。

【００５５】上記第２の信号ｆは、上記切り換え信号ｄ
によって制御される第１の切り換えスイッチ２によって
分配された１周期おきの映像信号ｂである。上記第１の
切り換えスイッチ２は、上記切り換え信号ｄの値が０の
ときに第２のＣＣＤ遅延素子４の側の回路を閉じるの
で、この第２の信号ｆは、上記切り換え信号ｄの値が０
の場合の映像信号ｂに対応している。上記切り換え信号
の値ｄが０のとき、この第２の信号は上記ＣＣＤ書き込
み用ＶＣＯ８から供給される書き込み用クロックに従っ
て上記第２のＣＣＤ遅延素子４に書き込まれる。

【００５６】上記信号ｇは、上記クロック変調回路１２
から発生される電圧である。この電圧は、上記位相比較
器１０から供給される基準となる電圧に加わって、上記
ＣＣＤ読み出し用ＶＣＯ９の制御電圧となる。すなわ
ち、上記ＣＣＤ読み出し用ＶＣＯ９から供給される読み
出し用クロックは、上記クロック変調器１２から与えら
れる信号ｇによってＦＭ変調されることになる。

【００５７】図６には、ＶＣＯの入出力特性の一例が示
されている。このように、上記読み出し用ＶＣＯ９から
発せられる読み出し用クロックの周波数は、制御電圧が
増加するに連れて高くなる。上記ＣＣＤ読み出し用ＶＣ
Ｏ９に与えられる制御電圧は上記位相比較器１０とクロ
ック変調器１２から発生される電圧の和であり、上記位
相比較器１０から与えられる電圧は殆ど一定であるの
で、上記読み出し用クロックの周波数は上記クロック変
調器１２から供給される信号ｇにのみ依存するといえ
る。この依存性は、上述の制御電圧への依存性と同様
に、信号ｇが増加と共に上記読み出し用クロックの周波
数が高くなるというものである。

【００５８】ここで、図５を参照しながら、上記信号ｇ
によって制御される、映像信号の時間軸方向への圧縮／
伸長の処理について説明する。この図５は、Ａによって
示される区間（ｔ１、ｔ４）の１水平走査期間を上記タ
イミングチャート図２から取りだしたものである。上述
の第１の信号ｅは、上記切り換え信号ｄの値が１の周期
の映像信号である。この映像信号は、上記読み込み用Ｖ
ＣＯ８から供給される読み込み用クロックに従って、上
記第１のＣＣＤ遅延回路３に読み込まれる。上記読み込
み用クロックは、上記ＰＰＬ回路によって上記同期信号
ｃにロックされ、所定の周波数を維持している。信号ｊ
は、上記第１のＣＣＤ遅延回路３から上記ＣＣＤ読み出
し用ＶＣＯ９から供給される読み出し用クロックに従っ
て読み出された遅延された第１の信号が、上記第２の切
り換えスイッチ５を経て出力とされた出力信号である。
上述のように、この読み出し用クロックは上記信号ｇに
よって制御されている。すなわち、上記Ｂで示される区
間（ｔ２，ｔ３）は有効画面の走査期間に対応するが、
上記信号ｇは、上記区間の中央部で正値、周辺部で負値
を取り、その間は徐々に滑らかに変化している。従っ
て、上記読み出し用クロックの周波数は、上記区間の中
央部で高くなされ周辺部では低減され、その変化は徐々
になされることになる。上記遅延した第１の信号ｊは、
このような読み出し用クロックに従って読み出されたの
で、中央部は圧縮され、周辺部は伸長され、その間の圧
縮／伸長の比率は徐々に変化している。

【００５９】上述のような映像信号の圧縮／伸長は、上
記いわゆるパノラマモードの疑似ワイド信号の生成に利
用することができる。すなわち、通常のアスペクト比
４：３の通常の画面の１ラインの映像信号を、上記信号
ｇによって制御し、適当な比率で中央部を圧縮し、周辺
部を伸長し、この圧縮／伸長の比率を徐々に変化させる
ことによって、疑似ワイド信号を生成する。そして、こ
の疑似ワイド信号をワイドテレビ画面に逐次表示する
と、映像は画面の中央部で本来の比率を保持すると共に
画面の周辺部で伸長され、上記映像の伸長の比率を徐々
に変化させることができる。

【００６０】ここで、図５の領域Ｘと領域Ｙとの面積
は、上記１周期についての読み出し用クロックの書き込
み用クロックからの遅れと進みとにそれぞれ対応してい
る。上記第１のＣＣＤ遅延素子３及び第２のＣＣＤ遅延
素子４において、読み込んだ入力信号が全て出力信号と
して読み出されるためには、それぞれの周期が終了する
時点で、読み出し用クロックと書き込み用クロックの間
に遅れや進みがないことが必要である。このことは、上
記領域Ｘと領域Ｙとの面積が等しい場合に満たされる。
なお、上記信号ｇのタイミングは映像信号の処理におい
て重要であるので、この信号ｇを供給する上記クロック
変調器１２は、同期信号ｃによって毎周期リセットされ
ている。

【００６１】上記遅延した第１の信号ｈは、図２に示さ
れるように、上記第１のＣＣＤ遅延素子３から読み出せ
れて出力された信号の波形である。上述のように、この
遅延した第１の信号ｈは、第１の信号ｅが信号ｇの制御
によって時間軸方向に圧縮／伸長されたものである。な
お、この遅延した第１の信号ｈは、上記第１のＣＣＤ素
子３に書き込んだ次の周期に読み出すので上記第１の信
号ｅから１周期遅れている。

【００６２】上記遅延した第２の信号ｉは、図２に示さ
れるように、上記第２のＣＣＤ遅延素子４から読み出せ
れて出力された信号の波形である。上述のように、この
遅延した第２の信号ｉは、第２の信号ｆが信号ｇの制御
によって時間軸方向に圧縮／伸長されたものである。な
お、この遅延した第２の信号ｉは、上記第２のＣＣＤ素
子４に書き込んだ次の周期に読み出すので上記第２の信
号ｆから１周期遅れている。

【００６３】上記出力信号ｊは、上記第２の切り換えス
イッチ５で合成された上記遅延した第１の信号ｈと遅延
した第２の信号ｉである。すなわち、上記出力信号ｊ
が、先に映像信号ｂを分離した上記第１のスイッチ２に
対応するように上記第２の切り換えスイッチ５を上記切
り換え信号ｄに従い制御し、信号の合成を行う。この出
力信号ｊは、上記映像信号ｂが１ライン毎に時間軸方向
の圧縮／伸長の処理がなされた波形となっている。

【００６４】続いて、本発明に係る映像信号処理装置を
テレビジョン受像機に応用した実施例について説明す
る。この実施例は、図７に示すように、アンテナ１１１
と、チューナー１１２と、同期分離部１１３と、色再生
部１１４と、本発明の実施の形態としての映像信号処理
装置１００と、ＣＲＴ周辺回路１１５と、ＣＲＴ１１６
とで構成される。

【００６５】上記色再生部１１４は、上記アンテナ１１
１とチューナー１１２から得られる複合映像信号から、
ＲＧＢ信号を再生する。これらのＲＧＢ信号は、上記映
像信号処理装置１００にてそれぞれワイドテレビに対応
するように変換され、上記ＣＲＴ周辺回路１１５に与え
られる。上記ＣＲＴ周辺回路は、この信号に基づいて上
記ＣＲＴ１１６を駆動し、いわゆるパノラマモードの映
像を表示させる。ここで、上記同期分離部１１３は、上
記複合映像信号から同期信号を分離し、上記映像信号処
理装置１００及びＣＲＴ周辺装置１１５に供給してい
る。

【００６６】次に、本発明に係る映像信号処理装置をＶ
ＴＲに応用した実施例について説明する。この実施例
は、図８に示すように、アンテナ１１１と、チューナー
１１２と、切り換えスイッチ１１７と、ＶＴＲブロック
１２０と、同期分離部１１３と、ＲＧＢデコード１１８
と、本発明の実施の形態としての映像信号処理装置１０
０と、複合映像信号合成部１１９とからなる。ここで、
上記ＶＴＲブロック１２０は、記録部１２１と、テープ
部１２２と、再生部１２３と、メカニズム部１２４と、
コントロール部１２５とからなる。

【００６７】上記ＶＴＲブロック１２０は、上記アンテ
ナ１１１及びチューナー１１２と、または外部入力との
上記切り換えスイッチ１１７によって選択された一方か
ら入力信号の供給を受ける。このＶＴＲブロック部１２
０では、上記入力信号を、上記記録部１２１、テープ部
１２２及び再生部の一連の工程を介して複合映像信号と
して出力する。ここで、上記記録部１２１及び再生部１
２３はコントロール部１２５から、上記テープ部１２２
はメカニズム部１２４を介してコントロール部１２５か
らそれぞれ制御される。

【００６８】このＶＴＲブロック１２０から出力した複
合映像信号は、上記ＲＧＢデコード部１１８にてＲＧＢ
信号として分離され、上記映像信号処理装置１００に入
力する。この映像信号処理装置では、上記ＲＧＢ信号を
それぞれ上記ワイドテレビに対応するように変換して上
記複合映像信号合成部１１９に入力する。この複合映像
信号合成部１１９においては、上述のようにワイドテレ
ビに対応したＲＧＢ信号を合成し、いわゆるパノラマモ
ードに対応した複合映像信号とする。ここで、上記同期
分離部１１３は、上記ＶＴＲから出力された複合映像信
号から同期信号を分離し、この同期信号を上記映像信号
処理装置１００及び複合映像信号合成部に供給してい
る。

【００６９】なお、本発明は、上述の実施の形態のよう
な疑似ワイド信号の生成にとどまらず、信号の時間軸方
向への圧縮／伸長に広く利用することができる。

【００７０】

【発明の効果】上述のように、本発明に係る信号処理装
置においては、入力信号の時間軸に関する圧縮／伸長を
アナログメモリを利用して行っている。このため、上記
信号処理装置における信号の処理は、アナログのまま行
われる。したがって、Ａ／Ｄコンバータ、Ｄ／Ａコンバ
ータ等を必要としないので、上記信号処理装置を安価に
構成することができる。

【００７１】また、上記映像信号処理装置においては、
アナログメモリをＣＣＤ遅延素子によって構成してい
る。したがって、小型、軽量、低価格というＣＣＤ遅延
素子の利点を享受することができる。

【００７２】上述の映像信号処理装置においては、映像
信号を１ライン毎にアナログラインメモリを用いて処理
している。アナログメモリを利用しているので、Ａ／Ｄ
コンバータ、Ｄ／Ａコンバータ等を要せず、また、１ラ
イン毎に処理しているのでフレームメモリを必要としな
い。したがって、構造は複雑になることなく、コストも
低く抑えることができる。

【００７３】また、上記映像信号処理装置においては、
アナログラインメモリをＣＣＤ遅延素子によって構成し
ている。したがって、小型、軽量、低価格というＣＣＤ
遅延素子の利点を享受することができる。

【００７４】さらに、上記映像表示装置においては、書
き込みに用いるクロックと読み出しに用いるクロックと
は、一方の周波数は一定とされ、他方の周波数は変化せ
られることとしたものである。クロックの一方の周波数
を一定としたことで、上記映像装表示置の構成を簡易化
し、また、その信頼性を高めることができる。

【００７５】上記の本発明に係る映像処理表示装置にお
いては、１フレームの映像の映像信号を１ライン毎にア
ナログラインメモリを用いて逐次に処理し、表示手段に
表示している。このように、映像の処理をメモリ上で行
っているので、ＣＲＴの高圧部を操作して、水平走査を
変更する必要がない。また、映像の処理を１ライン後と
い逐次に行っているので、フレームメモリが不要であ
る。また、アナログラインを用いているにで、上記と同
様に、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ等を必要と
しない。以上のような理由で、上記映像処理表示装置
は、構成を簡易化し、コストを低く抑えることができ
る。

【図面の簡単な説明】

【図１】映像信号処理装置の全体の構成の一例を模式的
に表すブロック図である。

【図２】映像信号処理装置の各部の信号の波形とタイミ
ングの一例を示すタイミングチャートである。

【図３】切換制御器の第１の一例を示すブロック図であ
る。

【図４】切換制御器の第２の一例を示すブロック図であ
る。

【図５】１水平走査期間の信号の波形の一例を示すタイ
ミングチャートである。

【図６】ＶＣＯの入出力特性の一例を示すグラフであ
る。

【図７】映像信号処理装置をテレビジョン受像機に応用
する実施の形態の一例を示すブロック図である。

【図８】映像信号処理装置をＶＴＲに応用する実施の形
態の一例を示すブロック図である。

【図９】アスペクト比による映像の変化を模式的に示す
正面図である。

【図１０】ワイドテレビに本来の比率で表示したアスペ
クト比４：３の映像を模式的に示す正面図である。

【図１１】いわゆるパノラマモードの映像を模式的に示
す正面図である。

【符号の説明】

１ 同期信号分離回路、２ 第１の切り換えスイッチ、
３第１のＣＣＤ遅延素子、４ 第２のＣＣＤ遅延素子、
５ 第２の切り換えスイッチ、６ 切り換え制御器、８
ＣＣＤ書き込み用ＶＣＯ、９ ＣＣＤ読み出し用ＶＣ
Ｏ、１２ クロック変調器、１００ 映像信号処理装置

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力信号の書き込みまたは読み出しがク
   ロックに応じてなされる第１のアナログメモリと、 上記第１のアナログメモリに、書き込みがなされている
   ときには読み出しが、読み出しがなされているときには
   入力信号の書き込みが、それぞれクロックに応じてなさ
   れる第２のアナログメモリと、 上記第１のアナログメモリまたは第２のアナログメモリ
   からクロックに応じて読み出されている出力信号を選択
   して出力する切り換え制御手段と、 上記第１のアナログメモリ及び第２のアナログメモリの
   書き込みと読み出しとに用いるクロックをそれぞれ発生
   し、上記書き込みに用いるクロックと読み出しに用いる
   クロックとの周波数比を動的に変化させるクロック発生
   手段とを有することを特徴とする信号処理装置。
2. 【請求項２】 上記第１のアナログメモリと第２のアナ
   ログメモリとは、ＣＣＤ遅延素子であることを特徴とす
   る請求項１記載の信号処理装置。
3. 【請求項３】 １ラインの映像信号の書き込みまたは読
   み出しがクロックに応じてなされる第１のアナログライ
   ンメモリと、 上記第１のアナログラインメモリに、書き込みがなされ
   ているときには読み出しが、読み出しがなされていると
   きには１ラインの映像信号の書き込みが、それぞれクロ
   ックに応じてなされる第２のアナログラインメモリと、 上記第１のアナログラインメモリまたは第２のアナログ
   ラインメモリからクロックに応じて読み出されている上
   記１ラインの映像信号を選択して出力する切り換え制御
   手段と、 上記第１のアナログラインメモリ及び第２のアナロライ
   ングメモリの書き込みと読み出しとに用いるクロックを
   それぞれ発生し、上記書き込みに用いるクロックと読み
   出しに用いるクロックとの周波数比を動的に変化させる
   クロック発生手段とを有することを特徴とする映像信号
   処理装置。
4. 【請求項４】 上記クロック発生手段は、書き込みに用
   いるクロックと読み出しに用いるクロックとのいずれか
   一方の周波数は一定とされ、他方の周波数は可変される
   ことを特徴とする請求項３記載の映像信号記録装置。
5. 【請求項５】 上記クロック手段は、上記１ラインの映
   像信号の周辺部において、上記書き込みに用いるクロッ
   クに対する上記読み出しに用いるクロックの周波数比率
   を低減され、上記周波数比は上記１ラインの映像信号の
   中央部から周辺部へ徐々に変化せられることを特徴とす
   る請求項３記載の映像信号処理装置。
6. 【請求項６】 １ラインの映像信号の書き込みまたは読
   み出しがクロックに応じてなされる第１のアナログライ
   ンメモリと、 上記第１のアナログラインメモリに、書き込みがなされ
   ているときには読み出しが、読み出しがなされていると
   きには１ラインの映像信号の書き込みが、それぞれクロ
   ックに応じてなされる第２のアナログラインメモリと、 上記第１のアナログラインメモリまたは第２のアナログ
   ラインメモリからクロックに応じて読み出されている上
   記１ラインの映像信号を選択して出力する切り換え制御
   手段と、 上記第１のアナログラインメモリ及び第２のアナロライ
   ングメモリの書き込みと読み出しとに用いるクロックを
   それぞれ発生し、上記書き込みに用いるクロックと読み
   出しに用いるクロックとの周波数比を変化させるクロッ
   ク発生手段とを有する映像信号処理装置と、 上記映像信号処理装置で１ライン毎に逐次処理した映像
   信号を表示する表示手段とを備えることを特徴とする映
   像処理表示装置。