JPH10209155A - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JPH10209155A JPH10209155A JP870997A JP870997A JPH10209155A JP H10209155 A JPH10209155 A JP H10209155A JP 870997 A JP870997 A JP 870997A JP 870997 A JP870997 A JP 870997A JP H10209155 A JPH10209155 A JP H10209155A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- forming
- ion implantation
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 新たな設備を必要とせず、また煩雑な工程を
追加することなく、Ｃｕ残渣を抑制して、Ｃｕを含有し
たＡｌ合金等の配線を形成する方法を提供する。 【解決手段】 絶縁膜１上の全面に、Ｔｉ系膜によりバ
リア性および密着性をもつバリア膜３、Ａｌ膜５および
Ｔｉ系膜により反射防止膜７を形成する。これにより上
面および下面からＴｉ系膜により挟まれたＡｌ膜が形成
される。レジストを塗布し、フォトリソグラフィ技術を
用いて配線パターンを転写したレジストを形成し、これ
をマスク材にして配線用薄膜３、５、７を加工し、導電
線１１を形成する。レジストを剥離除去した後に、基板
の全面にＣｕイオン１３のイオン注入を行って、導電線
にＣｕを導入する。イオン注入後に基板を熱処理する
と、Ｃｕが導線線内を熱拡散するので、Ｃｕを含有した
Ａｌの配線２１を形成できる。
追加することなく、Ｃｕ残渣を抑制して、Ｃｕを含有し
たＡｌ合金等の配線を形成する方法を提供する。 【解決手段】 絶縁膜１上の全面に、Ｔｉ系膜によりバ
リア性および密着性をもつバリア膜３、Ａｌ膜５および
Ｔｉ系膜により反射防止膜７を形成する。これにより上
面および下面からＴｉ系膜により挟まれたＡｌ膜が形成
される。レジストを塗布し、フォトリソグラフィ技術を
用いて配線パターンを転写したレジストを形成し、これ
をマスク材にして配線用薄膜３、５、７を加工し、導電
線１１を形成する。レジストを剥離除去した後に、基板
の全面にＣｕイオン１３のイオン注入を行って、導電線
にＣｕを導入する。イオン注入後に基板を熱処理する
と、Ｃｕが導線線内を熱拡散するので、Ｃｕを含有した
Ａｌの配線２１を形成できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の配線
形成方法に関し、特に、エレクトロ−マイグレーション
（Ｅｌｅｃｔｒｏ−Ｍｉｇｒａｔｉｏｎ：以下、ＥＭと
記す）耐性を向上するために、銅（Ｃｕ）を含有するア
ルミニウム（Ａｌ）の配線を、Ｃｕ残渣を抑制しつつ形
成する半導体装置の配線形成方法に関する。
形成方法に関し、特に、エレクトロ−マイグレーション
（Ｅｌｅｃｔｒｏ−Ｍｉｇｒａｔｉｏｎ：以下、ＥＭと
記す）耐性を向上するために、銅（Ｃｕ）を含有するア
ルミニウム（Ａｌ）の配線を、Ｃｕ残渣を抑制しつつ形
成する半導体装置の配線形成方法に関する。
【０００２】
【従来の技術】現在、半導体装置の配線材料として、Ａ
ｌ系の合金が広く用いられている。ところが、このよう
なＡｌ系の合金により形成された配線では、半導体装置
の微細化が進むに連れて、配線中に流れる電流密度が高
くなり、ＥＭ現象が問題になるようになった。このた
め、ＥＭ耐性を向上させる目的で材料的な検討が進めら
れている。その中でも最近では、Ｃｕ含有のＡｌ系の合
金（以下、Ａｌ−Ｃｕ系合金という）が多く用いられて
いる。
ｌ系の合金が広く用いられている。ところが、このよう
なＡｌ系の合金により形成された配線では、半導体装置
の微細化が進むに連れて、配線中に流れる電流密度が高
くなり、ＥＭ現象が問題になるようになった。このた
め、ＥＭ耐性を向上させる目的で材料的な検討が進めら
れている。その中でも最近では、Ｃｕ含有のＡｌ系の合
金（以下、Ａｌ−Ｃｕ系合金という）が多く用いられて
いる。
【０００３】一方、リソグラフィ、エッチング等を用い
てＡｌ−Ｃｕ系合金の加工を行う場合に、エッチングの
際に生じるＣｕ残渣が問題となっている。この問題につ
いて、図５を用いて説明する。図５は、半導体基板５０
上に形成された絶縁膜５１上に、Ａｌ−Ｃｕ系合金の配
線を形成する場合を示した模式図である。バリア膜５
３、Ａｌ−Ｃｕ系合金膜５５、反射防止膜５７を、絶縁
膜５１上にこの順に成膜する（図５（ａ））。次いで、
フォトリソグラフィ技術を用いて配線パターンをレジス
トに転写しエッチングして、配線５９を形成する（図５
（ｂ））。ところが、Ａｌ系の膜では、エッチングの際
に、主たるエッチングガスとして塩素（Ｃｌ2）を用い
るため、絶縁膜５１上にＣｕ残渣６１が発生する。これ
は、エッチングガスのＣｌ2とＣｕとの反応生成物とし
て蒸気圧が低いＣｕＣｌ2が生じるために、これが絶縁
膜上に残渣として生じるのである。この残渣が配線Ｒ、
Ｌの間に形成されて、これらの配線間が電気的に短絡す
ると、半導体チップの歩留まりを落とすという不具合が
ある。
てＡｌ−Ｃｕ系合金の加工を行う場合に、エッチングの
際に生じるＣｕ残渣が問題となっている。この問題につ
いて、図５を用いて説明する。図５は、半導体基板５０
上に形成された絶縁膜５１上に、Ａｌ−Ｃｕ系合金の配
線を形成する場合を示した模式図である。バリア膜５
３、Ａｌ−Ｃｕ系合金膜５５、反射防止膜５７を、絶縁
膜５１上にこの順に成膜する（図５（ａ））。次いで、
フォトリソグラフィ技術を用いて配線パターンをレジス
トに転写しエッチングして、配線５９を形成する（図５
（ｂ））。ところが、Ａｌ系の膜では、エッチングの際
に、主たるエッチングガスとして塩素（Ｃｌ2）を用い
るため、絶縁膜５１上にＣｕ残渣６１が発生する。これ
は、エッチングガスのＣｌ2とＣｕとの反応生成物とし
て蒸気圧が低いＣｕＣｌ2が生じるために、これが絶縁
膜上に残渣として生じるのである。この残渣が配線Ｒ、
Ｌの間に形成されて、これらの配線間が電気的に短絡す
ると、半導体チップの歩留まりを落とすという不具合が
ある。
【０００４】このような不具合を避けるために、特開平
４−３５６９２３号公報では、Ｃｕ残渣を硫酸銅に変化
させて除去する方法が提案されている。この方法では、
まず基板温度を２００℃にした減圧下において、硫化水
素アンモニウム（ＮＨ4ＳＨ）雰囲気中に基板を置き、
Ｃｕ残渣を硫酸銅（ＣｕＳ）に変化させ、次いでアンモ
ニア過水（ＮＨ4ＯＨ／Ｈ2Ｏ2）を用いてボイル処理
（８０℃）を施して、硫酸銅を除去している（以下、従
来技術１という）。
４−３５６９２３号公報では、Ｃｕ残渣を硫酸銅に変化
させて除去する方法が提案されている。この方法では、
まず基板温度を２００℃にした減圧下において、硫化水
素アンモニウム（ＮＨ4ＳＨ）雰囲気中に基板を置き、
Ｃｕ残渣を硫酸銅（ＣｕＳ）に変化させ、次いでアンモ
ニア過水（ＮＨ4ＯＨ／Ｈ2Ｏ2）を用いてボイル処理
（８０℃）を施して、硫酸銅を除去している（以下、従
来技術１という）。
【０００５】また、特開平４−３５９４２７号公報で
は、塩素系ガスによりＡｌ−Ｃｕ系合金をエッチングし
た後に、基板を２５０℃に加熱しつつＮＯx系ガスによ
りＣｕ残渣をより蒸気圧の高いＣｕ（ＮＯ3）2に変化さ
せて除去する方法が提案されている（以下、従来技術２
という）。
は、塩素系ガスによりＡｌ−Ｃｕ系合金をエッチングし
た後に、基板を２５０℃に加熱しつつＮＯx系ガスによ
りＣｕ残渣をより蒸気圧の高いＣｕ（ＮＯ3）2に変化さ
せて除去する方法が提案されている（以下、従来技術２
という）。
【０００６】更に、特開平７−２２１０７９号公報で
は、ヘリコン波プラズマや誘導結合プラズマ等の高密度
プラズマを利用し、ＢＣｌ3／Ｃｌ2等のエッチングガス
を用いて、エッチング反応生成物ＣｕＣｌxをＡｌＣｌx
と反応させて、蒸気圧の高いクロロアルミニウム銅に変
化させて、Ｃｕ残渣を除く装置および方法が提案されて
いる（以下、従来技術３という）。
は、ヘリコン波プラズマや誘導結合プラズマ等の高密度
プラズマを利用し、ＢＣｌ3／Ｃｌ2等のエッチングガス
を用いて、エッチング反応生成物ＣｕＣｌxをＡｌＣｌx
と反応させて、蒸気圧の高いクロロアルミニウム銅に変
化させて、Ｃｕ残渣を除く装置および方法が提案されて
いる（以下、従来技術３という）。
【０００７】
【発明が解決しようとする課題】しかしながら、従来技
術１では、レジストをアッシングにより除去した後に、
基板温度を２００℃にして、減圧下で硫化水素アンモニ
ウム（ＮＨ4ＳＨ）雰囲気中に置き、アンモニア過水
（ＮＨ4ＯＨ／Ｈ2Ｏ2）によりボイル処理を行って、Ｃ
ｕ残渣を除くため、温度管理等が必要な煩雑な工程を必
要としていた。
術１では、レジストをアッシングにより除去した後に、
基板温度を２００℃にして、減圧下で硫化水素アンモニ
ウム（ＮＨ4ＳＨ）雰囲気中に置き、アンモニア過水
（ＮＨ4ＯＨ／Ｈ2Ｏ2）によりボイル処理を行って、Ｃ
ｕ残渣を除くため、温度管理等が必要な煩雑な工程を必
要としていた。
【０００８】従来技術２では、Ａｌ系のエッチングガス
によりＡｌ−Ｃｕ系合金をエッチングした後に、更に基
板を２５０℃にしてＮＯx系ガスによりＣｕ残渣を取り
除くため、煩雑な工程を必要としていた。
によりＡｌ−Ｃｕ系合金をエッチングした後に、更に基
板を２５０℃にしてＮＯx系ガスによりＣｕ残渣を取り
除くため、煩雑な工程を必要としていた。
【０００９】また、これら従来技術１および従来技術２
は、発生したＣｕ残渣を、その後に除去するという方法
であるため、残渣の除去に完全を期し難い。
は、発生したＣｕ残渣を、その後に除去するという方法
であるため、残渣の除去に完全を期し難い。
【００１０】従来技術３では、ヘリコン波プラズマや誘
導結合プラズマ等の高密度プラズマを発生させるため
に、従来のエッチング装置を改良したり、あるいは新た
なエッチング装置を導入しなくてはならない。
導結合プラズマ等の高密度プラズマを発生させるため
に、従来のエッチング装置を改良したり、あるいは新た
なエッチング装置を導入しなくてはならない。
【００１１】従って、本発明の目的は、新たな設備を必
要とせず、また煩雑な工程を追加せずに、Ｃｕ残渣を抑
制しつつ、Ｃｕを含有したＡｌの配線を形成する半導体
装置の配線形成方法を提供することにある。
要とせず、また煩雑な工程を追加せずに、Ｃｕ残渣を抑
制しつつ、Ｃｕを含有したＡｌの配線を形成する半導体
装置の配線形成方法を提供することにある。
【００１２】
【課題を解決するための手段】そこで、本発明は次のよ
うな構成とした。
うな構成とした。
【００１３】本発明に係わる半導体装置の配線形成方法
では、半導体基体上に形成された絶縁膜上に、少なくと
も銅を含有したアルミニウムの配線を形成する半導体装
置の配線形成方法において、アルミニウムまたはアルミ
ニウム合金のいずれかからなる導電膜を絶縁膜上に成膜
する成膜工程と、導電膜を加工して、配線の形状を形成
する加工工程と、加工工程の後に、半導体基体上に銅の
イオン注入を行うイオン注入工程と、イオン注入工程の
後に、熱処理を行って配線を形成する加熱工程と、を備
える。
では、半導体基体上に形成された絶縁膜上に、少なくと
も銅を含有したアルミニウムの配線を形成する半導体装
置の配線形成方法において、アルミニウムまたはアルミ
ニウム合金のいずれかからなる導電膜を絶縁膜上に成膜
する成膜工程と、導電膜を加工して、配線の形状を形成
する加工工程と、加工工程の後に、半導体基体上に銅の
イオン注入を行うイオン注入工程と、イオン注入工程の
後に、熱処理を行って配線を形成する加熱工程と、を備
える。
【００１４】このように、Ａｌ、銅（Ｃｕ）を含まない
Ａｌ合金（Ａｌ合金等という）を成膜し、加工してこの
膜に配線の形状を形成するため、Ｃｕを含むＡｌ合金等
をエッチングする必要がない。このため、Ｃｕ残渣の発
生を抑制できる。また、配線の形状を形成した後にイオ
ン注入を行ってＣｕを導入し、次いで熱処理すると加工
した膜内をＣｕが拡散するので、少なくともＣｕを含有
したＡｌ合金等の配線を形成できる。
Ａｌ合金（Ａｌ合金等という）を成膜し、加工してこの
膜に配線の形状を形成するため、Ｃｕを含むＡｌ合金等
をエッチングする必要がない。このため、Ｃｕ残渣の発
生を抑制できる。また、配線の形状を形成した後にイオ
ン注入を行ってＣｕを導入し、次いで熱処理すると加工
した膜内をＣｕが拡散するので、少なくともＣｕを含有
したＡｌ合金等の配線を形成できる。
【００１５】本発明に係わる半導体装置の配線形成方法
では、イオン注入工程は、半導体基体の全面にイオン注
入を行うようにしてもよい。
では、イオン注入工程は、半導体基体の全面にイオン注
入を行うようにしてもよい。
【００１６】このように、基体全面にイオン注入を行う
ようにすれば、特定の領域等にのみイオン注入を行うの
ために必要なフォトリソグラフィ工程を省略できる。
ようにすれば、特定の領域等にのみイオン注入を行うの
ために必要なフォトリソグラフィ工程を省略できる。
【００１７】本発明に係わる半導体装置の配線形成方法
では、イオン注入工程は、半導体基体の表面に対して角
度をもってイオン注入を行うようにしてもよい。
では、イオン注入工程は、半導体基体の表面に対して角
度をもってイオン注入を行うようにしてもよい。
【００１８】このように、基体表面に対して角度をつけ
てイオン注入を行えば、加工後の膜の上面ばかりでな
く、側面からもＣｕが導入される。
てイオン注入を行えば、加工後の膜の上面ばかりでな
く、側面からもＣｕが導入される。
【００１９】本発明に係わる半導体装置の配線形成方法
では、成膜工程で形成する膜は、アルミニウム、または
シリコンを含有するアルミニウム合金であるようにして
もよい。
では、成膜工程で形成する膜は、アルミニウム、または
シリコンを含有するアルミニウム合金であるようにして
もよい。
【００２０】このように、アルミニウム、Ｓｉを含有す
るＡｌ合金を成膜すれば、従来から実績ある材料とエッ
チング条件とを用いて、この膜に微細な加工が可能とな
る。
るＡｌ合金を成膜すれば、従来から実績ある材料とエッ
チング条件とを用いて、この膜に微細な加工が可能とな
る。
【００２１】
【発明の実施の形態】以下、添付図面を参照しながら本
発明を説明する。また、同一の部分には同一の符号を付
して、重複する説明は省略する。なお、以下、Ａｌ合金
というときは、Ｃｕを含まないＡｌを主成分とする合金
をいう。
発明を説明する。また、同一の部分には同一の符号を付
して、重複する説明は省略する。なお、以下、Ａｌ合金
というときは、Ｃｕを含まないＡｌを主成分とする合金
をいう。
【００２２】（第１の実施の形態）図１および図２は、
本発明に係わる半導体装置の配線形成方法の一実施態様
についての工程断面図である。以下、半導体基体の一例
として半導体基板１００を用いる場合について、これら
の図面を用いて説明する。また、半導体基体として絶縁
基板上に半導体層を形成したもの等を用いてもよい。
本発明に係わる半導体装置の配線形成方法の一実施態様
についての工程断面図である。以下、半導体基体の一例
として半導体基板１００を用いる場合について、これら
の図面を用いて説明する。また、半導体基体として絶縁
基板上に半導体層を形成したもの等を用いてもよい。
【００２３】なお、以下、各図面には示さないが、半導
体基板１００上には半導体集積回路を構成するＭＩＳ−
ＦＥＴ（絶縁ゲート型電界効果トランジスタ）等の半導
体素子が形成され、この素子を覆って絶縁膜１が形成さ
れている。
体基板１００上には半導体集積回路を構成するＭＩＳ−
ＦＥＴ（絶縁ゲート型電界効果トランジスタ）等の半導
体素子が形成され、この素子を覆って絶縁膜１が形成さ
れている。
【００２４】下地の絶縁層１の材料としては、Ｓｉ０2
系、ＳｉＮ系、ＳｉＯＮ系またはこれらに他の元素（半
導体に不純物として添加する元素）を含有させた材料等
が、成膜が容易なので好ましい。また、これらの材料を
積層して絶縁膜１を構成してもよい。
系、ＳｉＮ系、ＳｉＯＮ系またはこれらに他の元素（半
導体に不純物として添加する元素）を含有させた材料等
が、成膜が容易なので好ましい。また、これらの材料を
積層して絶縁膜１を構成してもよい。
【００２５】絶縁膜１の成膜は、ＣＶＤ（Ｃｈｅｍｉｃ
ａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ：化学的気相
成長）法を用いることが好ましい。また、この方法によ
り成膜した後に、熱処理、ＣＭＰ（Ｃｈｅｍｉｃａｌ
Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機
械的研磨）法、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）
若しくはレジストを用いる方法によるエッチバック法等
により平坦化することが、上層配線を微細化する上で好
ましい。また、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｅｒ
Ｄｅｐｏｓｉｔｉｏｎ：物理的気相成長）法で成膜し
てもよい。絶縁膜１の形成法の一例を示せば、ＢＰＳＧ
（ボロン・リン・ドープシリケートガラス）膜をＣＶＤ
法で成膜した後に熱処理によりリフローして平坦化して
形成する方法がある。
ａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ：化学的気相
成長）法を用いることが好ましい。また、この方法によ
り成膜した後に、熱処理、ＣＭＰ（Ｃｈｅｍｉｃａｌ
Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機
械的研磨）法、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）
若しくはレジストを用いる方法によるエッチバック法等
により平坦化することが、上層配線を微細化する上で好
ましい。また、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｅｒ
Ｄｅｐｏｓｉｔｉｏｎ：物理的気相成長）法で成膜し
てもよい。絶縁膜１の形成法の一例を示せば、ＢＰＳＧ
（ボロン・リン・ドープシリケートガラス）膜をＣＶＤ
法で成膜した後に熱処理によりリフローして平坦化して
形成する方法がある。
【００２６】［工程１−１］まず、絶縁膜１上の全面
に、導電性のバリア膜３を形成する。バリア膜３として
は、例えば、バリア性を確保する窒化チタン（ＴｉＮ）
膜等を、チタン（Ｔｉ）膜等で挟み、あるいはＴｉ膜等
と積層して密着性を確保した構造が好ましい。次いで、
ＡｌまたはＡｌ合金（以下、Ａｌ合金等という）の導電
膜５をバリア膜３上に成膜する（成膜工程）。続けて、
反射防止膜７を膜５上に形成する。反射防止膜７として
は、例えば、ＴｉＮ等を用いることが好ましい。これら
バリア膜３、Ａｌ合金等の膜５および反射防止膜７は、
ステップカバリッジがよいスパッタリング法により形成
することが好ましい。これにより上面および下面からＴ
ｉ系膜により挟まれたＡｌ合金等の膜が形成される（図
１（ａ））。各膜の成膜条件の一例を示せば、 Ｔｉ層の成膜条件： プロセスガス：Ａｒ＝２９［ｓｃｃｍ］ 圧力 ：２［ｍＴｏｒｒ］ ＤＣパワー ：３［ｋＷ］ 成膜温度 ：２００［℃］ 膜厚 ：バリア膜２０［ｎｍ］ ＴｉＮ層の成膜条件： プロセスガス：Ａｒ／Ｎ2＝２８／５６［ｓｃｃｍ］ 圧力 ：２［ｍＴｏｒｒ］ ＤＣパワー ：８［ｋＷ］ 成膜温度 ：２００［℃］ 膜厚 ：Ｔｉ膜上にバリア膜２０［ｎｍ］ 膜厚 ：反射防止膜１００［ｎｍ］ Ａｌ層の成膜条件： ターゲット ：１％Ｓｉを含有したＡｌ プロセスガス：Ａｒ＝７０［ｓｃｃｍ］ 圧力 ：１．７［ｍＴｏｒｒ］ ＤＣパワー ：１３［ｋＷ］ 成膜温度 ：３００［℃］ 膜厚 ：５００［ｎｍ］ となる。なお、Ａｌ合金等は、高温成膜することもでき
る。
に、導電性のバリア膜３を形成する。バリア膜３として
は、例えば、バリア性を確保する窒化チタン（ＴｉＮ）
膜等を、チタン（Ｔｉ）膜等で挟み、あるいはＴｉ膜等
と積層して密着性を確保した構造が好ましい。次いで、
ＡｌまたはＡｌ合金（以下、Ａｌ合金等という）の導電
膜５をバリア膜３上に成膜する（成膜工程）。続けて、
反射防止膜７を膜５上に形成する。反射防止膜７として
は、例えば、ＴｉＮ等を用いることが好ましい。これら
バリア膜３、Ａｌ合金等の膜５および反射防止膜７は、
ステップカバリッジがよいスパッタリング法により形成
することが好ましい。これにより上面および下面からＴ
ｉ系膜により挟まれたＡｌ合金等の膜が形成される（図
１（ａ））。各膜の成膜条件の一例を示せば、 Ｔｉ層の成膜条件： プロセスガス：Ａｒ＝２９［ｓｃｃｍ］ 圧力 ：２［ｍＴｏｒｒ］ ＤＣパワー ：３［ｋＷ］ 成膜温度 ：２００［℃］ 膜厚 ：バリア膜２０［ｎｍ］ ＴｉＮ層の成膜条件： プロセスガス：Ａｒ／Ｎ2＝２８／５６［ｓｃｃｍ］ 圧力 ：２［ｍＴｏｒｒ］ ＤＣパワー ：８［ｋＷ］ 成膜温度 ：２００［℃］ 膜厚 ：Ｔｉ膜上にバリア膜２０［ｎｍ］ 膜厚 ：反射防止膜１００［ｎｍ］ Ａｌ層の成膜条件： ターゲット ：１％Ｓｉを含有したＡｌ プロセスガス：Ａｒ＝７０［ｓｃｃｍ］ 圧力 ：１．７［ｍＴｏｒｒ］ ＤＣパワー ：１３［ｋＷ］ 成膜温度 ：３００［℃］ 膜厚 ：５００［ｎｍ］ となる。なお、Ａｌ合金等は、高温成膜することもでき
る。
【００２７】Ａｌ合金等としては、純アルミニウム（Ａ
ｌ）、Ａｌ−Ｓｉ、Ａｌ−Ｇｅ等の種々のＡｌを主成分
とする合金や導電性材料が、加工が容易なので好まし
い。また、これらの材料の複数を積層して形成したもの
を用いてもよい。また、Ｔｉ、ＴｉＮ膜に加えて、高融
点金属若しくは導電性を有するその化合物、例えば、Ｔ
ｉＯＮ：Ｈ、タングステン（Ｗ）等を適宜に形成して用
いてもよい。
ｌ）、Ａｌ−Ｓｉ、Ａｌ−Ｇｅ等の種々のＡｌを主成分
とする合金や導電性材料が、加工が容易なので好まし
い。また、これらの材料の複数を積層して形成したもの
を用いてもよい。また、Ｔｉ、ＴｉＮ膜に加えて、高融
点金属若しくは導電性を有するその化合物、例えば、Ｔ
ｉＯＮ：Ｈ、タングステン（Ｗ）等を適宜に形成して用
いてもよい。
【００２８】Ａｌ合金等およびＴｉ系膜の成膜は、ＰＶ
Ｄ法で成膜することが好ましい。ＰＶＤ法としては、上
記のスパッタリング法に加えて、真空蒸着法等がある。
また、ＣＶＤ法を用いて成膜してもよい。
Ｄ法で成膜することが好ましい。ＰＶＤ法としては、上
記のスパッタリング法に加えて、真空蒸着法等がある。
また、ＣＶＤ法を用いて成膜してもよい。
【００２９】［工程１−２］次いで、レジストを塗布し
て、フォトリソグラフィ技術を用いて配線の平面的な形
状を転写したレジスト９を形成する（図１（ｂ））。
て、フォトリソグラフィ技術を用いて配線の平面的な形
状を転写したレジスト９を形成する（図１（ｂ））。
【００３０】［工程１−３］続いて、導電線１１を形成
する（加工工程）（図１（ｃ））。導電線とは、絶縁膜
１上に成膜されたＡｌ合金等からなる膜を加工して形成
された配線と同一の平面的な形状を有する導電体であ
り、まだＣｕが導入されていない。
する（加工工程）（図１（ｃ））。導電線とは、絶縁膜
１上に成膜されたＡｌ合金等からなる膜を加工して形成
された配線と同一の平面的な形状を有する導電体であ
り、まだＣｕが導入されていない。
【００３１】導電線１１の加工は、レジスト９をマスク
として配線用薄膜３、５、７をエッチングして行うこと
が好ましい。特に微細な導電線を形成する場合は、ドラ
イエッチング法を用い、更にエッチング方向に異方性を
有するＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉ
ｎｇ：反応性イオンエッチング）法が好ましい。エッチ
ングガスとしては、塩素（Ｃｌ2）を主成分とするガス
を用いることが好ましい。詳述すれば、Ｃｌ2を主な成
分とし少なくともＢＣｌ3を含有するガス、あるいは少
なくともＣｌ2、ＢＣｌ3およびＡｒを含むガス等を用い
ることが、Ａｌ合金等のエッチングするためには好まし
い。なお、エッチング条件の一例を下記に示す。エッチ
ングは２ステップに分けて行われ、 第１ステップ： 使用ガス ：ＢＣｌ3／Ｃｌ2／Ａｒ ＝２０／１２０／６０［ｓｃｃｍ］ 圧力 ：６６７［ｍＰａ］ マイクロ波電流：２００［ｍＡ］ ＲＦパワー ：１１０［Ｗ］ 第２ステップ： 使用ガス ：ＢＣｌ3／Ｃｌ2／Ａｒ ＝２０／８０／１００［ｓｃｃｍ］ 圧力 ：６６７［ｍＰａ］ マイクロ波電流：２００［ｍＡ］ ＲＦパワー ：１１０［Ｗ］ となる。
として配線用薄膜３、５、７をエッチングして行うこと
が好ましい。特に微細な導電線を形成する場合は、ドラ
イエッチング法を用い、更にエッチング方向に異方性を
有するＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉ
ｎｇ：反応性イオンエッチング）法が好ましい。エッチ
ングガスとしては、塩素（Ｃｌ2）を主成分とするガス
を用いることが好ましい。詳述すれば、Ｃｌ2を主な成
分とし少なくともＢＣｌ3を含有するガス、あるいは少
なくともＣｌ2、ＢＣｌ3およびＡｒを含むガス等を用い
ることが、Ａｌ合金等のエッチングするためには好まし
い。なお、エッチング条件の一例を下記に示す。エッチ
ングは２ステップに分けて行われ、 第１ステップ： 使用ガス ：ＢＣｌ3／Ｃｌ2／Ａｒ ＝２０／１２０／６０［ｓｃｃｍ］ 圧力 ：６６７［ｍＰａ］ マイクロ波電流：２００［ｍＡ］ ＲＦパワー ：１１０［Ｗ］ 第２ステップ： 使用ガス ：ＢＣｌ3／Ｃｌ2／Ａｒ ＝２０／８０／１００［ｓｃｃｍ］ 圧力 ：６６７［ｍＰａ］ マイクロ波電流：２００［ｍＡ］ ＲＦパワー ：１１０［Ｗ］ となる。
【００３２】［工程１−４］導電線１１の形成後に、レ
ジストをプラズマアッシングし、ウエット洗浄して剥離
除去した後に、基板表面に対して全面にイオン注入を行
って、導電線にＣｕを導入する（イオン注入工程）（図
２）。イオン注入は、本実施の形態においては、基板表
面の法線方向に対し０度の角度、即ち基板表面に垂直方
向から全面にイオン注入する場合を例示した。全面に注
入すると、特定領域に限ってイオン注入する場合に比べ
てフォトリソグラフィ工程を削減できる。なお、イオン
注入条件の一例を下記に示すと、 加速エネルギー ：２００［ｋｅｖ］ ドーズ量 ：５×１０+16［ｃｍー2］ となる。
ジストをプラズマアッシングし、ウエット洗浄して剥離
除去した後に、基板表面に対して全面にイオン注入を行
って、導電線にＣｕを導入する（イオン注入工程）（図
２）。イオン注入は、本実施の形態においては、基板表
面の法線方向に対し０度の角度、即ち基板表面に垂直方
向から全面にイオン注入する場合を例示した。全面に注
入すると、特定領域に限ってイオン注入する場合に比べ
てフォトリソグラフィ工程を削減できる。なお、イオン
注入条件の一例を下記に示すと、 加速エネルギー ：２００［ｋｅｖ］ ドーズ量 ：５×１０+16［ｃｍー2］ となる。
【００３３】また、イオン注入は、図３に示すように基
板方面の法線方向に対して所定の角度傾いた方向から行
うことが好ましい。このようにすると、配線の側面から
も導電線中にＣｕを導入できる。傾斜角度としては、Ａ
ｌ側壁にも注入されるように５度〜１０度が好ましい。
板方面の法線方向に対して所定の角度傾いた方向から行
うことが好ましい。このようにすると、配線の側面から
も導電線中にＣｕを導入できる。傾斜角度としては、Ａ
ｌ側壁にも注入されるように５度〜１０度が好ましい。
【００３４】［工程１−５］（図示せず） イオン注入後に、基板に熱処理を行う（加熱工程）。加
熱工程では、基板を熱処理炉へ入れて、導電線１１内に
Ｃｕを熱拡散させて配線２１を形成する。このようにす
ると、Ｃｕを含有したＡｌ合金等の配線２１を形成でき
る。熱処理条件の一例を示せば、炉の温度を４００℃程
度とし、６０［分］程度の時間で熱処理する方法があ
る。熱処理としては、シンター（ｓｉｎｔｅｒ）または
アニール（ａｎｎｅａｌ）であってもよい。特に、この
熱処理は、水素雰囲気中で行うことが好ましい。このよ
うにすると、半導体装置の最終工程近くで行われる水素
雰囲気中での熱処理と兼用できるからである。
熱工程では、基板を熱処理炉へ入れて、導電線１１内に
Ｃｕを熱拡散させて配線２１を形成する。このようにす
ると、Ｃｕを含有したＡｌ合金等の配線２１を形成でき
る。熱処理条件の一例を示せば、炉の温度を４００℃程
度とし、６０［分］程度の時間で熱処理する方法があ
る。熱処理としては、シンター（ｓｉｎｔｅｒ）または
アニール（ａｎｎｅａｌ）であってもよい。特に、この
熱処理は、水素雰囲気中で行うことが好ましい。このよ
うにすると、半導体装置の最終工程近くで行われる水素
雰囲気中での熱処理と兼用できるからである。
【００３５】以上、単層の配線を形成する場合について
説明したが、この配線２１は、絶縁膜１内に形成された
接続孔にＣＶＤ法により埋め込まれたＷ膜により、下地
の半導体素子および上層の配線層の少なくとも一方と接
続されている。更に、多層配線に適用する場合は、好ま
しくは平坦化された絶縁膜を挟んで、本発明に係わる半
導体装置の配線形成方法の［工程１−１］〜［工程１−
４］を各配線層について繰り返し適用すればよい。そし
て、所定の層の多層配線を形成した後に、［工程１−
５］の熱処理を行えばよい。
説明したが、この配線２１は、絶縁膜１内に形成された
接続孔にＣＶＤ法により埋め込まれたＷ膜により、下地
の半導体素子および上層の配線層の少なくとも一方と接
続されている。更に、多層配線に適用する場合は、好ま
しくは平坦化された絶縁膜を挟んで、本発明に係わる半
導体装置の配線形成方法の［工程１−１］〜［工程１−
４］を各配線層について繰り返し適用すればよい。そし
て、所定の層の多層配線を形成した後に、［工程１−
５］の熱処理を行えばよい。
【００３６】（第２の実施の形態）図４は、本発明に係
わる半導体装置の配線形成方法の一実施態様についての
工程断面図である。本実施の態様では、導電線のみ、あ
るいは主に導電線の近傍にイオン注入を行う場合を説明
する。配線を形成するための膜５を加工し、導電線１１
を形成するまでの工程は、第１の実施の形態に示した
［工程１−１］〜［工程１−３］と同じなので、説明を
省略する。
わる半導体装置の配線形成方法の一実施態様についての
工程断面図である。本実施の態様では、導電線のみ、あ
るいは主に導電線の近傍にイオン注入を行う場合を説明
する。配線を形成するための膜５を加工し、導電線１１
を形成するまでの工程は、第１の実施の形態に示した
［工程１−１］〜［工程１−３］と同じなので、説明を
省略する。
【００３７】図４は、図２の［工程１−４］に対応する
［工程２−４］を示し、塗布したレジストを露光して導
電線の上面を開口した後に、このレジスト１７をマスク
材としてイオン注入を行う工程を示している。このよう
に、導電線１１が存在する領域のみを開口してイオン注
入１９を行うと、導電線１１にのみＣｕがイオン注入さ
れる。
［工程２−４］を示し、塗布したレジストを露光して導
電線の上面を開口した後に、このレジスト１７をマスク
材としてイオン注入を行う工程を示している。このよう
に、導電線１１が存在する領域のみを開口してイオン注
入１９を行うと、導電線１１にのみＣｕがイオン注入さ
れる。
【００３８】また、導電線１１上およびその近傍のレジ
ストを開口した後にイオン注入１９を行ってもよい。こ
のようにすると、導電線１１およびその近傍にのみイオ
ン注入が行われる。
ストを開口した後にイオン注入１９を行ってもよい。こ
のようにすると、導電線１１およびその近傍にのみイオ
ン注入が行われる。
【００３９】このように特定の領域に限ってＣｕが導入
するようにすると、導電線の近傍以外の領域にＣｕがイ
オン注入されため、Ｃｕによって引き起こされ得る特性
上の不具合への懸念がなくなる。
するようにすると、導電線の近傍以外の領域にＣｕがイ
オン注入されため、Ｃｕによって引き起こされ得る特性
上の不具合への懸念がなくなる。
【００４０】イオン注入を行った後に、［工程１−５］
と同様な条件で熱処理を行うとＣｕを含有したＡｌの配
線２１を形成できる。
と同様な条件で熱処理を行うとＣｕを含有したＡｌの配
線２１を形成できる。
【００４１】なお、イオン注入のエネルギー、ドーズ量
等の条件は、第１の実施の形態と同じ条件を適用でき
る。
等の条件は、第１の実施の形態と同じ条件を適用でき
る。
【００４２】以上、第１の実施の形態および第２の実施
の形態において詳細に説明したように、本発明に係わる
半導体装置の配線形成方法によれば、Ｃｕを含まないＡ
ｌ合金等の膜を成膜し、加工して導電線を形成するの
で、Ａｌ合金等の膜の加工の際にＣｕ残渣が発生しな
い。また、導電線を形成した後に、イオン注入を行って
Ｃｕを導電線に導入し熱処理すると、ＣｕがＡｌ合金等
の導電線中に拡散するので、Ｃｕを含有したＡｌ合金等
からなる配線を形成できる。したがって、Ｃｕ残渣を発
生させることなく、且つＥＭ耐性を有するＡｌ配線を形
成できる。更に、Ｃｕを導入前に配線の加工を行うの
で、配線中に含有されるＣｕの組成にかかわらず、Ｃｕ
残渣の発生を抑止できる。更に、また、配線に要求され
るＥＭ耐性に応じて、Ｃｕの導入量を変化させても、Ａ
ｌ合金等のエッチング条件等は変更する必要がない。
の形態において詳細に説明したように、本発明に係わる
半導体装置の配線形成方法によれば、Ｃｕを含まないＡ
ｌ合金等の膜を成膜し、加工して導電線を形成するの
で、Ａｌ合金等の膜の加工の際にＣｕ残渣が発生しな
い。また、導電線を形成した後に、イオン注入を行って
Ｃｕを導電線に導入し熱処理すると、ＣｕがＡｌ合金等
の導電線中に拡散するので、Ｃｕを含有したＡｌ合金等
からなる配線を形成できる。したがって、Ｃｕ残渣を発
生させることなく、且つＥＭ耐性を有するＡｌ配線を形
成できる。更に、Ｃｕを導入前に配線の加工を行うの
で、配線中に含有されるＣｕの組成にかかわらず、Ｃｕ
残渣の発生を抑止できる。更に、また、配線に要求され
るＥＭ耐性に応じて、Ｃｕの導入量を変化させても、Ａ
ｌ合金等のエッチング条件等は変更する必要がない。
【００４３】加えて、配線形成用に成膜される膜にはＣ
ｕが含まれないため、成膜の際のＣｕの析出、例えば偏
析等、を成膜に際して懸念する必要がない。このため、
Ａｌ合金等の高温成膜プロセスの適用が容易になる。つ
まり、Ａｌ合金等の高温成膜プロセスを適用する際に、
本発明に係わる半導体装置の配線形成方法を併せて適用
すれば、コンタクトホール、ビアホールおよびスルーホ
ール等の埋め込み特性が向上する。
ｕが含まれないため、成膜の際のＣｕの析出、例えば偏
析等、を成膜に際して懸念する必要がない。このため、
Ａｌ合金等の高温成膜プロセスの適用が容易になる。つ
まり、Ａｌ合金等の高温成膜プロセスを適用する際に、
本発明に係わる半導体装置の配線形成方法を併せて適用
すれば、コンタクトホール、ビアホールおよびスルーホ
ール等の埋め込み特性が向上する。
【００４４】
【発明の効果】以上、詳細に説明したように、本発明に
よって、煩雑な工程を施すことなく、またエッチング装
置の変更等も行うことなく、Ｃｕ残渣の発生を抑止でき
る。すなわち、Ｃｕを導入前に配線の形状を加工するの
で、エッチングを行う際にはＣｕを含まない。このた
め、エッチングによるＣｕ残渣が発生しない。また、配
線の形状を形成した後にＣｕのイオン注入を行って熱処
理するので、Ｃｕを含有したＡｌの配線を形成できる。
このため、ＥＭ耐性の優れた配線が形成できる。
よって、煩雑な工程を施すことなく、またエッチング装
置の変更等も行うことなく、Ｃｕ残渣の発生を抑止でき
る。すなわち、Ｃｕを導入前に配線の形状を加工するの
で、エッチングを行う際にはＣｕを含まない。このた
め、エッチングによるＣｕ残渣が発生しない。また、配
線の形状を形成した後にＣｕのイオン注入を行って熱処
理するので、Ｃｕを含有したＡｌの配線を形成できる。
このため、ＥＭ耐性の優れた配線が形成できる。
【００４５】更に、Ｃｕ残渣による配線間の短絡が抑止
されるので、半導体チップの歩留まり低下を改善でき
る。
されるので、半導体チップの歩留まり低下を改善でき
る。
【図１】図１（ａ）〜（ｃ）は、本発明に係わる半導体
装置の配線形成方法の一実施態様を示した工程断面図で
ある。
装置の配線形成方法の一実施態様を示した工程断面図で
ある。
【図２】図２は、本発明に係わる半導体装置の配線形成
方法の一実施態様を示した工程断面図である。
方法の一実施態様を示した工程断面図である。
【図３】図３は、本発明に係わる半導体装置の配線形成
方法の一実施態様を示した工程断面図である。
方法の一実施態様を示した工程断面図である。
【図４】図４は、本発明に係わる半導体装置の配線形成
方法の一実施態様を示した工程断面図である。
方法の一実施態様を示した工程断面図である。
【図５】図５（ａ）、（ｂ）は、従来の技術における配
線構造を示す工程断面図である。
線構造を示す工程断面図である。
１…絶縁膜、３…バリア膜、５…Ａｌ合金等、７…反射
防止膜、９、１７…レジスト、１１…配線、１３、１９
…基板に垂直方向から注入されるＣｕイオン、１５…基
板に対して斜め方向から注入されるＣｕイオン、１００
…半導体基板
防止膜、９、１７…レジスト、１１…配線、１３、１９
…基板に垂直方向から注入されるＣｕイオン、１５…基
板に対して斜め方向から注入されるＣｕイオン、１００
…半導体基板
Claims (4)
- 【請求項１】 半導体基体上に形成された絶縁膜上に、
少なくとも銅を含有したアルミニウムの配線を形成する
半導体装置の配線形成方法において、 アルミニウムまたはアルミニウム合金のいずれかからな
る導電膜を前記絶縁膜上に成膜する成膜工程と、 前記導電膜を加工して、前記配線の形状を形成する加工
工程と、 前記加工工程の後に、半導体基体上に銅のイオン注入を
行うイオン注入工程と、 前記イオン注入工程の後に、熱処理を行って前記配線を
形成する加熱工程と、を備えることを特徴とする半導体
装置の配線形成方法。 - 【請求項２】 前記イオン注入工程は、前記半導体基体
の全面にイオン注入を行うことを特徴とする請求項１に
記載の半導体装置の配線形成方法。 - 【請求項３】 前記イオン注入工程は、前記半導体基体
の表面に対して角度をもってイオン注入を行うことを特
徴とする請求項１に記載の半導体装置の配線形成方法。 - 【請求項４】 前記成膜工程で形成する膜は、アルミニ
ウム、またはシリコンを含有するアルミニウム合金であ
ることを特徴とする請求項１に記載の半導体装置の配線
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP870997A JPH10209155A (ja) | 1997-01-21 | 1997-01-21 | 半導体装置の配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP870997A JPH10209155A (ja) | 1997-01-21 | 1997-01-21 | 半導体装置の配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209155A true JPH10209155A (ja) | 1998-08-07 |
Family
ID=11700476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP870997A Pending JPH10209155A (ja) | 1997-01-21 | 1997-01-21 | 半導体装置の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10209155A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190073723A (ko) * | 2017-12-19 | 2019-06-27 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
-
1997
- 1997-01-21 JP JP870997A patent/JPH10209155A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190073723A (ko) * | 2017-12-19 | 2019-06-27 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7799693B2 (en) | Method for manufacturing a semiconductor device | |
| US6015749A (en) | Method to improve adhesion between copper and titanium nitride, for copper interconnect structures, via the use of an ion implantation procedure | |
| US6713875B2 (en) | Barrier layer associated with a conductor layer in damascene structures | |
| US6150270A (en) | Method for forming barrier layer for copper metallization | |
| US7215024B2 (en) | Barrier-less integration with copper alloy | |
| TW541659B (en) | Method of fabricating contact plug | |
| US7241696B2 (en) | Method for depositing a metal layer on a semiconductor interconnect structure having a capping layer | |
| US6372301B1 (en) | Method of improving adhesion of diffusion layers on fluorinated silicon dioxide | |
| JP2001516153A (ja) | Ｃｖｄバリア層を有するボーダーレスバイア | |
| JP2003520448A (ja) | エッチングされた低誘電率材料の孔を封じるための誘電体形成 | |
| US5985751A (en) | Process for fabricating interconnection of semiconductor device | |
| US6828233B2 (en) | Enhanced barrier liner formation for vias | |
| US6268274B1 (en) | Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry | |
| US5918150A (en) | Method for a chemical vapor deposition of copper on an ion prepared conductive surface | |
| KR100860133B1 (ko) | 이온 주입에 의한 측벽 밀도의 국부적 증가 | |
| JPH10125782A (ja) | 半導体装置の製造方法 | |
| US4680854A (en) | Forming low resistivity hillock free conductors in VLSI devices | |
| JPH0226055A (ja) | 半導体装置の製造方法 | |
| JPH11312734A (ja) | 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造 | |
| JPH113892A (ja) | 半導体装置の製造方法 | |
| JPH10209155A (ja) | 半導体装置の配線形成方法 | |
| JPH10209272A (ja) | 半導体装置及びその製造方法 | |
| JPH0945688A (ja) | 配線構造及びその形成方法 | |
| JP3890722B2 (ja) | 半導体装置の銅配線 | |
| KR100361207B1 (ko) | 반도체 소자의 금속배선 형성방법 |