JPH10209618A - 回路基板装置及びその製造方法 - Google Patents
回路基板装置及びその製造方法Info
- Publication number
- JPH10209618A JPH10209618A JP9017906A JP1790697A JPH10209618A JP H10209618 A JPH10209618 A JP H10209618A JP 9017906 A JP9017906 A JP 9017906A JP 1790697 A JP1790697 A JP 1790697A JP H10209618 A JPH10209618 A JP H10209618A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- weight
- conductive bonding
- bonding material
- wiring conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/346—Solder materials or compositions specially adapted therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 Ａｇ−Ｐｄペーストで形成した配線導体に半
田で回路部品の電極端子を接続するとＡｇＳｎ合金層が
形成され、配線導体が脆くなった。 【解決手段】 回路基板１上に銀・パラジウムから成る
導体ペーストで配線導体５を形成する。配線導体５に回
路部品２の電極端子４をＰｂ−Ｓｎ−Ｓｂ半田６ａで接
続する。半田６ａの組成をＰｂ：Ｓｎ：Ｓｂ＝８４：１
０：６にする。
田で回路部品の電極端子を接続するとＡｇＳｎ合金層が
形成され、配線導体が脆くなった。 【解決手段】 回路基板１上に銀・パラジウムから成る
導体ペーストで配線導体５を形成する。配線導体５に回
路部品２の電極端子４をＰｂ−Ｓｎ−Ｓｂ半田６ａで接
続する。半田６ａの組成をＰｂ：Ｓｎ：Ｓｂ＝８４：１
０：６にする。
Description
【０００１】
【産業上の利用分野】本発明は回路基板上に回路部品の
電極端子がろう付けされた構成の回路基板装置に関す
る。
電極端子がろう付けされた構成の回路基板装置に関す
る。
【０００２】
【従来の技術】図１及び図２に示すようにセラミック等
の絶縁性回路基板１の上に、チップコンデンサ等のチッ
プ型回路部品２を配置して混成集積回路装置を構成する
ことは公知である。この回路装置を更に詳しく説明する
と、回路部品２は平面形状がほぼ四角形の本体部３と一
対の電極端子４とを有し、一対の電極端子４は本体部３
の側面にキャップ状に形成されている。なお、一対の電
極端子４を本体部３の底面のみに形成することも可能で
ある。回路基板１上には回路部品２を接続するための配
線導体５が設けられ、ここに電極端子４が導電性接合材
としての半田６で接合されている。配線導体５は電極端
子４に対向した長手の端子接続領域（電極パッド）５ａ
とこれを別の回路部品又は端子に接続するための相互接
続領域５ｂとを有する。回路基板１の上には配線導体５
の相互接続領域５ｂ及び厚膜抵抗素子（図示せず）等を
保護するための周知のオーバーコートガラス膜７が設け
られている。このガラス膜７は回路部品２を配置するた
めの開口８を有する。この開口８は電極端子４に対応す
る領域に平面的に見てほぼ四角形に形成され、この縁は
本体部３の４つの側面３ａ又は３ｂ、３ｃ、３ｄに対し
てほぼ均一な間隔を有して対向している。なお、図１及
び図２において図示を簡略化するために一対の電極端子
４の相互間距離は回路素子２と開口８との縁との間隔に
比べて実際よりも短く示されている。
の絶縁性回路基板１の上に、チップコンデンサ等のチッ
プ型回路部品２を配置して混成集積回路装置を構成する
ことは公知である。この回路装置を更に詳しく説明する
と、回路部品２は平面形状がほぼ四角形の本体部３と一
対の電極端子４とを有し、一対の電極端子４は本体部３
の側面にキャップ状に形成されている。なお、一対の電
極端子４を本体部３の底面のみに形成することも可能で
ある。回路基板１上には回路部品２を接続するための配
線導体５が設けられ、ここに電極端子４が導電性接合材
としての半田６で接合されている。配線導体５は電極端
子４に対向した長手の端子接続領域（電極パッド）５ａ
とこれを別の回路部品又は端子に接続するための相互接
続領域５ｂとを有する。回路基板１の上には配線導体５
の相互接続領域５ｂ及び厚膜抵抗素子（図示せず）等を
保護するための周知のオーバーコートガラス膜７が設け
られている。このガラス膜７は回路部品２を配置するた
めの開口８を有する。この開口８は電極端子４に対応す
る領域に平面的に見てほぼ四角形に形成され、この縁は
本体部３の４つの側面３ａ又は３ｂ、３ｃ、３ｄに対し
てほぼ均一な間隔を有して対向している。なお、図１及
び図２において図示を簡略化するために一対の電極端子
４の相互間距離は回路素子２と開口８との縁との間隔に
比べて実際よりも短く示されている。
【０００３】
【発明が解決しようとする課題】ところで、上記の混成
集積回路装置において、半田６に鉛（Ｐｂ）と錫（Ｓ
ｎ）の合金半田を使用し、配線導体５を銀（Ａｇ）・パ
ラジウム（Ｐｄ）の厚膜導体ペースト（金属粉末に少量
のガラス粉末等の無機バインダと有機バインダとを添加
したもの）で形成した場合には、銀と錫の相互拡散によ
って配線導体５の端子接続領域５ａと相互接続領域５ｂ
の境界部が脆くなることがある。このような場合、半田
６と配線導体５とは熱膨張係数が異なるため、回路部品
２の半田付け後の工程又は使用時の加熱によって両者の
熱膨張係数差に起因する熱応力が配線導体５の端子接続
領域５ａと相互接続領域５ｂ境界部に加わり、この脆く
なった端子接続領域５ａと相互接続領域５ｂの境界部に
亀裂又は分断が生じることがある。
集積回路装置において、半田６に鉛（Ｐｂ）と錫（Ｓ
ｎ）の合金半田を使用し、配線導体５を銀（Ａｇ）・パ
ラジウム（Ｐｄ）の厚膜導体ペースト（金属粉末に少量
のガラス粉末等の無機バインダと有機バインダとを添加
したもの）で形成した場合には、銀と錫の相互拡散によ
って配線導体５の端子接続領域５ａと相互接続領域５ｂ
の境界部が脆くなることがある。このような場合、半田
６と配線導体５とは熱膨張係数が異なるため、回路部品
２の半田付け後の工程又は使用時の加熱によって両者の
熱膨張係数差に起因する熱応力が配線導体５の端子接続
領域５ａと相互接続領域５ｂ境界部に加わり、この脆く
なった端子接続領域５ａと相互接続領域５ｂの境界部に
亀裂又は分断が生じることがある。
【０００４】そこで、本発明の目的は、上記のような銀
と錫の相互拡散を抑制し、配線導体の分断（断線）を防
止できる回路基板装置を提供することにある。
と錫の相互拡散を抑制し、配線導体の分断（断線）を防
止できる回路基板装置を提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための装置の発明は、回路基板と、前記
回路基板に端子接続領域及び相互接続領域を有するよう
に銀を含む厚膜導体材料で形成された配線導体と、導電
性接合材によって前記端子接続領域に接続された端子を
有する回路部品とを備えた回路基板装置において、前記
導電性接合材が８１．５〜８７．５重量％のＰｂと９．
５〜１０．５重量％のＳｎと３．０〜８．０重量％のＳ
ｂとら成ることを特徴とする回路基板装置に係わるもの
である。また、方法の発明は、銀を含む厚膜導体材料に
よって端子接続領域及び相互接続領域を有するように形
成された配線導体を備えている回路基板を用意し、前記
端子接続領域に８１．５〜８７．５重量％のＰｂと９．
５〜１０．５重量％のＳｎと３．０〜８．０重量％のＳ
ｂとから成る導電性接合材ペーストを塗布し、前記導電
性接合材ペーストの上に回路部品の端子を配置して加熱
することによって前記端子を前記端子接続領域に接続す
ることを特徴とする回路基板装置の製造方法に係わるも
のである。
目的を達成するための装置の発明は、回路基板と、前記
回路基板に端子接続領域及び相互接続領域を有するよう
に銀を含む厚膜導体材料で形成された配線導体と、導電
性接合材によって前記端子接続領域に接続された端子を
有する回路部品とを備えた回路基板装置において、前記
導電性接合材が８１．５〜８７．５重量％のＰｂと９．
５〜１０．５重量％のＳｎと３．０〜８．０重量％のＳ
ｂとら成ることを特徴とする回路基板装置に係わるもの
である。また、方法の発明は、銀を含む厚膜導体材料に
よって端子接続領域及び相互接続領域を有するように形
成された配線導体を備えている回路基板を用意し、前記
端子接続領域に８１．５〜８７．５重量％のＰｂと９．
５〜１０．５重量％のＳｎと３．０〜８．０重量％のＳ
ｂとから成る導電性接合材ペーストを塗布し、前記導電
性接合材ペーストの上に回路部品の端子を配置して加熱
することによって前記端子を前記端子接続領域に接続す
ることを特徴とする回路基板装置の製造方法に係わるも
のである。
【０００６】
【発明の作用及び効果】各請求項の発明においては、Ｐ
ｂ（鉛）とＳｎ（錫）とＳｂ（アンチモン）とから成る
導電性接合材（半田）を使用するので、Ｓｂ（アンチモ
ン）が配線導体中のＡｇ（銀）の導電性接合材への拡散
を抑制する。このため、Ａｇ（銀）とＳｎ（錫）との合
金の生成速度を十分に遅延させて配線導体が脆くなるこ
とを防止できる。この結果、配線導体の亀裂又は分断が
防止される。
ｂ（鉛）とＳｎ（錫）とＳｂ（アンチモン）とから成る
導電性接合材（半田）を使用するので、Ｓｂ（アンチモ
ン）が配線導体中のＡｇ（銀）の導電性接合材への拡散
を抑制する。このため、Ａｇ（銀）とＳｎ（錫）との合
金の生成速度を十分に遅延させて配線導体が脆くなるこ
とを防止できる。この結果、配線導体の亀裂又は分断が
防止される。
【０００７】
【実施例】次に、図３を参照して本発明の実施例に係わ
る回路基板装置（混成集積回路装置）を説明する。但
し、図３において図１及び図２と実質的に同一の部分に
は同一の符号を付してその詳しい説明を省略する。
る回路基板装置（混成集積回路装置）を説明する。但
し、図３において図１及び図２と実質的に同一の部分に
は同一の符号を付してその詳しい説明を省略する。
【０００８】図３に示す本発明に従う回路基板装置は、
導電性接合材６ａを除いて図２に示す回路装置と実質的
に同一に形成され、また、図１と同一の平面形状を有し
ている。即ち、セラミックから成る回路基板１の上に銀
・パラジウム（Ａｇ−Ｐｄ）の厚膜導体ペーストを印刷
し、焼付けることによって配線導体５が形成されてい
る。配線導体５は、図１及び図２と同様に端子接続領域
（電極パッド）５ａと相互接続領域５ｂとを有する。オ
ーバーコートガラス膜７は端子接続領域５ａを露出させ
るための開口８を有するように形成され、相互接続領域
５ｂの大部分を被覆している。一対の電極端子４を有す
るチップコンデンサから成る回路部品２は、導電性接合
材６ａによって端子接続領域５ａに接続されている。
導電性接合材６ａを除いて図２に示す回路装置と実質的
に同一に形成され、また、図１と同一の平面形状を有し
ている。即ち、セラミックから成る回路基板１の上に銀
・パラジウム（Ａｇ−Ｐｄ）の厚膜導体ペーストを印刷
し、焼付けることによって配線導体５が形成されてい
る。配線導体５は、図１及び図２と同様に端子接続領域
（電極パッド）５ａと相互接続領域５ｂとを有する。オ
ーバーコートガラス膜７は端子接続領域５ａを露出させ
るための開口８を有するように形成され、相互接続領域
５ｂの大部分を被覆している。一対の電極端子４を有す
るチップコンデンサから成る回路部品２は、導電性接合
材６ａによって端子接続領域５ａに接続されている。
【０００９】しかし、本実施例の導電性接合材６ａの組
成が図２の従来の半田６と相違している。本実施例の導
電性接合材６ａはＰｂ（鉛）、Ｓｎ（錫）、Ｓｂ（アン
チモン）の三元合金半田から成り、Ｐｂ：Ｓｎ：Ｓｂ＝
８２：１０：８の組成比（重量比）を有する。なお、Ｐ
ｂ、Ｓｎ、Ｓｂの組成比は、次の範囲にすることが望ま
しい。 Ｐｂ ８１．５〜８７．５重量％ Ｓｎ ９．５〜１０．５重量％ Ｓｂ ３．０〜 ８．０重量％ Ｓｎが９．５重量％を下回ると半田の溶融温度が上って
しまい、製造上望ましくない。また、Ｓｎが１０．５重
量％を上回ると、従来のＰｂＳｎの共晶半田と同じ特性
になり、ＡｇＳｎ合金層の形成を抑制する効果が実質的
に得られなくなる。また、Ｓｂが８重量％を上回ると、
半田の濡れ性（広がり性）が著しく低下してしまう。ま
た、Ｓｂが３重量％を下回ると、ＡｇＳｎ合金層の生成
速度を低減させる効果が損われてしまう。
成が図２の従来の半田６と相違している。本実施例の導
電性接合材６ａはＰｂ（鉛）、Ｓｎ（錫）、Ｓｂ（アン
チモン）の三元合金半田から成り、Ｐｂ：Ｓｎ：Ｓｂ＝
８２：１０：８の組成比（重量比）を有する。なお、Ｐ
ｂ、Ｓｎ、Ｓｂの組成比は、次の範囲にすることが望ま
しい。 Ｐｂ ８１．５〜８７．５重量％ Ｓｎ ９．５〜１０．５重量％ Ｓｂ ３．０〜 ８．０重量％ Ｓｎが９．５重量％を下回ると半田の溶融温度が上って
しまい、製造上望ましくない。また、Ｓｎが１０．５重
量％を上回ると、従来のＰｂＳｎの共晶半田と同じ特性
になり、ＡｇＳｎ合金層の形成を抑制する効果が実質的
に得られなくなる。また、Ｓｂが８重量％を上回ると、
半田の濡れ性（広がり性）が著しく低下してしまう。ま
た、Ｓｂが３重量％を下回ると、ＡｇＳｎ合金層の生成
速度を低減させる効果が損われてしまう。
【００１０】この回路基板装置を製造する時には、回路
基板１上に銀・パラジウムの導体ペーストを周知のスク
リーン印刷法によって所定パターンに塗布して焼成する
ことによって厚膜導体から成る配線導体５を形成し、そ
の後、ガラスペーストを周知のスクリーン印刷法で所定
パターンに塗布して焼成することによってガラス膜７を
形成する。次に、導電性接合材としての上述した組成比
のＰｂ−Ｓｎ−Ｓｂから成る半田ペーストを配線導体５
の端子接続領域５ａの上にスクリーン印刷法で塗布し、
この上に回路部品２の電極端子４を配置して加熱する。
これにより、半田ペーストが溶融し、その後固化し、導
電性接合材（半田）６ａによる接続が達成される。
基板１上に銀・パラジウムの導体ペーストを周知のスク
リーン印刷法によって所定パターンに塗布して焼成する
ことによって厚膜導体から成る配線導体５を形成し、そ
の後、ガラスペーストを周知のスクリーン印刷法で所定
パターンに塗布して焼成することによってガラス膜７を
形成する。次に、導電性接合材としての上述した組成比
のＰｂ−Ｓｎ−Ｓｂから成る半田ペーストを配線導体５
の端子接続領域５ａの上にスクリーン印刷法で塗布し、
この上に回路部品２の電極端子４を配置して加熱する。
これにより、半田ペーストが溶融し、その後固化し、導
電性接合材（半田）６ａによる接続が達成される。
【００１１】本実施例の回路基板装置によれば、導電性
接合材６ａがＳｂを含有しており、このＳｂが配線導体
５中のＡｇの導電性接合材６ａへの拡散を抑制する。こ
のため、ＡｇＳｎ合金層の成長速度を十分に遅延するこ
とができ、合金層の形成によって配線導体５が脆くなる
ことを阻止し、配線導体５の特に相互接続領域５ｂの開
口８から露出している部分の亀裂又は分断を防止するこ
とができる。
接合材６ａがＳｂを含有しており、このＳｂが配線導体
５中のＡｇの導電性接合材６ａへの拡散を抑制する。こ
のため、ＡｇＳｎ合金層の成長速度を十分に遅延するこ
とができ、合金層の形成によって配線導体５が脆くなる
ことを阻止し、配線導体５の特に相互接続領域５ｂの開
口８から露出している部分の亀裂又は分断を防止するこ
とができる。
【００１２】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 回路部品２は半導体素子、抵抗素子、インダク
タンス素子、又はＩＣ（集積回路）でもよい。また、回
路部品２の電極端子４の形状を種々変えることができ
る。 （２） 開口８に連続させて流動した導電性接合材（半
田）の逃げ部分（流れ込み部分）として突出部分（オー
バーコートガラス膜除去部分）を相互接続領域５ｂに沿
って設けることができる。 （３） 配線導体５はＡｇ−Ｐｄ導体に限ることなく、
銀（Ａｇ）のみ又は銀を含む別の導体とすることができ
る。
く、例えば次の変形が可能なものである。 （１） 回路部品２は半導体素子、抵抗素子、インダク
タンス素子、又はＩＣ（集積回路）でもよい。また、回
路部品２の電極端子４の形状を種々変えることができ
る。 （２） 開口８に連続させて流動した導電性接合材（半
田）の逃げ部分（流れ込み部分）として突出部分（オー
バーコートガラス膜除去部分）を相互接続領域５ｂに沿
って設けることができる。 （３） 配線導体５はＡｇ−Ｐｄ導体に限ることなく、
銀（Ａｇ）のみ又は銀を含む別の導体とすることができ
る。
【図１】従来及び本発明の実施例の回路基板装置を導電
性接合材（半田）を省いて示す平面図である。
性接合材（半田）を省いて示す平面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】本発明の実施例に従う回路基板装置を図２と同
様に示す断面図である。
様に示す断面図である。
１ 回路基板 ２ 回路部品 ４ 電極端子 ５ 配線導体 ６ａ 導電性接合材
Claims (2)
- 【請求項１】 回路基板と、前記回路基板に端子接続領
域及び相互接続領域を有するように銀を含む厚膜導体材
料で形成された配線導体と、導電性接合材によって前記
端子接続領域に接続された端子を有する回路部品とを備
えた回路基板装置において、 前記導電性接合材が８１．５〜８７．５重量％のＰｂと
９．５〜１０．５重量％のＳｎと３．０〜８．０重量％
のＳｂとから成ることを特徴とする回路基板装置。 - 【請求項２】 銀を含む厚膜導体材料によって端子接続
領域及び相互接続領域を有するように形成された配線導
体を備えている回路基板を用意し、 前記端子接続領域に８１．５〜８７．５重量％のＰｂと
９．５〜１０．５重量％のＳｎと３．０〜８．０重量％
のＳｂとから成る導電性接合材ペーストを塗布し、 前記導電性接合材ペーストの上に回路部品の端子を配置
して加熱することによって前記端子を前記端子接続領域
に接続することを特徴とする回路基板装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9017906A JPH10209618A (ja) | 1997-01-16 | 1997-01-16 | 回路基板装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9017906A JPH10209618A (ja) | 1997-01-16 | 1997-01-16 | 回路基板装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209618A true JPH10209618A (ja) | 1998-08-07 |
Family
ID=11956796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9017906A Pending JPH10209618A (ja) | 1997-01-16 | 1997-01-16 | 回路基板装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10209618A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100318317B1 (ko) * | 1999-04-02 | 2001-12-22 | 김영환 | 베어 칩 실장 인쇄회로기판 |
| JP2003518743A (ja) * | 1999-12-21 | 2003-06-10 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 信頼性のあるフリップチップ接続のためのはんだによる有機パッケージ |
-
1997
- 1997-01-16 JP JP9017906A patent/JPH10209618A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100318317B1 (ko) * | 1999-04-02 | 2001-12-22 | 김영환 | 베어 칩 실장 인쇄회로기판 |
| JP2003518743A (ja) * | 1999-12-21 | 2003-06-10 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 信頼性のあるフリップチップ接続のためのはんだによる有機パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3436818A (en) | Method of fabricating a bonded joint | |
| JP3348528B2 (ja) | 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置 | |
| JP2763034B2 (ja) | 半導体チップ・パッケージ | |
| JPS60119737A (ja) | 背高半田接続体を形成する方法 | |
| US20160372293A1 (en) | Fuse in chip design | |
| JP2000133507A (ja) | チップ抵抗器の製造方法 | |
| EP0997941B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| USRE27934E (en) | Circuit structure | |
| JP3929675B2 (ja) | 圧電振動子 | |
| JPH081770B2 (ja) | 電気接点構造 | |
| JP3369665B2 (ja) | 半導体パッケージ用のセラミック製リッド基板およびセラミック製リッド | |
| KR100715410B1 (ko) | 혼성 집적 회로 | |
| JPH10134695A (ja) | チップヒューズ及びその製造方法 | |
| US5962151A (en) | Method for controlling solderability of a conductor and conductor formed thereby | |
| JP2515202B2 (ja) | セラミックス配線基板及びその製造方法 | |
| JP2007227718A (ja) | 抵抗素子を有する電子部品およびその製造法 | |
| JP2003068505A (ja) | チップ抵抗器およびその製造方法 | |
| JP4346183B2 (ja) | ヒューズの製造方法及びチップ型ヒューズの製造方法 | |
| JPH10223402A (ja) | チップ部品 | |
| JP3024506B2 (ja) | Ｓｉチップとパッケージの接続方法 | |
| JPH10173080A (ja) | 回路基板装置 | |
| JPH02244530A (ja) | 基板型温度ヒューズ及びその製造方法 | |
| JP2002359104A (ja) | チップ型サーミスタ | |
| TW202516553A (zh) | 貼片型保險絲及其熔絲件 | |
| JP3808358B2 (ja) | 配線基板 |