JPH10223678A - 半導体集積回路チップ - Google Patents
半導体集積回路チップInfo
- Publication number
- JPH10223678A JPH10223678A JP9020176A JP2017697A JPH10223678A JP H10223678 A JPH10223678 A JP H10223678A JP 9020176 A JP9020176 A JP 9020176A JP 2017697 A JP2017697 A JP 2017697A JP H10223678 A JPH10223678 A JP H10223678A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit chip
- bonding
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 不良解析を正確に且つ速やかに行うことがで
きると共に、汎用性が良好でコストアップを回避できる
半導体集積回路チップを提供する。 【解決手段】 半導体集積回路チップ１１は、各ボンデ
ィングパッド部１２が、半導体集積回路パッケージ１３
の対応するボンディングメタライズ部１５にボンディン
グワイヤ１６を介して夫々電気的に接続される。半導体
集積回路チップ１１には、ボンディングパッド部１２又
はボンディングパッド部１２の近傍に、接続されるべき
ボンディングメタライズ部１５（外部端子１４）の端子
番号に夫々対応する記号１７が付されている。
きると共に、汎用性が良好でコストアップを回避できる
半導体集積回路チップを提供する。 【解決手段】 半導体集積回路チップ１１は、各ボンデ
ィングパッド部１２が、半導体集積回路パッケージ１３
の対応するボンディングメタライズ部１５にボンディン
グワイヤ１６を介して夫々電気的に接続される。半導体
集積回路チップ１１には、ボンディングパッド部１２又
はボンディングパッド部１２の近傍に、接続されるべき
ボンディングメタライズ部１５（外部端子１４）の端子
番号に夫々対応する記号１７が付されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路チ
ップに関し、更に詳しくは、各ボンディングパッド部
が、対応する外部の接続端子に夫々電気的に接続される
半導体集積回路チップに関する。
ップに関し、更に詳しくは、各ボンディングパッド部
が、対応する外部の接続端子に夫々電気的に接続される
半導体集積回路チップに関する。
【０００２】
【従来の技術】従来の半導体集積回路チップでは、チッ
プ本体が半導体集積回路パッケージに搭載された後に、
ボンディングパッド部が、半導体集積回路パッケージの
外部端子に導通するボンディングメタライズ部に、ボン
ディングワイヤを介して電気的に接続される。これによ
り、半導体集積回路チップは、外部端子に導通した状態
で半導体集積回路パッケージと一体化される。
プ本体が半導体集積回路パッケージに搭載された後に、
ボンディングパッド部が、半導体集積回路パッケージの
外部端子に導通するボンディングメタライズ部に、ボン
ディングワイヤを介して電気的に接続される。これによ
り、半導体集積回路チップは、外部端子に導通した状態
で半導体集積回路パッケージと一体化される。
【０００３】近年、半導体集積回路では、高集積化が更
に進み、数百の端子を持つ多端子集積回路が半導体集積
回路チップとして数多く製造されている。このような傾
向に伴い、設計品質を向上させ、製造コストを低減させ
るための不良解析が盛んに行われている。
に進み、数百の端子を持つ多端子集積回路が半導体集積
回路チップとして数多く製造されている。このような傾
向に伴い、設計品質を向上させ、製造コストを低減させ
るための不良解析が盛んに行われている。
【０００４】不良解析は、半導体集積回路チップの表面
状態、ボンディングの結合状態、回路図、及び、不良状
況等を相互に比較、検討しながら行われる。この場合、
基準になる端子から順に数えて端子番号を認識するため
に、多端子の場合ほど時間を浪費し、端子番号の数え間
違いも生じ易い。これらの問題を解消する半導体集積回
路パッケージが、特願昭62-102536号公報に記載されて
いる。
状態、ボンディングの結合状態、回路図、及び、不良状
況等を相互に比較、検討しながら行われる。この場合、
基準になる端子から順に数えて端子番号を認識するため
に、多端子の場合ほど時間を浪費し、端子番号の数え間
違いも生じ易い。これらの問題を解消する半導体集積回
路パッケージが、特願昭62-102536号公報に記載されて
いる。
【０００５】
【発明が解決しようとする課題】上記公報に記載の半導
体集積回路パッケージでは、半導体集積回路チップのボ
ンディングパッド部と、パッケージ本体の外部端子の端
子番号とを対応させるため、パッケージ本体のボンディ
ングパッド部又はその近傍に、外部端子番号に対応する
文字又は数字が付されている。
体集積回路パッケージでは、半導体集積回路チップのボ
ンディングパッド部と、パッケージ本体の外部端子の端
子番号とを対応させるため、パッケージ本体のボンディ
ングパッド部又はその近傍に、外部端子番号に対応する
文字又は数字が付されている。
【０００６】上記構成によると、多端子の場合でも、端
子番号の数え間違いが生じ難いという利点はある。しか
し、半導体集積回路パッケージに、文字又は数字を付し
た特殊な構造のものを使用しなければならないので、１
種類のパッケージを種々の半導体集積回路チップに対し
て共通に用いることは難しい。
子番号の数え間違いが生じ難いという利点はある。しか
し、半導体集積回路パッケージに、文字又は数字を付し
た特殊な構造のものを使用しなければならないので、１
種類のパッケージを種々の半導体集積回路チップに対し
て共通に用いることは難しい。
【０００７】本発明は、上記に鑑み、端子番号の数え間
違いが生じ難く、不良解析を正確に且つ迅速に行うこと
ができると共に、汎用性が良好でコストアップも回避で
きる半導体集積回路チップを提供することを目的とす
る。
違いが生じ難く、不良解析を正確に且つ迅速に行うこと
ができると共に、汎用性が良好でコストアップも回避で
きる半導体集積回路チップを提供することを目的とす
る。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体集積回路チップは、各ボンディング
パッド部が、対応する外部の接続端子に夫々電気的に接
続される半導体集積回路チップにおいて、 ボンディングパッド部又は該ボンディングパッド部の近
傍に、接続されるべき接続端子の端子番号に夫々対応す
る記号が付されていることを特徴とする。
に、本発明の半導体集積回路チップは、各ボンディング
パッド部が、対応する外部の接続端子に夫々電気的に接
続される半導体集積回路チップにおいて、 ボンディングパッド部又は該ボンディングパッド部の近
傍に、接続されるべき接続端子の端子番号に夫々対応す
る記号が付されていることを特徴とする。
【０００９】本発明の半導体集積回路チップでは、ボン
ディングパッド部又はその近傍の記号を視認することに
より、外部端子の対応する端子番号を容易に認識できる
ので、端子番号の数え間違いが生じ難く、不良解析を円
滑に行うことができる。また、１種類の半導体集積回路
チップを種々の半導体集積回路パッケージに共通に用い
ることができるので、汎用性が良好になり、コストアッ
プを回避できる。
ディングパッド部又はその近傍の記号を視認することに
より、外部端子の対応する端子番号を容易に認識できる
ので、端子番号の数え間違いが生じ難く、不良解析を円
滑に行うことができる。また、１種類の半導体集積回路
チップを種々の半導体集積回路パッケージに共通に用い
ることができるので、汎用性が良好になり、コストアッ
プを回避できる。
【００１０】ここで、記号は、文字又は数字から成り、
電極パターンと同層の金属層に形成されていることが好
ましい。この場合、記号を電極パターンと同時に形成す
ることができ、半導体集積回路チップの製造工程が増加
しないため、コストアップを回避することができる。
電極パターンと同層の金属層に形成されていることが好
ましい。この場合、記号を電極パターンと同時に形成す
ることができ、半導体集積回路チップの製造工程が増加
しないため、コストアップを回避することができる。
【００１１】
【発明の実施の形態】図面を参照して本発明を更に詳細
に説明する。図１は、本発明の一実施形態例の半導体集
積回路チップを半導体集積回路パッケージに搭載した状
態で示す平面図、図２は、半導体集積回路チップの端子
番号を付した部分を示す拡大斜視図である。
に説明する。図１は、本発明の一実施形態例の半導体集
積回路チップを半導体集積回路パッケージに搭載した状
態で示す平面図、図２は、半導体集積回路チップの端子
番号を付した部分を示す拡大斜視図である。
【００１２】図１に示すように、半導体集積回路パッケ
ージ１３は、略長方形状を呈しており、両側部に配設さ
れた多数の外部端子１４と、縦方向及び横方向に並ぶ多
数のボンディングメタライズ部１５とを備えている。各
ボンディングメタライズ部１５は、対応する外部端子１
４に夫々導通している。一方、半導体集積回路チップ１
１は、略正方形状を呈しており、縦方向及び横方向に並
ぶ金又はアルミニウムから成る多数のボンディングパッ
ド部１２を備える。
ージ１３は、略長方形状を呈しており、両側部に配設さ
れた多数の外部端子１４と、縦方向及び横方向に並ぶ多
数のボンディングメタライズ部１５とを備えている。各
ボンディングメタライズ部１５は、対応する外部端子１
４に夫々導通している。一方、半導体集積回路チップ１
１は、略正方形状を呈しており、縦方向及び横方向に並
ぶ金又はアルミニウムから成る多数のボンディングパッ
ド部１２を備える。
【００１３】半導体集積回路チップ１１は、各ボンディ
ングパッド部１２が夫々、対応するボンディングメタラ
イズ部（外部の接続端子）１５に、金又はアルミニウム
製のボンディングワイヤ１６を用いた熱圧着ボンディン
グ法又は超音波ワイヤボンディング法で電気的に接続さ
れる。この後、半導体集積回路チップ１１は、モールデ
ィングで封止されて、半導体集積回路パッケージ１３に
一体化され、パッケージ１３とにより半導体集積回路を
構成する。
ングパッド部１２が夫々、対応するボンディングメタラ
イズ部（外部の接続端子）１５に、金又はアルミニウム
製のボンディングワイヤ１６を用いた熱圧着ボンディン
グ法又は超音波ワイヤボンディング法で電気的に接続さ
れる。この後、半導体集積回路チップ１１は、モールデ
ィングで封止されて、半導体集積回路パッケージ１３に
一体化され、パッケージ１３とにより半導体集積回路を
構成する。
【００１４】図２に示すように、半導体集積回路チップ
１１のボンディングパッド部１２の近傍には、ボンディ
ングメタライズ部１５の端子番号（外部端子１４の端子
番号）に夫々対応する数字から成る記号１７が付されて
いる。記号１７は、半導体集積回路パッケージ１３の両
側部に設けられた外部端子１４の端子番号と同様に、反
時計回りに昇順に付されている。記号１７は、場合によ
っては文字で表すことも可能であり、また、ボンディン
グパッド部１２そのものに形成することも可能である。
１１のボンディングパッド部１２の近傍には、ボンディ
ングメタライズ部１５の端子番号（外部端子１４の端子
番号）に夫々対応する数字から成る記号１７が付されて
いる。記号１７は、半導体集積回路パッケージ１３の両
側部に設けられた外部端子１４の端子番号と同様に、反
時計回りに昇順に付されている。記号１７は、場合によ
っては文字で表すことも可能であり、また、ボンディン
グパッド部１２そのものに形成することも可能である。
【００１５】記号１７は、半導体集積回路チップ１１に
形成される電極パターンと同層の金属層（メタライズ
層）に、フォトリソグラフィ等で形成される。このた
め、記号１７を電極パターンと同時に形成できるので、
半導体集積回路チップ１１の製造工程が増加することは
なく、コストアップを回避することができる。
形成される電極パターンと同層の金属層（メタライズ
層）に、フォトリソグラフィ等で形成される。このた
め、記号１７を電極パターンと同時に形成できるので、
半導体集積回路チップ１１の製造工程が増加することは
なく、コストアップを回避することができる。
【００１６】上記構成の半導体集積回路チップ１１によ
ると、ボンディングパッド部近傍の記号１７を視認する
ことにより、対応するボンディングメタライズ部１５及
び外部端子１４の端子番号を容易に認識することができ
る。このため、半導体集積回路チップ１１の不良内容を
認識しつつ不良解析の作業を正確に且つ迅速に進めるこ
とができる。また、本半導体集積回路チップ１１による
と、ワイヤボンディング時におけるボンディングミスも
回避することができる。
ると、ボンディングパッド部近傍の記号１７を視認する
ことにより、対応するボンディングメタライズ部１５及
び外部端子１４の端子番号を容易に認識することができ
る。このため、半導体集積回路チップ１１の不良内容を
認識しつつ不良解析の作業を正確に且つ迅速に進めるこ
とができる。また、本半導体集積回路チップ１１による
と、ワイヤボンディング時におけるボンディングミスも
回避することができる。
【００１７】本半導体集積回路チップ１１では、搭載さ
れるべき半導体集積回路パッケージに、ボンディングメ
タライズ部に端子番号等を付したような特殊構造のもの
を用いなくても良い。このため、１種類の半導体集積回
路チップ１１を、種々の半導体集積回路パッケージに共
通に使用できるので、汎用性を広げ、コストアップを回
避することができる。
れるべき半導体集積回路パッケージに、ボンディングメ
タライズ部に端子番号等を付したような特殊構造のもの
を用いなくても良い。このため、１種類の半導体集積回
路チップ１１を、種々の半導体集積回路パッケージに共
通に使用できるので、汎用性を広げ、コストアップを回
避することができる。
【００１８】なお、本半導体集積回路チップ１３を、ベ
アチップ実装等のように、半導体集積回路パッケージに
依存しない実装形態に利用することもできる。
アチップ実装等のように、半導体集積回路パッケージに
依存しない実装形態に利用することもできる。
【００１９】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明の半導体集積回路チップは、
上記実施形態例の構成にのみ限定されるものではなく、
上記実施形態例の構成から種々の修正及び変更を施した
半導体集積回路チップも、本発明の範囲に含まれる。
づいて説明したが、本発明の半導体集積回路チップは、
上記実施形態例の構成にのみ限定されるものではなく、
上記実施形態例の構成から種々の修正及び変更を施した
半導体集積回路チップも、本発明の範囲に含まれる。
【００２０】
【発明の効果】以上説明したように、本発明の半導体集
積回路チップによると、ボンディングパッド部を視認す
ることによって、外部端子の対応する端子番号を容易に
認識することができるので、不良解析を正確に且つ迅速
に実施することができる。また、１種類の半導体集積回
路チップを種々の半導体集積回路パッケージに共通に用
いることができるので、汎用性を広げ、コストアップを
回避することができる。
積回路チップによると、ボンディングパッド部を視認す
ることによって、外部端子の対応する端子番号を容易に
認識することができるので、不良解析を正確に且つ迅速
に実施することができる。また、１種類の半導体集積回
路チップを種々の半導体集積回路パッケージに共通に用
いることができるので、汎用性を広げ、コストアップを
回避することができる。
【図１】本発明の一実施形態例の半導体集積回路チップ
を半導体集積回路パッケージに搭載した状態で示す平面
図である。
を半導体集積回路パッケージに搭載した状態で示す平面
図である。
【図２】半導体集積回路チップの端子番号を付した部分
を示す拡大斜視図である。
を示す拡大斜視図である。
１１ 半導体集積回路チップ １２ ボンディングパッド部 １３ 半導体集積回路パッケージ １４ 外部端子（外部の接続端子） １５ ボンディングメタライズ部（外部の接続端子） １６ ボンディングワイヤ １７ 記号
Claims (2)
- 【請求項１】 各ボンディングパッド部が、対応する外
部の接続端子に夫々電気的に接続される半導体集積回路
チップにおいて、 ボンディングパッド部又は該ボンディングパッド部の近
傍に、接続されるべき接続端子の端子番号に夫々対応す
る記号が付されていることを特徴とする半導体集積回路
チップ。 - 【請求項２】 前記記号は、文字又は数字から成り、電
極パターンと同層の金属層に形成されていることを特徴
とする請求項１に記載の半導体集積回路チップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9020176A JPH10223678A (ja) | 1997-02-03 | 1997-02-03 | 半導体集積回路チップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9020176A JPH10223678A (ja) | 1997-02-03 | 1997-02-03 | 半導体集積回路チップ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10223678A true JPH10223678A (ja) | 1998-08-21 |
Family
ID=12019878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9020176A Pending JPH10223678A (ja) | 1997-02-03 | 1997-02-03 | 半導体集積回路チップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10223678A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8164168B2 (en) | 2006-06-30 | 2012-04-24 | Oki Semiconductor Co., Ltd. | Semiconductor package |
-
1997
- 1997-02-03 JP JP9020176A patent/JPH10223678A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8164168B2 (en) | 2006-06-30 | 2012-04-24 | Oki Semiconductor Co., Ltd. | Semiconductor package |
| US8436480B2 (en) | 2006-06-30 | 2013-05-07 | Oki Semiconductor Co., Ltd. | Semiconductor package |
| US8653669B2 (en) | 2006-06-30 | 2014-02-18 | Lapis Semiconductor Co., Ltd. | Semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1098132A (ja) | チップサイズ半導体パッケージ及びその製造方法 | |
| CN1101598C (zh) | 半导体装置用基板、半导体装置及其制造方法、电路基板和电子装置 | |
| JPH10223678A (ja) | 半導体集積回路チップ | |
| JPH0582582A (ja) | 半導体装置 | |
| JPH10275887A (ja) | 半導体装置 | |
| JPH088385A (ja) | 樹脂封止型半導体装置 | |
| US6441472B1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH09129798A (ja) | 電子部品およびその製法 | |
| CN101527293A (zh) | 四方扁平无引脚型态封装结构以及导线架 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| KR19980064438A (ko) | 집적 회로용 극미세 피치 리드 프레임 | |
| JP3179414B2 (ja) | 半導体装置及びその製造方法 | |
| KR960002496B1 (ko) | 반도체 패키지 | |
| JPH05291345A (ja) | 半導体装置 | |
| JP2522182B2 (ja) | 半導体装置 | |
| JP2698452B2 (ja) | 樹脂封止型半導体装置及びその組立方法 | |
| JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
| CN121712035A (zh) | 半导体装置及其制造方法 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JP2912813B2 (ja) | 電子部品 | |
| CN120690772A (zh) | 封装结构及封装方法 | |
| KR200235610Y1 (ko) | 적층형반도체패키지 | |
| JPH07201937A (ja) | 半導体装置 | |
| JPH0936158A (ja) | パッケージ型半導体装置の構造 | |
| JPH08222680A (ja) | 樹脂封止型半導体装置 |