JPH05291345A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05291345A
JPH05291345A JP4085284A JP8528492A JPH05291345A JP H05291345 A JPH05291345 A JP H05291345A JP 4085284 A JP4085284 A JP 4085284A JP 8528492 A JP8528492 A JP 8528492A JP H05291345 A JPH05291345 A JP H05291345A
Authority
JP
Japan
Prior art keywords
flip chip
semiconductor device
chip
lead frame
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4085284A
Other languages
English (en)
Inventor
Hidemi Maruta
秀己 丸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4085284A priority Critical patent/JPH05291345A/ja
Publication of JPH05291345A publication Critical patent/JPH05291345A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 外形を大きくすることなく、集積密度を向上
させ、また、フリップチップの半導体装置の信頼性を高
める 【構成】 ダイパッドを有しないリードフレーム２のイ
ンナーリード２ａに、フリップチップ３の表面側の電極
３ａを接続し、フリップチップ３の裏面側にワイヤボン
ディング用チップ４を接合してワイヤボンディングして
いる。また、ダイパッドを有しないリードフレーム２の
インナーリード２ａに、フリップチップ３の表面側の電
極３ａを接続して樹脂７でモールドしている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、さ
らに詳しくは、回路パターンが形成されている表面側を
下にして（フェイスダウン）ボンディングするフリップ
チップを備えた半導体装置に関する。
【０００２】
【従来の技術】図４は、従来例の半導体装置の断面図で
あり、図５はその半導体装置に使用されるリードフレー
ムの平面図である。
【０００３】半導体装置１０は、リードフレーム２0の
ダイパッド（マウント部）２0ｂ上にワイヤボンディン
グ用チップ４0がダイボンド用樹脂５などで接合され、
このチップ４0の図示していない外部引出用電極にイン
ナーリード２0ａが金属細線６でワイヤボンディングさ
れ、これらの周囲が樹脂７でモールドされて構成されて
いる。
【０００４】図６は、他の従来例の半導体装置の断面図
である。
【０００５】この半導体装置１１は、フリップチップ３
0の表面側のバンプ電極３0ａが、プリント配線基板１２
の電極パッド１２ａに接続され、該フリップチップ３0
表面側の回路パターン保護用の樹脂１３がコーティング
されて構成されている。
【０００６】
【発明が解決しようとする課題】ところが、図４に示さ
れる従来例の半導体装置１０では、集積密度を高めるた
めに、複数のチップ４0をダイパッド２0ｂに接合する場
合には、ダイパッド２0ｂを大きくしなければならず、
したがって、半導体装置１０の外形が大きくなるという
難点がある。
【０００７】また、図６に示される従来例の半導体装置
１１では、プリント配線基板１２に接続されたフリップ
チップ３0は、回路パターンを保護するために樹脂１３
がコーティングされているだけであるので、樹脂モール
ドした場合に比べて、気密性に劣り、水分の侵入などに
よってフリップチップ３0の性能が劣化するといった難
点がある。
【０００８】本発明は、上述の点に鑑みて為されたもの
であって、外形を大きくすることなく、集積密度を向上
させることを目的とし、また、フリップチップの半導体
装置において樹脂モールドを行えるようにして信頼性を
高めることを目的とする。
【０００９】
【課題を解決するための手段】本発明では、上述の目的
を達成するために、次のように構成している。
【００１０】すなわち、請求項第１項に記載の本発明の
半導体装置は、ダイパッドを有しないリードフレームの
インナーリードに、フリップチップの表面側の電極が接
続され、このフリップチップの裏面側に、ワイヤボンデ
ィング用チップが接合され、該ワイヤボンディング用チ
ップの表面側の電極と前記リードフレームのインナーリ
ードとがワイヤボンディングされることを特徴としてい
る。
【００１１】また、請求項第２項に記載の本発明の半導
体装置は、ダイパッドを有しないリードフレームのイン
ナーリードに、フリップチップの表面側の電極が接続さ
れ、フリップチップおよびインナーリードが樹脂モール
ドされてなるものである。
【００１２】
【作用】請求項第１項記載の本発明によれば、リードフ
レームは、ダイパッドを有していないので、フリップチ
ップの表面側の回路パターンがダイパッドに接触するこ
となく、該フリップチップの電極をリードフレームのイ
ンナーリードの接続でき、このフリップチップに、ワイ
ヤボンディング用チップを重ねることができるので、ダ
イパッドを大きくして複数のチップを並べる従来例のよ
うに外形が大きくなることなく、集積密度を高めること
ができる。
【００１３】また、請求項第２項記載の本発明によれ
ば、フリップチップをリードフレームのインナーリード
に直接ボンディングして樹脂モールドするので、保護用
の樹脂がコーティングされるだけの従来例に比べて気密
性が向上し、信頼性が高まることになる。
【００１４】
【実施例】以下、図面によって本発明の実施例につい
て、詳細に説明する。
【００１５】実施例１．図１は、請求項第１項記載の本
発明の一実施例の半導体装置の断面図であり、図２は、
図１の半導体装置に使用されるリードフレームの平面図
である。
【００１６】この実施例の半導体装置１は、外形を大き
くすることなく、集積密度を向上させるために、リード
フレーム２のインナーリード２ａに、フリップチップ３
のバンプ電極３ａが接続されており、このフリップチッ
プ３の裏面上に、ワイヤボンディング用チップ４の裏面
がダイボンディング用樹脂５などによって接合されてい
る。
【００１７】このようにフリップチップ３をインナーリ
ード２ａに直接接続するので、フリップチップ３の表面
側の回路パターンがリードフレーム２のダイスパッドに
接触することのないように、リードフレーム２には、従
来例のようなダイスパッドが設けられていない。
【００１８】フリップチップ３の裏面に接合されたワイ
ヤボンディング用チップ４は、その表面側の電極とリー
ドフレーム２のインナーリード２ａとが金属細線６でワ
イヤボンディングされた後、これらの周囲が樹脂７でモ
ールドされて構成される。
【００１９】このようにフリップチップ３の上に、ワイ
ヤボンディング用チップ４を重ねる構造としているの
で、ダイパッドを大きくして複数のチップを並べる従来
例のように半導体装置の外形が大きくなることなく、集
積密度を高めることができる。 実施例２．図３は、請求項第２項記載の本発明の一実施
例の半導体装置８の断面図であり、上述の従来例に対応
する部分には、同一の参照符を付す。
【００２０】この実施例は、半導体装置８は、フリップ
チップ３を、上述の実施例と同様にダイスパッドを有し
ていないリードフレーム２のインナーリード２ａに接続
し、トランスファモールド法によって樹脂７でモールド
されて形成されている。
【００２１】このようにフリップチップ３が、リードフ
レーム２のインナーリード２ａに直接接続されて樹脂モ
ールドされるので、保護用の樹脂がコーティングされる
従来例に比べて気密性が向上し、フリップチップ３の信
頼性が高まることになり、また、フリップチップにおい
てもモノリシックＩＣを得ることが可能となる。
【００２２】特に、リードフレーム２には、従来例のよ
うなダイパッドが設けられていないので、樹脂モールド
の際に、樹脂７がフリップチップ３の回路パターン側に
円滑に入り込んで確実な封止が行われることになる。
【００２３】
【発明の効果】以上のように請求項第１項記載の本発明
によれば、フリップチップに、ワイヤボンディング用チ
ップを重ねる構造としているので、ダイパッドを大きく
して複数のチップを並べる従来例のように外形が大きく
なることなく、集積密度を高めることができる。
【００２４】また、請求項第２項記載の本発明によれ
ば、フリップチップをリードフレームのインナーリード
に直接ボンディングして樹脂モールドするので、保護用
の樹脂がコーティングされるだけの従来例に比べて気密
性が向上し、半導体装置の信頼性が高まることになる。
【図面の簡単な説明】
【図１】本発明の一実施例の断面図である。
【図２】図１に使用されるリードフレームの平面図であ
る。
【図３】本発明の他の実施例の断面図である。
【図４】従来例の断面図である。
【図５】図４のリードフレームの平面図である。
【図６】他の従来例の断面図である。
【符号の説明】
１，８，１０，１１ 半導体装置 ２，２0 リードフレーム ３，３0 フリップチップ ４，４0 ワイヤボンディング用チップ ７ 樹脂

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ダイパッドを有しないリードフレームの
    インナーリードに、フリップチップの表面側の電極が接
    続され、このフリップチップの裏面側に、ワイヤボンデ
    ィング用チップが接合され、該ワイヤボンディング用チ
    ップ表面側の電極と前記リードフレームのインナーリー
    ドとがワイヤボンディングされることを特徴とする半導
    体装置。
  2. 【請求項２】 ダイパッドを有しないリードフレームの
    インナーリードに、フリップチップの表面側の電極が接
    続され、前記フリップチップおよびインナーリードが樹
    脂モールドされてなる半導体装置。
JP4085284A 1992-04-07 1992-04-07 半導体装置 Pending JPH05291345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4085284A JPH05291345A (ja) 1992-04-07 1992-04-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4085284A JPH05291345A (ja) 1992-04-07 1992-04-07 半導体装置

Publications (1)

Publication Number Publication Date
JPH05291345A true JPH05291345A (ja) 1993-11-05

Family

ID=13854277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4085284A Pending JPH05291345A (ja) 1992-04-07 1992-04-07 半導体装置

Country Status (1)

Country Link
JP (1) JPH05291345A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
JP2007201323A (ja) * 2006-01-30 2007-08-09 Denso Corp 電子部品の接続構造
JP2015070036A (ja) * 2013-09-27 2015-04-13 ローム株式会社 半導体装置および電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
JP2007201323A (ja) * 2006-01-30 2007-08-09 Denso Corp 電子部品の接続構造
JP2015070036A (ja) * 2013-09-27 2015-04-13 ローム株式会社 半導体装置および電子機器

Similar Documents

Publication Publication Date Title
US6882056B2 (en) Multi-chip package type semiconductor device
US5770888A (en) Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
US7115441B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US6608388B2 (en) Delamination-preventing substrate and semiconductor package with the same
US6853059B1 (en) Semiconductor package having improved adhesiveness and ground bonding
US6277670B1 (en) Semiconductor chip package and fabrication method thereof
US20060049523A1 (en) Wire-bonding method for connecting wire-bond pads and chip and the structure formed thereby
KR100891649B1 (ko) 반도체 패키지 제조방법
JP3316450B2 (ja) 半導体装置
JPH07101698B2 (ja) 樹脂封止型半導体装置の製造方法
JP2533012B2 (ja) 表面実装型半導体装置
JP3702152B2 (ja) 半導体装置
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JP3036339B2 (ja) 半導体装置
JP3109490B2 (ja) 半導体装置
JPH08115941A (ja) 半導体装置
JP2913858B2 (ja) 混成集積回路
JP2522182B2 (ja) 半導体装置
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
JP2890795B2 (ja) 混成集積回路
JP2002368184A (ja) マルチチップ半導体装置
JPH0521649A (ja) 半導体装置
JPH0851181A (ja) 樹脂封止型半導体装置
JPH11297738A (ja) 半導体チップの基板実装構造
JPH1154537A (ja) 半導体装置およびその製造方法