JPH1022392A - 集積回路レイアウト装置 - Google Patents

Abstract

(57)【要約】 【課題】 レイアウト後にタイミングエラーが発生した
場合に、再レイアウトや回路変更を行わなければなら
ず、作業効率が悪く、新たなタイミングエラーを発生さ
せる可能性があるなどの課題があった。 【解決手段】 セル抽出部６は、仮想遅延シミュレーシ
ョンの結果に基づいて、タイミングマージンの少ないセ
ルの抽出を行い、自動配置配線部９は、セル抽出部６に
より抽出されたタイミングマージンの少ないセルを配置
する際に、そのセルに隣接する領域に所定のセル未配置
領域を確保するものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、入力された回路
図に基づいて集積回路を構成する各種セルや配線のレイ
アウトパターンを設計するための集積回路レイアウト装
置に関するものである。

【０００２】

【従来の技術】従来の集積回路のレイアウト設計は、一
般にＣＡＤシステム等のコンピュータシステムを用いて
行われている。図１０は従来の集積回路レイアウト装置
の構成を示す概略図である。図において、３１は回路図
を入力するための入力部、３２は入力された回路図から
そのネットリストを抽出するネットリスト抽出部、３３
はネットリスト抽出部３２において抽出したネットリス
トを記憶するネットリスト記憶部、３４は遅延シミュレ
ーションを実行するシミュレーション部、３５は遅延シ
ミュレーションの結果を記憶するシミュレーション結果
記憶部、３６は遅延シミュレーションの結果に基づい
て、各セルに対する遅延時間やタイミングが規格を満足
するか否かの判定を行う判定部、３７は遅延シミュレー
ションの結果に基づいて、集積回路を構成する各セル及
び配線のレイアウトを実行する自動配置配線部、３８は
自動配置配線部３７におけるレイアウト結果をマスクデ
ータとして格納するマスクデータ格納部である。

【０００３】次に動作について説明する。入力部３１で
は、回路図エディタ等を用いて集積回路の回路図が入力
される。ネットリスト抽出部３２は、入力部３１で入力
された回路図からネットリストの抽出を行い、抽出した
ネットリストは、ネットリスト記憶部３３に格納され
る。シミュレーション部３４は、このネットリストに対
して仮想遅延シミュレーションを実行し、集積回路を構
成する各セルに対する遅延時間やタイミングを計算す
る。この仮想遅延シミュレーションにおいては、セルの
配置及びその間の配線が実際に確定していないため、配
線長がどの程度になるかを予測して見積もることによっ
て、遅延時間及びタイミングの計算が行われる。シミュ
レーション部３４における仮想遅延シミュレーションの
結果は、シミュレーション結果記憶部３５に記憶され
る。判定部３６は、仮想遅延シミュレーションの結果に
基づいて、遅延時間やタイミングが規格を満たしている
か否かの判定を行う。このとき、規格を満たしていない
セルが存在する場合は、入力部３１において回路の修正
を行って再度仮想遅延シミュレーションが行われる。判
定部３６において規格を満たしていると判定された場合
は、自動配置配線部３７において、仮想遅延シミュレー
ションの結果に基づいたセルの配置及びセル間の配線が
行われる。

【０００４】このようにして、全てのセルに対する配置
及び配線が終了すると、そのレイアウト結果に基づいた
詳細遅延シミュレーションが、シミュレーション部３４
において実行される。この詳細遅延シミュレーションの
結果は、仮想遅延シミュレーションの場合と同様に、シ
ミュレーション結果記憶部３５に記憶される。判定部３
６は、詳細遅延シミュレーションの結果に基づいて、遅
延時間やタイミングが規格を満たしているか否かの判定
を行い、規格を満たしている場合は、自動配置配線部３
７におけるレイアウト結果が、マスクデータとしてマス
クデータ格納部３８に格納される。

【０００５】図１１は、従来の集積回路レイアウト装置
におけるレイアウト結果の一例を示す概略図であり、図
において、４０はレイアウトを行う機能ブロック、４
１，４２，４３はレイアウトされた各種セル、４４はセ
ルをレイアウト可能な領域、４５は機能ブロック内の各
セルを接続する配線である。このように、従来の集積回
路レイアウト装置においては、機能ブロック４０内の、
セルをレイアウト可能な領域４４に、セルが隙間なく配
置される。そのため、判定部３６が、レイアウト後の詳
細遅延シミュレーションに対して、遅延時間やタイミン
グが規格を満たしていないと判定した場合、即ちレイア
ウト後の詳細遅延シミュレーションにおいてタイミング
エラーが発生した場合に、既に配置されている他のセル
及び配線に影響を及ぼすことなく、問題のセルをより出
力の高いセルに置き換えることができず、従って、再レ
イアウトや回路変更を行わなければならなかった。例え
ば、セル４２が駆動するセルにタイミングエラーが発生
し、セル４２をより駆動能力の大きいセルに置き換える
場合には、まずセル４２と隣接するセル４３を移動し、
さらにセル４３の移動によって影響を受ける全てのセル
及び配線を移動しなければならなかった。このように再
レイアウトを繰り返すことは、作業効率を悪化させるだ
けでなく、新たにタイミングエラーを発生させる可能性
もあった。

【０００６】

【発明が解決しようとする課題】従来の集積回路レイア
ウト装置は以上のように構成されているので、レイアウ
ト後の詳細遅延シミュレーションにおいてタイミングエ
ラーが発生した場合に、再レイアウトや回路変更を行わ
なければならず、作業効率が悪く、更には、新たなタイ
ミングエラーを発生させる可能性があるなどの課題があ
った。

【０００７】また、この発明に類似する技術として、特
開平５−８２７２５号公報には、自動配置配線後にセル
の配置換えを行うことなく、信号伝播遅延時間を調整す
ることができる自動配置配線方法が記載されており、こ
の自動配置配線方法においては、レイアウト前にネット
を指定し、自動配置の際に指定ネットに接続されるセル
の近くに容量選択セルを配置しておくことで、配線後に
遅延が問題になった場合に、セルの配置を変更すること
なく修正することを可能としている。

【０００８】更に、特開平５−１７５３３６号公報に
は、配置配線の処理の後に、比較的容易にスキュー調整
することができる集積回路が記載されており、この集積
回路においては、配線の下に容量部を設けることで、レ
イアウト後のスキュー調整をし易くしている。

【０００９】しかしながら、上記の方法及び集積回路に
おいては、特別な容量選択セルまたは容量部を予め設け
ておかなければならず、集積回路における集積度の向上
の妨げになるなどの課題があった。

【００１０】この発明は上記のような課題を解決するた
めになされたもので、レイアウト後にタイミングエラー
が発生した場合に、セルを置き換えることにより発生し
たタイミングエラーを容易に解消することが可能であ
り、更には、セルの置き換えにより生じる、他のセル及
び配線に対するレイアウト変更を最小限に抑えることが
可能な集積回路レイアウト装置を得ることを目的とす
る。

【００１１】また、この発明は、レイアウトの際にマー
ジンを取り過ぎることがなく、集積度を向上させること
が可能な集積回路レイアウト装置を得ることを目的とす
る。

【００１２】

【課題を解決するための手段】請求項１記載の発明に係
る集積回路レイアウト装置は、セル抽出手段が、仮想遅
延シミュレーションの結果に基づいて、タイミングマー
ジンの少ないセルの抽出を行い、自動配置配線手段が、
セル抽出手段により抽出されたタイミングマージンの少
ないセルを配置する際に、そのセルに隣接する領域に所
定のセル未配置領域を確保するように構成されたもので
ある。

【００１３】請求項２記載の発明に係る集積回路レイア
ウト装置は、シミュレーション手段が、レイアウト後の
詳細遅延シミュレーションを実行し、自動配置配線手段
が、詳細遅延シミュレーションにおいて、セル抽出手段
により抽出されたタイミングマージンの少ないセルに関
連するタイミングエラーが発生した場合に、そのセルに
隣接して確保されたセル未配置領域を利用して、そのセ
ルを、同一の機能を有し且つより駆動能力の大きいセル
に置き換えるように構成されたものである。

【００１４】請求項３記載の発明に係る集積回路レイア
ウト装置は、詳細遅延シミュレーションにおいて、セル
抽出手段により抽出されたタイミングマージンの少ない
セルに関連するタイミングエラーが発生しない場合に、
セル抽出手段が、詳細遅延シミュレーションの結果に基
づいてタイミングマージンの少ないセルの抽出を行い、
自動配置配線手段が、抽出されたセルに隣接する領域に
セル未配置領域が存在する場合に、抽出されたセルを、
同一の機能を有し且つより駆動能力の大きいセルに置き
換えるように構成されたものである。

【００１５】請求項４記載の発明に係る集積回路レイア
ウト装置は、セル抽出手段が、機能ブロック間を駆動す
るセルの中から、タイミングマージンの少ないセルの抽
出を行うように構成されたものである。

【００１６】請求項５記載の発明に係る集積回路レイア
ウト装置は、セル抽出手段が、仮想遅延シミュレーショ
ンの結果に基づいて、駆動能力が最大のセルの中から、
タイミングマージンの少ないセルの抽出を行い、自動配
置配線手段が、セル抽出手段により抽出されたタイミン
グマージンの少ないセルに対する配線を行う際に、その
配線の下に所定のセル未配置領域を確保するように構成
されたものである。

【００１７】請求項６記載の発明に係る集積回路レイア
ウト装置は、シミュレーション手段が、レイアウト後の
詳細遅延シミュレーションを実行し、自動配置配線手段
が、詳細遅延シミュレーションにおいて、セル抽出手段
により抽出されたタイミングマージンの少ないセルに関
連するタイミングエラーが発生した場合に、そのセルに
対する配線の下に確保されたセル未配置領域に、同一の
機能を有する新たなセルを配置するように構成されたも
のである。

【００１８】請求項７記載の発明に係る集積回路レイア
ウト装置は、詳細遅延シミュレーションにおいて、セル
抽出手段により抽出されたタイミングマージンの少ない
セルに関連するタイミングエラーが発生しない場合に、
セル抽出手段が、詳細遅延シミュレーションの結果に基
づいて、駆動能力が最大のセルの中から、タイミングマ
ージンの少ないセルの抽出を行い、自動配置配線手段
が、抽出されたセルに対する配線の下にセル未配置領域
が存在する場合に、そのセル未配置領域に、同一の機能
を有する新たなセルを配置するように構成されたもので
ある。

【００１９】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による集
積回路レイアウト装置の構成を示す概略図である。図に
おいて、１は回路図を入力するための入力部、２は入力
された回路図からそのネットリストを抽出するネットリ
スト抽出部、３はネットリスト抽出部２において抽出し
たネットリストを記憶するネットリスト記憶部、４は遅
延シミュレーションを実行するシミュレーション部（シ
ミュレーション手段）、５は遅延シミュレーションの結
果を記憶するためのシミュレーション結果記憶部、６は
遅延シミュレーションの結果に基づいて、実際にレイア
ウトを行った場合にタイミングエラーが生じる可能性の
ある、即ちタイミングマージンの少ないセルを抽出する
セル抽出部（セル抽出手段）、７はセル抽出部６におけ
るセル抽出結果を記憶するためのセル抽出結果記憶部、
８はシミュレーション部４における遅延シミュレーショ
ンの結果に基づいて、各セルに対する遅延時間やタイミ
ングが規格を満足するか否かの判定を行う判定部、９は
シミュレーション部４における遅延シミュレーションの
結果及びセル抽出部６におけるセル抽出結果に基づい
て、集積回路を構成する各セル及び配線のレイアウトを
実行する自動配置配線部（自動配置配線手段）、１０は
セル毎に、そのセルと同じ機能を有し、駆動能力だけが
大きくなるような置き換え可能セルが予め登録されてい
るセル置換データ記憶部、１１は自動配置配線部９にお
けるレイアウト結果をマスクデータとして格納するマス
クデータ格納部である。

【００２０】次に動作について説明する。図２は、この
発明の実施の形態１による集積回路レイアウト装置の動
作を示すフローチャートである。ステップＳＴ１におい
ては、入力部１により、回路図エディタ等を用いて集積
回路の回路図が入力される。ステップＳＴ２において
は、ネットリスト抽出部２により、この入力された回路
図からのネットリストの抽出が行われ、抽出したネット
リストは、ネットリスト記憶部３に格納される。ステッ
プＳＴ３においては、抽出したネットリストを用いて、
回路が決められたデザインルールにそったものであるか
否かの検証が行われ、デザインルールに反する場合に
は、ステップＳＴ１に戻り、入力部１により回路の修正
や変更が行われる。

【００２１】ステップＳＴ４においては、シミュレーシ
ョン部４により、抽出したネットリストに対して仮想遅
延シミュレーションが行われ、集積回路を構成する各セ
ルに対して遅延時間及びタイミングが計算される。ここ
で、仮想遅延シミュレーションの結果、例えばセル毎の
タイミング情報は、シミュレーション結果記憶部５に記
憶される。この仮想遅延シミュレーションにおいては、
セルの配置及びその間の配線が実際に確定していないた
め、配線長がどの程度になるかを予測して見積もること
によって、遅延時間及びタイミングの計算が行われる。

【００２２】ステップＳＴ５においては、判定部８によ
り、シミュレーション部４における仮想遅延シミュレー
ションの結果に基づいて、遅延時間やタイミングが規格
を満足するか否かの判定が行われ、規格を満たしていな
い場合には、ステップＳＴ１に戻り、入力部１により回
路の修正や変更が行われる。

【００２３】一方、ステップＳＴ５において、判定部８
が規格を満たしていると判定した場合は、ステップＳＴ
６において、セル抽出部６により、仮想遅延シミュレー
ションの結果に基づいて、タイミングマージンの少ない
セル、即ち実際にレイアウトを行った場合にタイミング
エラーが生じる可能性のあるセルの抽出が行われる。セ
ル抽出結果、即ちタイミングマージンの少ないセルの情
報は、セル抽出結果記憶部７に記憶される。

【００２４】ここで、図３を用いて、セル抽出部６にお
けるセルの抽出方法を説明する。回路中のフリップフロ
ップが正しく動作するためには、クロック信号とデータ
信号の変化するタイミングが重要となる。図に示したタ
イミングチャートにおいては、クロック信号ＣＬＫが立
ち上がる前にデータを正しく取り込む必要があり、この
ためには、データ信号が変化して確定するまでに要する
時間、即ちセットアップ時間を考慮する必要がある。図
において、データ入力Ａは、クロック信号ＣＬＫの立ち
上がりに対して、セットアップに必要な時間よりも十分
前に確定しており、タイミングマージンは十分にある。
一方、データ入力Ｂは、必要なセットアップ時間は満足
しているが、タイミングマージンは少ない。また、デー
タ入力Ｃは、必要なセットアップ時間を満足していない
ため、タイミングエラーである。セル抽出部６は、仮想
遅延シミュレーションの結果に基づいて、データ入力Ｂ
のようなタイミングマージンの少ない信号を駆動してい
るセルを、タイミングマージンの少ないセルとして抽出
するものとする。なお、セルの抽出は、そのセルの最大
能力に対して、予め設定した基準値を超えているか否か
により判断することができ、ここでは、駆動能力の９０
％以上となっているセルを抽出するものとする。ここ
で、駆動能力とは、あるセルが次段のセル及び配線をロ
ーレベルからハイレベルに、またはハイレベルからロー
レベルに変化させるために必要な能力を意味する。

【００２５】ステップＳＴ７においては、自動配置配線
部９により、仮想遅延シミュレーションの結果及びセル
抽出部６におけるセル抽出結果に基づいて、集積回路を
構成する各セル及び配線のレイアウトが行われる。この
とき、自動配置配線部９は、セル抽出部６において抽出
されたタイミングマージンの少ないセルに対応する置き
換え可能セルを、予めセル置換データ記憶部１０から選
択しておく。

【００２６】図４は、セル置換データ記憶部１０に予め
記憶されている、対応セルリストの一例を示す説明図で
ある。このように、セル置換データ記憶部１０には、セ
ル毎に、そのセルと同じ機能を有し、駆動能力だけが大
きくなるような置き換え可能セルが予め登録されてお
り、例えば、セル抽出部６においてセルＡが抽出されて
いる場合には、自動配置配線部９は、セルＡに対応する
置き換え可能セルとしてセルＡ’をセル置換データ記憶
部１０から選択する。このセルＡ’は、セルＡと同じ機
能を有し、駆動能力だけがセルＡよりも大きいものであ
る。

【００２７】更に、ステップＳＴ７において、自動配置
配線部９は、セル抽出部６において抽出されたタイミン
グマージンの少ないセルを配置する際に、そのセルのレ
イアウトに必要な領域に加え、そのセルに隣接した領域
にセル未配置領域、即ち空領域を確保する。

【００２８】ここで、図５を用いて、このセル未配置領
域の残し方について説明する。タイミングマージンの少
ないセルとしてセルＡが抽出されており、セル置換デー
タ記憶部１０には、セルＡに対する置き換え可能セルと
してセルＡ’が登録されているものとする。置き換え可
能セルＡ’はセルＡよりも駆動能力が大きくなるため
に、セルＡ’のレイアウトに必要な領域は、セルＡのレ
イアウトに必要な領域よりも大きくなる。そこで、自動
配置配線部９は、セルＡを配置する際にセルＡのレイア
ウトに必要な領域に加え、セルＡに隣接した部分に、セ
ルＡとセルＡ’との差分に対応する空領域を、セル未配
置領域として確保する。

【００２９】このようにして、全てのセル及び配線のレ
イアウトが終了すると、ステップＳＴ８において、シミ
ュレーション部４により、自動配置配線部９におけるレ
イアウト結果に基づいた詳細遅延シミュレーションが実
行され、各セルに対して遅延時間及びタイミングが計算
される。

【００３０】前述の仮想遅延シミュレーションにおいて
は、セルの配置及びその間の配線が実際に確定していな
いため、配線長がどの程度になるかを予測して見積もる
ことによって、遅延時間及びタイミングの計算を行って
いたが、詳細遅延シミュレーションにおいては、セルの
配置及びその間の配線が実際に確定しているため、遅延
時間及びタイミングの計算をより正確に行うことができ
る。そのため、仮想遅延シミュレーションと詳細遅延シ
ミュレーションとの間で、遅延時間及びタイミングの計
算に誤差が生じることがある。

【００３１】続いて、ステップＳＴ９においては、判定
部８により、詳細遅延シミュレーションの結果に基づい
て、遅延時間及びタイミングが規格を満足するか否かの
判定が行われる。このとき、判定部８が、セル抽出部６
がタイミングマージンの少ないセルとして抽出したセル
Ａが駆動するセルに対して、タイミングエラーが発生し
たと判定した場合には、ステップＳＴ７に戻り、セルＡ
を置き換え可能セルＡ’に置き換えることにより、発生
したタイミングエラーを解消する。その際、セルＡ’
は、もとのセルＡの領域及びその隣接する領域に確保さ
れているセル未配置領域に配置され得るため、隣接する
セルを移動して再配置するなどの必要がなく、配線の移
動も最小限に抑えることができる。

【００３２】このようにしてタイミングエラーを解消し
た後、ステップＳＴ８において、再度、詳細遅延シミュ
レーションを行う。続いて、ステップＳＴ９において、
遅延時間やタイミングが規格を満足すれば、ステップＳ
Ｔ１０において、レイアウト結果をマスクデータとして
マスクデータ格納部１１に格納してレイアウトを終了す
る。

【００３３】次に、自動配置配線部９によるレイアウト
結果の一例を図６に示す。図において、１２は機能ブロ
ック、１３、１４及び１５はレイアウトされた各セル、
１６はセル１４に隣接するセル未配置領域、１７はセル
をレイアウト可能な領域、１８は機能ブロック内の各セ
ルを接続する配線である。ここでは、仮想遅延シミュレ
ーションの結果から、セル抽出部６が、タイミングマー
ジンの少ないセルとしてセル１４を抽出したものとす
る。このように、自動配置配線部９は、抽出されたセル
１４の配置の際に、セル１４のレイアウトに必要な領域
に加え、セル１４に隣接した領域にセル未配置領域１６
を確保する。そのため、例えばレイアウト前の仮想レベ
ルの配線長とレイアウト後の実際の配線長との間の誤差
により、レイアウト後の詳細遅延シミュレーションにお
いて、セル１４が駆動するセルにタイミングエラーが発
生した場合、セル１４を、セル１４と同一の機能を有
し、且つより駆動能力の大きいセルに置き換えることが
可能になる。また、図中に配線１８の変更箇所を点線で
示すが、セル１４の置き換えにより生じる、他のセル及
び配線に対するレイアウト変更を最小限に抑えることが
できる。更には、従来の集積回路レイアウト装置のよう
に特別な容量セルを設ける必要はなく、セルを配置する
領域内において必要になると推定される部分にのみ、セ
ル未配置領域を確保することができるため、レイアウト
の際にマージンを取り過ぎることがなく、集積回路の集
積度を向上させることができる。

【００３４】以上のように、この実施の形態１によれ
ば、セル抽出部６が、仮想遅延シミュレーションの結果
に基づいて、タイミングマージンの少ないセルを抽出
し、自動配置配線部９が、抽出したセルの配置の際にそ
のセルに隣接してセル未配置領域を確保するように構成
されているため、レイアウト後の詳細遅延シミュレーシ
ョンにおいて、抽出したセルに関連する、即ち抽出した
セルが駆動するセルに対してタイミングエラーが発生し
た場合に、その抽出したセルを、同一の機能を有し、且
つより駆動能力の大きなセルに置き換えることにより、
タイミングエラーを容易に解消することができると共に
他のセル及び配線に対するレイアウト変更についても最
小限に抑えることができ、更には、レイアウトの際にマ
ージンを取り過ぎることがなく、集積回路の高集積化を
図る際に有利な集積回路レイアウト装置を提供し得るな
どの効果が得られる。

【００３５】実施の形態２．集積回路のレイアウト設計
は、機能ブロック単位で行われる場合がある。このよう
な場合に、機能ブロック間の配線は、機能ブロック内の
配線と比較して、レイアウト前の仮想レベルの配線長と
レイアウト後の実際の配線長との間に誤差を生じやすい
ことが知られている。

【００３６】そこで、この実施の形態２においては、セ
ル抽出部６は、機能ブロック間を駆動するセル、即ちそ
のセルが属する機能ブロックとは別の機能ブロック内の
セルを駆動するようなセルを対象として、タイミングマ
ージンの少ないセルの抽出を行うものとする。なお、セ
ル抽出部６が、機能ブロック間を駆動するセルの中か
ら、タイミングマージンの少ないセルの抽出を行う点以
外は、前述の実施の形態１と同様であるため、構成及び
動作の説明は省略する。

【００３７】図７はこの発明の実施の形態２による集積
回路レイアウト装置におけるレイアウト結果の一例を示
す概略図であり、図において、１９はレイアウトを行う
マスター、２０は機能ブロック、２１は機能ブロック間
の配線である。なお、図１と重複するものについては説
明を省略する。

【００３８】このように、セル抽出部６は、機能ブロッ
ク１２のレイアウトの際に、セル１４の如く、機能ブロ
ック間、例えば機能ブロック１２及び機能ブロック２０
間を駆動するセルを対象として、タイミングマージンの
少ないセルの抽出を行い、自動配置配線部９は、セル抽
出部６により抽出されたタイミングマージンの少ないセ
ル１４を配置する際に、セル１４のレイアウトに必要な
領域に加え、セル１４に隣接した領域にセル未配置領域
１６を確保する。

【００３９】以上のように、この実施の形態２によれ
ば、セル抽出部６が、別の機能ブロック内のセルを駆動
するようなセルを対象として、タイミングマージンの少
ないセルの抽出を行い、自動配置配線部９が、抽出した
セルの配置の際にそのセルに隣接してセル未配置領域を
確保するように構成されているため、機能ブロック単位
でレイアウトを行う場合にタイミングエラーを引き起こ
しやすい、別の機能ブロック内のセルを駆動するような
セルに関連するタイミングエラーを、容易に解消するこ
とができると共に他のセル及び配線に対するレイアウト
変更についても最小限に抑えることができる集積回路レ
イアウト装置を提供し得るなどの効果が得られる。

【００４０】実施の形態３．タイミングエラーは、配線
長以外の条件、即ち温度変化、電圧の変動及び集積回路
製造プロセスにおけるバラツキ等によって引き起こされ
る場合がある。そこで、この実施の形態３においては、
上記実施の形態１及び実施の形態２においてタイミング
エラーが発生しない場合、即ちレイアウト後の詳細遅延
シミュレーションの際にタイミングエラーが発生しない
場合に、詳細遅延シミュレーションの結果に基づいて、
タイミングマージンの少ないセルの抽出を行い、抽出し
たセルに隣接する領域にセル未配置領域が存在する場合
に、抽出したセルを、同一の機能を有し、且つより駆動
能力の大きいセルに置き換えることにより、タイミング
マージンの拡大を図ることを可能にする。この実施の形
態３による集積回路レイアウト装置の構成については、
上記実施の形態１と同様であるため、説明を省略する。

【００４１】次に動作について説明する。図８は、この
発明の実施の形態３による集積回路レイアウト装置の動
作を示すフローチャートである。前述の実施の形態１と
重複する部分については、説明を省略する。

【００４２】ステップＳＴ９において、判定部８が、詳
細遅延シミュレーションの結果に基づいて、遅延時間及
びタイミングが規格を満足すると判定した場合、即ちレ
イアウト後の詳細遅延シミュレーションにおいてタイミ
ングエラーが発生しない場合に、ステップＳＴ１１にお
いて、セル抽出部６が、詳細遅延シミュレーションの結
果に基づいて、タイミングマージンの少ないセルの抽出
を行う。次に、ステップＳＴ１２において、判定部８
が、抽出されたセルに隣接する領域にセル未配置領域が
存在するか否かを判断して、抽出されたセルに隣接する
領域にセル未配置領域が存在する場合には、ステップＳ
Ｔ７に戻り、自動配置配線部９が、抽出されたセルを、
同一の機能を有し、且つより駆動能力の大きいセルに置
き換える。

【００４３】セル抽出部６における、詳細遅延シミュレ
ーションの結果に基づいた、タイミングマージンの少な
いセルの抽出方法は、前述の実施の形態１において説明
した、仮想遅延シミュレーションの結果に基づいたセル
の抽出の場合と同様にして行うことができる。また、タ
イミングマージンに対する基準値を予め設定しておき、
タイミングマージンがその基準値よりも少ないセルを抽
出するように構成してもよい。

【００４４】以上のように、この実施の形態３によれ
ば、レイアウト後の詳細遅延シミュレーションにおいて
タイミングエラーが発生しない場合に、セル抽出部６
が、詳細遅延シミュレーションの結果に基づいて、タイ
ミングマージンの少ないセルを抽出し、抽出されたセル
に隣接する領域にセル未配置領域が存在する場合に、自
動配置配線９が、抽出されたセルを、同一の機能を有
し、且つより駆動能力の大きいセルに置き換えるように
構成されているため、タイミングマージンの拡大を図る
ことができ、従って、温度変化、電圧の変動及び集積回
路製造プロセスにおけるバラツキ等によるタイミングエ
ラーの発生を抑制することができる集積回路レイアウト
装置を提供し得るなどの効果が得られる。

【００４５】実施の形態４．上記実施の形態１から実施
の形態３においては、セル抽出部６において抽出された
タイミングマージンの少ないセルは、同一の機能を有し
且つより駆動能力が大きいセルに置き換えられるように
構成されている。しかしながら、駆動能力が全てのセル
の中で最大であるようなセルに対しては、より駆動能力
の大きい置き換え可能セルが存在しないため、そのよう
な駆動能力が最大であるセルに関連してタイミングエラ
ーが発生した場合には、対応することができない。

【００４６】そこで、この実施の形態４においては、セ
ル抽出部６は、仮想遅延シミュレーションの結果に基づ
いて、駆動能力が最大のセルの中から、タイミングマー
ジンの少ないセルの抽出を行い、自動配置配線部９は、
セル抽出部６により、駆動能力が最大のセルの中から抽
出されたタイミングマージンの少ないセルに対する配線
を行う際に、その配線の下にセル未配置領域を確保す
る。更に、レイアウト後の詳細遅延シミュレーションに
おいて、セル抽出部６により、駆動能力が最大のセルの
中から抽出されたタイミングマージンの少ないセルに関
連してタイミングエラーが発生した場合には、自動配置
配線部９は、そのセルに対する配線の下に確保されてい
るセル未配置領域に同一の機能を有する新たなセルを配
置することにより、発生したタイミングエラーを解消す
る。

【００４７】なお、セル抽出部６が、駆動能力が最大の
セルの中から、タイミングマージンの少ないセルの抽出
を行う点、自動配置配線部９が、抽出されたセルの配線
の下にセル未配置領域を確保する点及びタイミングエラ
ーが発生した場合に、自動配置配線部９が、配線の下に
確保されているセル未配置領域に同一の機能を有する新
たなセルを配置する点以外は、上記実施の形態１から実
施の形態３と同様であるため、構成及び動作の説明は省
略する。また、セル置換データ記憶部１０には、駆動能
力が最大のセルに対する対応セルとして、同一の機能を
有するセルが予め登録されており、自動配置配線部９
は、抽出されたセルの配線の下に、セル置換データ記憶
部１０に登録されている対応セルのレイアウトに必要な
領域を、セル未配置領域として確保するものとする。

【００４８】図９はこの発明の実施の形態４による集積
回路レイアウト装置におけるレイアウト結果の一例を示
す概略図である。なお、図１及び図７と重複するものに
ついては説明を省略する。図において、２２は機能ブロ
ック２０内の各セルを駆動するセル、２３はセル２２が
駆動する配線２１の下に確保されたセル未配置領域であ
る。ここで、セル２２には、駆動能力が最大のセルが使
用されているものとする。

【００４９】このように、この実施の形態４において
は、セル抽出部６は、仮想遅延シミュレーションの結果
に基づいて、駆動能力が最大のセルの中から、タイミン
グマージンの少ないセル２２を抽出し、自動配置配線部
９は、セル置換データ記憶部１０から、抽出されたセル
２２の対応セルを選択し、仮想遅延シミュレーションの
結果及びセル抽出部６におけるセル抽出結果に基づい
て、そのセル２２が駆動する配線２１の下に、セル２２
の対応セルに応じてセル未配置領域２３を確保する。

【００５０】従って、実際のレイアウト後に、駆動能力
が最大のセル２２に関連してタイミングエラーが発生し
た場合に、セル２２が駆動する配線２１の下に確保され
ているセル未配置領域２３に、新たな駆動セルとして、
セル２２と同一の機能を有するセル２２の対応セルを配
置することによって、セル２２に関連したタイミングエ
ラーを解消することができる。

【００５１】以上のように、この実施の形態４によれ
ば、セル抽出部６は、仮想遅延シミュレーションの結果
に基づいて、駆動能力が最大のセルの中から、タイミン
グマージンの少ないセルを抽出し、自動配置配線部９
は、仮想遅延シミュレーションの結果及びセル抽出部６
におけるセル抽出結果に基づいて、そのセルが駆動する
配線の下にセル未配置領域を確保するように構成されて
いるため、駆動能力が最大であるセルに関連してタイミ
ングエラーが発生した場合においても、そのセルが駆動
する配線の下に確保されているセル未配置領域に、同一
の機能を有する新たな駆動セルを配置することによっ
て、駆動能力が最大であるセルに関連するタイミングエ
ラーを解消することができると共に他のセル及び配線に
対するレイアウト変更についても、最小限に抑えること
ができる集積回路レイアウト装置を提供し得るなどの効
果が得られる。

【００５２】

【発明の効果】以上のように、請求項１記載の発明によ
れば、セル抽出手段を、仮想遅延シミュレーションの結
果に基づいてタイミングマージンの少ないセルの抽出を
行うように構成すると共に、自動配置配線手段を、セル
抽出手段により抽出されたタイミングマージンの少ない
セルの配置の際に、そのセルに隣接する領域に所定のセ
ル未配置領域を確保するように構成したので、レイアウ
ト後に、抽出したセルに関連するタイミングエラーが発
生した場合に、セル未配置領域を利用してその抽出した
セルを、同一の機能を有し、且つより駆動能力の大きな
セルに置き換えることが可能であり、従って、レイアウ
ト後に発生したタイミングエラーを容易に解消すること
ができると共に他のセル及び配線に対するレイアウト変
更についても最小限に抑えることができ、更には、レイ
アウトの際にマージンを取り過ぎることがなく、集積回
路の高集積化を図る際に有利である効果がある。

【００５３】請求項２記載の発明によれば、シミュレー
ション手段を、レイアウト後に詳細遅延シミュレーショ
ンを実行するように構成すると共に、自動配置配線手段
を、詳細遅延シミュレーションにおいて、タイミングマ
ージンの少ないセルに関連するタイミングエラーが発生
した場合に、そのセルに隣接して確保されたセル未配置
領域を利用して、そのセルを、同一の機能を有し且つよ
り駆動能力の大きいセルに置き換えるように構成したの
で、レイアウト後の詳細遅延シミュレーションにおい
て、抽出したセルに関連してタイミングエラーが発生し
た場合に、セル未配置領域を利用して、発生したタイミ
ングエラーを自動的に解消することができると共に他の
セル及び配線に対するレイアウト変更についても最小限
に抑えることができ、更には、レイアウトの際にマージ
ンを取り過ぎることがなく、集積回路の高集積化を図る
際に有利である効果がある。

【００５４】請求項３記載の発明によれば、セル抽出手
段を、詳細遅延シミュレーションにおいて、タイミング
マージンの少ないセルに関連するタイミングエラーが発
生しない場合に、詳細遅延シミュレーションの結果に基
づいてタイミングマージンの少ないセルの抽出を行うよ
うに構成すると共に、自動配置配線手段を、抽出された
セルに隣接する領域にセル未配置領域が存在する場合
に、抽出されたセルを、同一の機能を有し且つより駆動
能力の大きいセルに置き換えるように構成したので、タ
イミングマージンの拡大を図ることができると共に温度
変化、電圧の変動及び集積回路製造プロセスにおけるバ
ラツキ等により生じるタイミングエラーを防止すること
ができる効果がある。

【００５５】請求項４記載の発明によれば、セル抽出手
段を、機能ブロック間を駆動するセルの中から、タイミ
ングマージンの少ないセルの抽出を行うように構成した
ので、機能ブロック単位でレイアウトを行う場合にタイ
ミングエラーを引き起こしやすい、別の機能ブロック内
のセルを駆動するようなセルに関連するタイミングエラ
ーを解消することができる効果がある。

【００５６】請求項５記載の発明によれば、セル抽出手
段を、仮想遅延シミュレーションの結果に基づいて、駆
動能力が最大のセルの中から、タイミングマージンの少
ないセルの抽出を行うように構成すると共に、自動配置
配線手段を、セル抽出手段により抽出されたタイミング
マージンの少ないセルに対する配線を行う際に、その配
線の下に所定のセル未配置領域を確保するように構成し
たので、駆動能力が最大であるセルに関連してタイミン
グエラーが発生した場合においても、そのセルが駆動す
る配線の下に確保されているセル未配置領域に新たな駆
動セルを配置することによって、発生したタイミングエ
ラーを解消することができると共に他のセル及び配線に
対するレイアウト変更についても、最小限に抑えること
ができる効果がある。

【００５７】請求項６記載の発明によれば、シミュレー
ション手段を、レイアウト後に詳細遅延シミュレーショ
ンを実行するように構成すると共に、自動配置配線手段
を、詳細遅延シミュレーションにおいて、タイミングマ
ージンの少ないセルに関連するタイミングエラーが発生
した場合に、そのセルに対する配線の下に確保されたセ
ル未配置領域に、同一の機能を有する新たなセルを配置
するように構成したので、レイアウト後の詳細遅延シミ
ュレーションの際に、駆動能力が最大であるセルに関連
してタイミングエラーが発生した場合に、セル未配置領
域を利用して、発生したタイミングエラーを自動的に解
消することができると共に他のセル及び配線に対するレ
イアウト変更についても、最小限に抑えることができる
効果がある。

【００５８】請求項７記載の発明によれば、セル抽出手
段を、詳細遅延シミュレーションにおいて、タイミング
マージンの少ないセルに関連するタイミングエラーが発
生しない場合に、詳細遅延シミュレーションの結果に基
づいて、駆動能力が最大のセルの中から、タイミングマ
ージンの少ないセルの抽出を行うように構成すると共
に、自動配置配線手段を、抽出されたセルに対する配線
の下にセル未配置領域が存在する場合に、そのセル未配
置領域に、同一の機能を有する新たなセルを配置するよ
うに構成したので、駆動能力が最大のセルに対するタイ
ミングマージンの拡大を図ることができると共に温度変
化、電圧の変動及び集積回路製造プロセスにおけるバラ
ツキ等により生じる、駆動能力が最大のセルに関連する
タイミングエラーを防止することができる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による集積回路レイ
アウト装置の構成を示す概略図である。

【図２】 実施の形態１による集積回路レイアウト装置
の動作を示すフローチャートである。

【図３】 セル抽出部におけるセルの抽出方法を説明す
るタイミングチャートである。

【図４】 セル置換データ記憶部に予め記憶されてい
る、対応セルリストの一例を示す説明図である。

【図５】 自動配置配線部におけるセル未配置領域の残
し方を説明する説明図である。

【図６】 この発明の実施の形態１による集積回路レイ
アウト装置におけるレイアウト結果の一例を示す概略図
である。

【図７】 この発明の実施の形態２による集積回路レイ
アウト装置におけるレイアウト結果の一例を示す概略図
である。

【図８】 この発明の実施の形態３による集積回路レイ
アウト装置の動作を示すフローチャートである。

【図９】 この発明の実施の形態４による集積回路レイ
アウト装置におけるレイアウト結果の一例を示す概略図
である。

【図１０】 従来の集積回路レイアウト装置の構成を示
す概略図である。

【図１１】 従来の集積回路レイアウト装置におけるレ
イアウト結果の一例を示す概略図である。

【符号の説明】

４ シミュレーション部（シミュレーション手段）、６
セル抽出部（セル抽出手段）、９ 自動配置配線部
（自動配置配線手段）。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 入力された回路図に基づいて集積回路を
   構成する各種セルや配線のレイアウトパターンを設計す
   るための集積回路レイアウト装置であって、入力された
   回路図から抽出したネットリストに対して仮想遅延シミ
   ュレーションを実行し、集積回路を構成する各セルに対
   する遅延時間やタイミングを計算するシミュレーション
   手段と、前記仮想遅延シミュレーションの結果に基づい
   て、タイミングマージンの少ないセルの抽出を行うセル
   抽出手段と、前記仮想遅延シミュレーションの結果及び
   前記セルの抽出結果に基づいて、集積回路を構成する各
   セル及び配線のレイアウトを実行すると共に、前記セル
   抽出手段により抽出された前記タイミングマージンの少
   ないセルを配置する際に、該セルに隣接する領域に所定
   のセル未配置領域を確保する自動配置配線手段とを備え
   ることを特徴とする集積回路レイアウト装置。
2. 【請求項２】 シミュレーション手段は、自動配置配線
   手段におけるレイアウト結果に基づいて、レイアウト後
   の詳細遅延シミュレーションを実行し、前記自動配置配
   線手段は、前記詳細遅延シミュレーションにおいて、セ
   ル抽出手段により抽出されたタイミングマージンの少な
   いセルに関連するタイミングエラーが発生した場合に、
   該セルに隣接して確保されたセル未配置領域を利用し
   て、該セルを、同一の機能を有し且つより駆動能力の大
   きいセルに置き換えることを特徴とする請求項１記載の
   集積回路レイアウト装置。
3. 【請求項３】 詳細遅延シミュレーションにおいて、タ
   イミングマージンの少ないセルに関連するタイミングエ
   ラーが発生しない場合に、セル抽出手段は、前記詳細遅
   延シミュレーションの結果に基づいてタイミングマージ
   ンの少ないセルの抽出を行い、自動配置配線手段は、該
   抽出されたセルに隣接する領域にセル未配置領域が存在
   する場合に、該抽出されたセルを、同一の機能を有し且
   つより駆動能力の大きいセルに置き換えることを特徴と
   する請求項２記載の集積回路レイアウト装置。
4. 【請求項４】 セル抽出手段が、機能ブロック間を駆動
   するセルの中から、タイミングマージンの少ないセルの
   抽出を行うことを特徴とする請求項１から請求項３のう
   ちのいずれか１項記載の集積回路レイアウト装置。
5. 【請求項５】 入力された回路図に基づいて集積回路を
   構成する各種セルや配線のレイアウトパターンを設計す
   るための集積回路レイアウト装置であって、入力された
   回路図から抽出したネットリストに対して仮想遅延シミ
   ュレーションを実行し、集積回路を構成する各セルに対
   する遅延時間やタイミングを計算するシミュレーション
   手段と、前記仮想遅延シミュレーションの結果に基づい
   て、駆動能力が最大のセルの中から、タイミングマージ
   ンの少ないセルの抽出を行うセル抽出手段と、前記仮想
   遅延シミュレーションの結果及び前記セルの抽出結果に
   基づいて、集積回路を構成する各セル及び配線のレイア
   ウトを実行すると共に、前記セル抽出手段により抽出さ
   れた前記タイミングマージンの少ないセルに対する配線
   を行う際に、その配線の下に所定のセル未配置領域を確
   保する自動配置配線手段とを備えることを特徴とする集
   積回路レイアウト装置。
6. 【請求項６】 シミュレーション手段は、自動配置配線
   手段におけるレイアウト結果に基づいて、レイアウト後
   の詳細遅延シミュレーションを実行し、前記自動配置配
   線手段は、前記詳細遅延シミュレーションにおいて、セ
   ル抽出手段により抽出されたタイミングマージンの少な
   いセルに関連するタイミングエラーが発生した場合に、
   該セルに対する配線の下に確保されたセル未配置領域
   に、同一の機能を有する新たなセルを配置することを特
   徴とする請求項５記載の集積回路レイアウト装置。
7. 【請求項７】 詳細遅延シミュレーションにおいて、タ
   イミングマージンの少ないセルに関連するタイミングエ
   ラーが発生しない場合に、セル抽出手段は、前記詳細遅
   延シミュレーションの結果に基づいて、駆動能力が最大
   のセルの中から、タイミングマージンの少ないセルの抽
   出を行い、自動配置配線手段は、該抽出されたセルに対
   する配線の下にセル未配置領域が存在する場合に、該セ
   ル未配置領域に、同一の機能を有する新たなセルを配置
   することを特徴とする請求項６記載の集積回路レイアウ
   ト装置。