JPH10223943A - 薄膜二端子素子、その製造方法及び液晶表示装置 - Google Patents
薄膜二端子素子、その製造方法及び液晶表示装置Info
- Publication number
- JPH10223943A JPH10223943A JP9028988A JP2898897A JPH10223943A JP H10223943 A JPH10223943 A JP H10223943A JP 9028988 A JP9028988 A JP 9028988A JP 2898897 A JP2898897 A JP 2898897A JP H10223943 A JPH10223943 A JP H10223943A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin
- terminal element
- liquid crystal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 上下部電極と非線形抵抗膜との密着性を確保
して、素子特性の向上した薄膜二端子素子を得ることを
目的としている。 【解決手段】 絶縁性基板上に下部電極、非線形抵抗膜
及び上部電極がこの順に積層されて構成される薄膜二端
子素子において、前記下部電極と上部電極との少なくと
も一方が、前記非線形抵抗膜と接する面に密着層を有す
る薄膜二端子素子。
して、素子特性の向上した薄膜二端子素子を得ることを
目的としている。 【解決手段】 絶縁性基板上に下部電極、非線形抵抗膜
及び上部電極がこの順に積層されて構成される薄膜二端
子素子において、前記下部電極と上部電極との少なくと
も一方が、前記非線形抵抗膜と接する面に密着層を有す
る薄膜二端子素子。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜二端子素子、そ
の製造方法及び液晶表示装置に関し、より詳細には、Ｏ
Ａ機器やパーソナルコンピュータ、携帯情報端末等に好
適に用いられる薄膜二端子素子、その製造方法及び液晶
表示装置に関する。
の製造方法及び液晶表示装置に関し、より詳細には、Ｏ
Ａ機器やパーソナルコンピュータ、携帯情報端末等に好
適に用いられる薄膜二端子素子、その製造方法及び液晶
表示装置に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】現在、
パーソナルコンピュータ等に用いられる液晶表示装置と
しては、ガラス基板等の透明絶縁性基板上に、解像度の
高い映像を表示するため、各画素ごとにＴＦＴ（Thin F
ilm Transistor：薄膜トランジスタ）やＭＩＭ（Metal-
Insulator-Metal）等のスイッチング素子が設けられ
た、いわゆるアクティブマトリックス型液晶表示装置が
多く用いられている。
パーソナルコンピュータ等に用いられる液晶表示装置と
しては、ガラス基板等の透明絶縁性基板上に、解像度の
高い映像を表示するため、各画素ごとにＴＦＴ（Thin F
ilm Transistor：薄膜トランジスタ）やＭＩＭ（Metal-
Insulator-Metal）等のスイッチング素子が設けられ
た、いわゆるアクティブマトリックス型液晶表示装置が
多く用いられている。
【０００３】ＴＦＴを構成する半導体層としては、プラ
ズマＣＶＤ法により形成される水素化アモルファスシリ
コン（α−Ｓｉ：Ｈ）膜や、減圧ＣＶＤ法（ＬＰＣＶＤ
法）等により成膜されたα−Ｓｉ膜を、熱処理による固
相成長法や、レーザーアニール法により再結晶化して得
られる多結晶シリコン（Ｐ−Ｓｉ）等が用いられてき
た。また、ＭＩＭ素子を構成する非線形抵抗膜として
は、タンタル（Ｔａ）を熱酸化もしくは陽極酸化するこ
とにより得られる酸化タンタル膜（Ｔａ2Ｏ5）や酸化ア
ルミニウム（Ａｌ2Ｏ3）、窒化シリコン膜（ＳｉＮｘ）
等が用いられてきた。
ズマＣＶＤ法により形成される水素化アモルファスシリ
コン（α−Ｓｉ：Ｈ）膜や、減圧ＣＶＤ法（ＬＰＣＶＤ
法）等により成膜されたα−Ｓｉ膜を、熱処理による固
相成長法や、レーザーアニール法により再結晶化して得
られる多結晶シリコン（Ｐ−Ｓｉ）等が用いられてき
た。また、ＭＩＭ素子を構成する非線形抵抗膜として
は、タンタル（Ｔａ）を熱酸化もしくは陽極酸化するこ
とにより得られる酸化タンタル膜（Ｔａ2Ｏ5）や酸化ア
ルミニウム（Ａｌ2Ｏ3）、窒化シリコン膜（ＳｉＮｘ）
等が用いられてきた。
【０００４】スイッチング素子としてＴＦＴを用いた液
晶表示装置は、従来のＭＩＭを用いた液晶表示装置に比
較して、画面の解像度やコントラストの点で優れている
が、その製造工程が複雑なことから、非常にコストが高
いという問題点があった。これに対して、スイッチング
素子としてＭＩＭ素子を用いた場合には、その製造工程
数が少なく、ＴＦＴに比べコストが安いというメリット
があるものの、その表示画像はＴＦＴを用いた場合に比
べ劣っているという問題点があった。
晶表示装置は、従来のＭＩＭを用いた液晶表示装置に比
較して、画面の解像度やコントラストの点で優れている
が、その製造工程が複雑なことから、非常にコストが高
いという問題点があった。これに対して、スイッチング
素子としてＭＩＭ素子を用いた場合には、その製造工程
数が少なく、ＴＦＴに比べコストが安いというメリット
があるものの、その表示画像はＴＦＴを用いた場合に比
べ劣っているという問題点があった。
【０００５】一方、上記のような従来の液晶表示装置を
構成する絶縁性基板は、通常、透明絶縁性基板として無
アルカリガラス基板や石英基板等が用いられている。し
かし、携帯型情報端末機器等に必要とされている薄型、
軽量な表示装置の要求を満たすためには、ガラス基板を
用いた液晶表示装置では限界があった。また、携帯型情
報端末機器においてはその可変性から、移動中の落下・
衝突といった状況に多く遭遇することが考えられ、この
点からも耐衝撃性に劣るガラス基板を使用した液晶表示
装置には問題があった。
構成する絶縁性基板は、通常、透明絶縁性基板として無
アルカリガラス基板や石英基板等が用いられている。し
かし、携帯型情報端末機器等に必要とされている薄型、
軽量な表示装置の要求を満たすためには、ガラス基板を
用いた液晶表示装置では限界があった。また、携帯型情
報端末機器においてはその可変性から、移動中の落下・
衝突といった状況に多く遭遇することが考えられ、この
点からも耐衝撃性に劣るガラス基板を使用した液晶表示
装置には問題があった。
【０００６】一般に、薄膜二端子素子の電流−電圧特性
は、近似的には以下に示すような伝導式で表される。 Ｉ＝αＶｅｘｐ（β√Ｖ） （１） α＝（ｎμｑ／ｄ）ｅｘｐ（−Φ／ｋＴ） （２） β＝√（ｑ-3／πε0 εr ｄ）／ｋＴ （３） （α：誘電係数、β：プールフレンケル係数、ｎ：キャ
リア密度、μ：キャリア移動度：Φ：トラップ深さ、
ｑ：電子の電荷量、ε0 ：真空の誘電率、εr ：非線形
抵抗膜の比誘電率、ｋ：ボルツマン定数、ｄ：非線形抵
抗膜厚）
は、近似的には以下に示すような伝導式で表される。 Ｉ＝αＶｅｘｐ（β√Ｖ） （１） α＝（ｎμｑ／ｄ）ｅｘｐ（−Φ／ｋＴ） （２） β＝√（ｑ-3／πε0 εr ｄ）／ｋＴ （３） （α：誘電係数、β：プールフレンケル係数、ｎ：キャ
リア密度、μ：キャリア移動度：Φ：トラップ深さ、
ｑ：電子の電荷量、ε0 ：真空の誘電率、εr ：非線形
抵抗膜の比誘電率、ｋ：ボルツマン定数、ｄ：非線形抵
抗膜厚）
【０００７】このうちβは薄膜二端子素子の急峻性を示
しており、これを向上することにより液晶駆動時のＯＮ
／ＯＦＦ電流の比を大きくとることが可能となり、より
高品質な画像表示を行うことが可能となる。しかし、β
値は、非線形抵抗膜の比誘電率εｒに反比例しており、
現在使用されている金属酸化膜ではその比誘電率が大き
いことから（酸化タンタルで約２２〜２０程度）、β値
を大きくすることが困難であった。また上式より、非線
形抵抗膜厚を薄くすることによっても同様にβ値を改善
することは可能であるが、素子耐圧の劣化、リーク電流
の増加等の問題があり、薄膜化による素子特性の改善に
は限界がある。
しており、これを向上することにより液晶駆動時のＯＮ
／ＯＦＦ電流の比を大きくとることが可能となり、より
高品質な画像表示を行うことが可能となる。しかし、β
値は、非線形抵抗膜の比誘電率εｒに反比例しており、
現在使用されている金属酸化膜ではその比誘電率が大き
いことから（酸化タンタルで約２２〜２０程度）、β値
を大きくすることが困難であった。また上式より、非線
形抵抗膜厚を薄くすることによっても同様にβ値を改善
することは可能であるが、素子耐圧の劣化、リーク電流
の増加等の問題があり、薄膜化による素子特性の改善に
は限界がある。
【０００８】液晶表示装置に薄膜二端子素子を用いる場
合、一般的に液晶駆動条件の関係から液晶画素部容量／
薄膜二端子素子部の容量比は、１０以上であることが望
ましいとされている。しかし、現状薄膜二端子素子の非
線形抵抗膜として多く用いられている酸化タンタル膜等
の金属酸化膜は、その比誘電率が大きく、薄膜二端子素
子の素子容量が大きくなることから、素子容量低減のた
め薄膜二端子素子面積を小さくするための微細加工が必
要になるという問題がある。
合、一般的に液晶駆動条件の関係から液晶画素部容量／
薄膜二端子素子部の容量比は、１０以上であることが望
ましいとされている。しかし、現状薄膜二端子素子の非
線形抵抗膜として多く用いられている酸化タンタル膜等
の金属酸化膜は、その比誘電率が大きく、薄膜二端子素
子の素子容量が大きくなることから、素子容量低減のた
め薄膜二端子素子面積を小さくするための微細加工が必
要になるという問題がある。
【０００９】これに対して、特開平１−１００５１９号
に、薄膜二端子素子の抵抗層として硬質炭素膜を用いた
方法が開示されている。硬質炭素膜は、H. Tsai et.al.
（J.Vac. Sci. Tec. A5(6), Nov/Dec 1987）の示すよう
に種々の方法により成膜可能であり、その比誘電率は８
〜１２程度と低いことから、これを用いることにより良
好な特性を有する薄膜二端子素子が得られる。しかし、
上記硬質炭素膜は膜応力が大きく、電極材料となる金属
膜と密着性に乏しいことから、下部電極及び上部電極を
構成する金属膜との間で膜剥離が生じやすいという問題
があり、特開平７−１９９２２９号等に記載されている
ように、密着性改善のために種々の方法が検討されてい
る。
に、薄膜二端子素子の抵抗層として硬質炭素膜を用いた
方法が開示されている。硬質炭素膜は、H. Tsai et.al.
（J.Vac. Sci. Tec. A5(6), Nov/Dec 1987）の示すよう
に種々の方法により成膜可能であり、その比誘電率は８
〜１２程度と低いことから、これを用いることにより良
好な特性を有する薄膜二端子素子が得られる。しかし、
上記硬質炭素膜は膜応力が大きく、電極材料となる金属
膜と密着性に乏しいことから、下部電極及び上部電極を
構成する金属膜との間で膜剥離が生じやすいという問題
があり、特開平７−１９９２２９号等に記載されている
ように、密着性改善のために種々の方法が検討されてい
る。
【００１０】
【課題を解決するための手段】本発明によれば、絶縁性
基板上に下部電極、非線形抵抗膜及び上部電極がこの順
に積層されて構成される薄膜二端子素子において、前記
下部電極と上部電極との少なくとも一方が、前記非線形
抵抗膜と接する面に密着層を有する薄膜二端子素子が提
供される。
基板上に下部電極、非線形抵抗膜及び上部電極がこの順
に積層されて構成される薄膜二端子素子において、前記
下部電極と上部電極との少なくとも一方が、前記非線形
抵抗膜と接する面に密着層を有する薄膜二端子素子が提
供される。
【００１１】また、本発明によれば、絶縁性基板上に下
部電極、非線形抵抗膜及び上部電極をこの順に形成する
薄膜二端子素子の製造方法において、前記下部電極形成
後であって前記非線形抵抗膜形成前又は該非線型抵抗膜
形成後であって前記上部電極形成前の少なくともいずれ
かで、密着層を前記下部電極又は非線形抵抗膜表面を陽
極酸化することにより形成すること薄膜二端子素子の製
造方法が提供される。さらに、上記薄膜二端子素子を有
する液晶表示装置が提供される。
部電極、非線形抵抗膜及び上部電極をこの順に形成する
薄膜二端子素子の製造方法において、前記下部電極形成
後であって前記非線形抵抗膜形成前又は該非線型抵抗膜
形成後であって前記上部電極形成前の少なくともいずれ
かで、密着層を前記下部電極又は非線形抵抗膜表面を陽
極酸化することにより形成すること薄膜二端子素子の製
造方法が提供される。さらに、上記薄膜二端子素子を有
する液晶表示装置が提供される。
【００１２】
【発明の実施の形態】本発明における薄膜二端子素子
は、絶縁性基板上に少なくとも下部電極、非線形抵抗膜
及び上部電極がこの順に積層されて構成される。本発明
に使用される絶縁性基板は、特に限定されるものではな
く、例えば、透明なガラス基板、石英基板又はポリカー
ボネート、ポリアリレート、ポリエーテルエーテルケト
ン（ＰＥＥＫ）あるいはポリエーテルスルホン（ＰＥ
Ｓ）等の透明樹脂基板が挙げられる。
は、絶縁性基板上に少なくとも下部電極、非線形抵抗膜
及び上部電極がこの順に積層されて構成される。本発明
に使用される絶縁性基板は、特に限定されるものではな
く、例えば、透明なガラス基板、石英基板又はポリカー
ボネート、ポリアリレート、ポリエーテルエーテルケト
ン（ＰＥＥＫ）あるいはポリエーテルスルホン（ＰＥ
Ｓ）等の透明樹脂基板が挙げられる。
【００１３】薄膜二端子素子を構成する下部電極として
は、一般に電極材料として用いることができる導電体で
あれば特に限定されるものではなく、例えばＡｌ、Ｔ
ａ、Ｔｉ、Ａｌ−Ｓｉ、ＴｉＣ、Ｃｒ、Ｎｉ、Ｐｔ、Ａ
ｕ、Ａｇ、Ｗ等により形成することができる。これら電
極材料は、公知の方法、例えばスパッタ法、ＣＶＤ法、
真空蒸着法等により堆積することができる。その際、基
板の温度は、電極材料の堆積方法により適宜調整するこ
とができるが、樹脂基板を用いる場合には、基板の耐熱
温度以下、例えば２００℃程度以下に保持することが好
ましい。電極材料の膜厚としては素子のサイズ、印加電
圧等により適宜調整することができ、例えば５０〜１０
０ｎｍ程度で形成することができる。堆積された電極材
料は、例えば、公知のフォトリソグラフィー及びエッチ
ング工程により所定の形状に加工することができる。
は、一般に電極材料として用いることができる導電体で
あれば特に限定されるものではなく、例えばＡｌ、Ｔ
ａ、Ｔｉ、Ａｌ−Ｓｉ、ＴｉＣ、Ｃｒ、Ｎｉ、Ｐｔ、Ａ
ｕ、Ａｇ、Ｗ等により形成することができる。これら電
極材料は、公知の方法、例えばスパッタ法、ＣＶＤ法、
真空蒸着法等により堆積することができる。その際、基
板の温度は、電極材料の堆積方法により適宜調整するこ
とができるが、樹脂基板を用いる場合には、基板の耐熱
温度以下、例えば２００℃程度以下に保持することが好
ましい。電極材料の膜厚としては素子のサイズ、印加電
圧等により適宜調整することができ、例えば５０〜１０
０ｎｍ程度で形成することができる。堆積された電極材
料は、例えば、公知のフォトリソグラフィー及びエッチ
ング工程により所定の形状に加工することができる。
【００１４】本発明における非線形抵抗膜としては、所
望の薄膜二端子素子の特性を奏することができる限り絶
縁体、半導体、導電体のいずれであってもよく、例えば
ダイヤモンドライクカーボン、ＳｉＯ2 、ＳｉＮ、Ｓｉ
Ｃ、Ａｌ2 Ｏ3 、Ｔａ2 Ｏ3等を使用することができ、
中でも低温成膜が可能で、かつ良好な素子特性の得られ
るダイヤモンドライクカーボンが好ましい。素子特性
は、例えば、前述の式（１）〜（３）に示すパラメータ
であるα、βが１×１０-15 ≦α≦１×１０-8、３≦
β、比誘電率が３〜１５程度、比抵抗が１×１０8 〜×
１０12Ω・ｃｍ程度等を挙げることができる。これら非
線形抵抗膜は、例えば、真空蒸着法、スパッタリング
法、陽極酸化法、プラズマ重合法、イオンビーム法、Ｒ
Ｆプラズマ法、容量結合型のプラズマＣＶＤ法等により
形成することができる。例えば、ＲＦプラズマ法によっ
て、ダイヤモンドライクカーボン膜を形成する場合に
は、Z. Hasら（Thin Solid Films 136(1986) pp 161-16
6）に準じた方法、つまり、成膜時の電極間に与えられ
る自己バイアス電圧を制御し、原料ガスを特定の値で供
給しながら形成する方法が挙げられる。ＲＦ出力は、例
えば０．０１〜５０Ｗ／ｃｍ -2程度、圧力は、例えば１
０-3〜１００Ｔｏｒｒ程度、自己バイアス電圧は、例え
ば１０〜１００Ｖ程度に制御することが好ましく、成膜
原料ガスとしては、例えばＣＨ4、ＣＨ4＋Ｈ2、Ｃ
2Ｈ2、Ｃ6Ｈ6又はＣ6Ｈ5ＣＨ3等の炭化水素系ガス、パ
ラフィン系炭化水素ガス、オレフィン系炭化水素ガス、
アセチレン系炭化水素ガス、芳香族炭化水素ガス等を用
いることができ、非線形抵抗膜の膜厚は、素子特製及び
素子耐久性との観点から５０〜１５０ｎｍ程度にするこ
とができる。
望の薄膜二端子素子の特性を奏することができる限り絶
縁体、半導体、導電体のいずれであってもよく、例えば
ダイヤモンドライクカーボン、ＳｉＯ2 、ＳｉＮ、Ｓｉ
Ｃ、Ａｌ2 Ｏ3 、Ｔａ2 Ｏ3等を使用することができ、
中でも低温成膜が可能で、かつ良好な素子特性の得られ
るダイヤモンドライクカーボンが好ましい。素子特性
は、例えば、前述の式（１）〜（３）に示すパラメータ
であるα、βが１×１０-15 ≦α≦１×１０-8、３≦
β、比誘電率が３〜１５程度、比抵抗が１×１０8 〜×
１０12Ω・ｃｍ程度等を挙げることができる。これら非
線形抵抗膜は、例えば、真空蒸着法、スパッタリング
法、陽極酸化法、プラズマ重合法、イオンビーム法、Ｒ
Ｆプラズマ法、容量結合型のプラズマＣＶＤ法等により
形成することができる。例えば、ＲＦプラズマ法によっ
て、ダイヤモンドライクカーボン膜を形成する場合に
は、Z. Hasら（Thin Solid Films 136(1986) pp 161-16
6）に準じた方法、つまり、成膜時の電極間に与えられ
る自己バイアス電圧を制御し、原料ガスを特定の値で供
給しながら形成する方法が挙げられる。ＲＦ出力は、例
えば０．０１〜５０Ｗ／ｃｍ -2程度、圧力は、例えば１
０-3〜１００Ｔｏｒｒ程度、自己バイアス電圧は、例え
ば１０〜１００Ｖ程度に制御することが好ましく、成膜
原料ガスとしては、例えばＣＨ4、ＣＨ4＋Ｈ2、Ｃ
2Ｈ2、Ｃ6Ｈ6又はＣ6Ｈ5ＣＨ3等の炭化水素系ガス、パ
ラフィン系炭化水素ガス、オレフィン系炭化水素ガス、
アセチレン系炭化水素ガス、芳香族炭化水素ガス等を用
いることができ、非線形抵抗膜の膜厚は、素子特製及び
素子耐久性との観点から５０〜１５０ｎｍ程度にするこ
とができる。
【００１５】成膜された非線形抵抗膜は、公知のフォト
リソグラフィー及びエッチング工程、例えば酸素プラズ
マによるドライエッチング工程により、所定の形状に加
工する。上部電極としては、上述した下部電極と同様の
材料で、同様の方法により形成することができる。な
お、成膜時の基板温度は、上述よりも低く抑えることが
好ましく、例えば室温程度に保持することが好ましい。
また、上部電極材料の膜厚は、３００〜５００ｎｍで形
成することが好ましい。
リソグラフィー及びエッチング工程、例えば酸素プラズ
マによるドライエッチング工程により、所定の形状に加
工する。上部電極としては、上述した下部電極と同様の
材料で、同様の方法により形成することができる。な
お、成膜時の基板温度は、上述よりも低く抑えることが
好ましく、例えば室温程度に保持することが好ましい。
また、上部電極材料の膜厚は、３００〜５００ｎｍで形
成することが好ましい。
【００１６】また、本発明においては、下部電極と非線
形抵抗膜との間、非線形抵抗膜と上部電極との間のいず
れか一方、好ましくは両方に、密着層を有している。
形抵抗膜との間、非線形抵抗膜と上部電極との間のいず
れか一方、好ましくは両方に、密着層を有している。
【００１７】密着層とは、下部又は上部電極と非線形抵
抗膜との間の接触面積の増大、膜中への相互拡散等の作
用により密着力を高めることを目的とするものであり、
少なくとも密着層表面に微細な空孔を有する多孔質材料
を用いることが好ましい。ここで、多孔質材料とは、一
般にガスセンサ等に利用される多孔質セラミック等に代
表される材料であり、例えば、数１０〜数１００ｎｍ程
度の径の孔が、１００〜１０００個／μｍ2 程度有して
いるものを意味する。密着層の材料としては、上述の多
孔質材料であるかぎり導電体、半導体、絶縁体のいずれ
でもよいが、通常、密着層は電極と非線形抵抗層とのコ
ンタクトを兼ねているため、導電体であることが好まし
い。例えば、導電体としてＭｏ、ＳｎＯ2 、Ｗ、Ｔａ、
Ｎｉ、Ａｌ等；Ｎ又はＰ型不純物をドープしたアモルフ
ァスシリコン、ポリシリコン等；十分に薄い（数ｎｍ程
度）の絶縁膜である陽極酸化されたＡｌ2 Ｏ3 の他、上
部及び下部電極、非線形抵抗膜と同様の材料、これらの
酸化物等を用いてもよい。特に非線形抵抗膜として、ダ
イヤモンドライクカーボンを用いる場合には、Ｍｏ、Ａ
ｌ、ＳｎＯ2 等の密着層を組み合わせることが好まし
い。この密着層は、下部電極又は非線形抵抗膜上に、上
記材料をスパッタ法、ＣＶＤ法、電子ビーム法等の公知
の方法で、数ｎｍ〜数１０ｎｍ程度の膜厚で形成するこ
とができる。例えば、Ｍｏ等の導電性材料をスパッタ法
により成膜する場合には、成膜時のスパッタガス圧を１
０〜３０ｍＴｏｒｒ程度、好ましくは２０ｍＴｏｒｒ以
上の高ガス圧条件とし、成膜温度をスパッタ材料の融点
の１／１０以下程度にすることにより、スパッタ粒子は
雰囲気ガスに散乱され、粒子間隙に入りにくくなり、低
温であるため粒子の移動も生じにくいことから、粒子隙
間の大きな柱状組織を有する多孔質膜が得られる。ま
た、国元ら（信学技報、ＣＰＭ９６−２０，ｐ７〜１
２）におけるＲＦスパッタ法による多孔質ＳｎＯ2 膜の
形成方法に準じた方法により多孔質膜を得ることができ
る。また、下部電極又は非線形抵抗膜の表面層を、例え
ば陽極酸化等の方法により多孔質化して形成してもよ
い。
抗膜との間の接触面積の増大、膜中への相互拡散等の作
用により密着力を高めることを目的とするものであり、
少なくとも密着層表面に微細な空孔を有する多孔質材料
を用いることが好ましい。ここで、多孔質材料とは、一
般にガスセンサ等に利用される多孔質セラミック等に代
表される材料であり、例えば、数１０〜数１００ｎｍ程
度の径の孔が、１００〜１０００個／μｍ2 程度有して
いるものを意味する。密着層の材料としては、上述の多
孔質材料であるかぎり導電体、半導体、絶縁体のいずれ
でもよいが、通常、密着層は電極と非線形抵抗層とのコ
ンタクトを兼ねているため、導電体であることが好まし
い。例えば、導電体としてＭｏ、ＳｎＯ2 、Ｗ、Ｔａ、
Ｎｉ、Ａｌ等；Ｎ又はＰ型不純物をドープしたアモルフ
ァスシリコン、ポリシリコン等；十分に薄い（数ｎｍ程
度）の絶縁膜である陽極酸化されたＡｌ2 Ｏ3 の他、上
部及び下部電極、非線形抵抗膜と同様の材料、これらの
酸化物等を用いてもよい。特に非線形抵抗膜として、ダ
イヤモンドライクカーボンを用いる場合には、Ｍｏ、Ａ
ｌ、ＳｎＯ2 等の密着層を組み合わせることが好まし
い。この密着層は、下部電極又は非線形抵抗膜上に、上
記材料をスパッタ法、ＣＶＤ法、電子ビーム法等の公知
の方法で、数ｎｍ〜数１０ｎｍ程度の膜厚で形成するこ
とができる。例えば、Ｍｏ等の導電性材料をスパッタ法
により成膜する場合には、成膜時のスパッタガス圧を１
０〜３０ｍＴｏｒｒ程度、好ましくは２０ｍＴｏｒｒ以
上の高ガス圧条件とし、成膜温度をスパッタ材料の融点
の１／１０以下程度にすることにより、スパッタ粒子は
雰囲気ガスに散乱され、粒子間隙に入りにくくなり、低
温であるため粒子の移動も生じにくいことから、粒子隙
間の大きな柱状組織を有する多孔質膜が得られる。ま
た、国元ら（信学技報、ＣＰＭ９６−２０，ｐ７〜１
２）におけるＲＦスパッタ法による多孔質ＳｎＯ2 膜の
形成方法に準じた方法により多孔質膜を得ることができ
る。また、下部電極又は非線形抵抗膜の表面層を、例え
ば陽極酸化等の方法により多孔質化して形成してもよ
い。
【００１８】本発明の薄膜二端子素子においては、上述
の成膜工程は、すべて２００℃以下の条件下で行われて
いるが、このような低温プロセス下においても、薄膜二
端子素子として十分な電気特性を有するように形成する
ことができる。
の成膜工程は、すべて２００℃以下の条件下で行われて
いるが、このような低温プロセス下においても、薄膜二
端子素子として十分な電気特性を有するように形成する
ことができる。
【００１９】また、本発明の液晶表示装置は、上述の薄
膜二端子素子を有する。具体的には、下部基板上に薄膜
二端子素子及びこの薄膜二端子素子の上部電極に接続さ
れた画素電極が形成されており、上部基板上には任意に
カラーフィルターを介して対向電極、ブラックマトリク
ス等が形成されており、これら下部基板と上部基板との
間に液晶層を介して構成されている。画素電極材料とし
ては、ＩＴＯ（InsiumTin Oxide）、ＩｎＯ3 、ＳｎＯ
2 等の透明導電体が挙げられる。この画素電極材料の膜
厚は特に限定されるものではなく、例えば、３００〜５
００ｎｍが挙げられる。この電極材料は、スパッタ法等
の公知の方法で堆積することができる。堆積された電極
材料は、例えば、公知のフォトリソグラフィー及びエッ
チング工程により所定の形状に加工することができる。
また、本発明における薄膜二端子素子は、アクティブマ
トリクス型の液晶表示装置に使用することが特に好まし
く、反射型、透過型等のいずれの液晶表示装置に使用し
てもよい。以下に本発明の実施例を説明する。
膜二端子素子を有する。具体的には、下部基板上に薄膜
二端子素子及びこの薄膜二端子素子の上部電極に接続さ
れた画素電極が形成されており、上部基板上には任意に
カラーフィルターを介して対向電極、ブラックマトリク
ス等が形成されており、これら下部基板と上部基板との
間に液晶層を介して構成されている。画素電極材料とし
ては、ＩＴＯ（InsiumTin Oxide）、ＩｎＯ3 、ＳｎＯ
2 等の透明導電体が挙げられる。この画素電極材料の膜
厚は特に限定されるものではなく、例えば、３００〜５
００ｎｍが挙げられる。この電極材料は、スパッタ法等
の公知の方法で堆積することができる。堆積された電極
材料は、例えば、公知のフォトリソグラフィー及びエッ
チング工程により所定の形状に加工することができる。
また、本発明における薄膜二端子素子は、アクティブマ
トリクス型の液晶表示装置に使用することが特に好まし
く、反射型、透過型等のいずれの液晶表示装置に使用し
てもよい。以下に本発明の実施例を説明する。
【００２０】実施例１ 本実施例における薄膜二端子素子を有する液晶表示装置
は、図１（ｅ）に示したような構造を有する。つまり、
この液晶表示装置は、透明絶縁性の下部基板１上に下部
電極２、非線形抵抗膜３、上部電極４が形成されてなる
薄膜二端子素子５を有している。なお、下部電極２と非
線形抵抗膜３との間、非線形抵抗膜３と上部電極４との
間には、それぞれ非線形抵抗膜３との密着層７、８を介
在させて、両者の密着性を保持している。薄膜二端子素
子の上部電極４は、液晶表示部の透明な画素電極６に接
続されている。対向基板１０には、画素電極６に対向す
るように、カラーフィルタ１２を介して対向電極１１が
形成されている。また、下部基板１と対向基板１０との
間に液晶層９が挟まれている。さらに、対向基板１０直
上であって、薄膜二端子素子５に対向する位置には、ブ
ラックマトリクス１３が形成されている。
は、図１（ｅ）に示したような構造を有する。つまり、
この液晶表示装置は、透明絶縁性の下部基板１上に下部
電極２、非線形抵抗膜３、上部電極４が形成されてなる
薄膜二端子素子５を有している。なお、下部電極２と非
線形抵抗膜３との間、非線形抵抗膜３と上部電極４との
間には、それぞれ非線形抵抗膜３との密着層７、８を介
在させて、両者の密着性を保持している。薄膜二端子素
子の上部電極４は、液晶表示部の透明な画素電極６に接
続されている。対向基板１０には、画素電極６に対向す
るように、カラーフィルタ１２を介して対向電極１１が
形成されている。また、下部基板１と対向基板１０との
間に液晶層９が挟まれている。さらに、対向基板１０直
上であって、薄膜二端子素子５に対向する位置には、ブ
ラックマトリクス１３が形成されている。
【００２１】このような液晶表示装置は以下のようにし
て作製される。まず、図１（ａ）に示したように、透明
絶縁性の下部基板１としてポリアリレート（ＰＡｒ）上
に下部電極材料としてＡｌ膜を、膜厚６０ｎｍでスパッ
タ法により基板温度１００℃として成膜した。続いてこ
のＡｌ膜上に密着層７としてＭｏ膜を、膜厚１５ｎｍで
スパッタ法により基板温度を１００℃として成膜した。
この際のスパッタ法の成膜条件は、通常のＲＦプラズマ
スパッタ装置を用いて、Ａｒをスパッタガスとしてガス
圧３０ｍＴｏｒｒ、ＲＦプラズマパワー１５０Ｗとして
成膜した。これにより、膜構造を多孔性の柱状結晶構造
とすることができ、多孔質の表面が得られる。また、低
抵抗のＡｌ膜を下部電極として使用しているため、低抵
抗な配線を形成することができる。
て作製される。まず、図１（ａ）に示したように、透明
絶縁性の下部基板１としてポリアリレート（ＰＡｒ）上
に下部電極材料としてＡｌ膜を、膜厚６０ｎｍでスパッ
タ法により基板温度１００℃として成膜した。続いてこ
のＡｌ膜上に密着層７としてＭｏ膜を、膜厚１５ｎｍで
スパッタ法により基板温度を１００℃として成膜した。
この際のスパッタ法の成膜条件は、通常のＲＦプラズマ
スパッタ装置を用いて、Ａｒをスパッタガスとしてガス
圧３０ｍＴｏｒｒ、ＲＦプラズマパワー１５０Ｗとして
成膜した。これにより、膜構造を多孔性の柱状結晶構造
とすることができ、多孔質の表面が得られる。また、低
抵抗のＡｌ膜を下部電極として使用しているため、低抵
抗な配線を形成することができる。
【００２２】続いてこれらＡｌ膜及びＭｏ膜をフォトリ
ソグラフィ及びエッチング工程により所望の形状にパタ
ーニングし、下部電極２及び密着層７を形成した。続い
て、図１（ｂ）に示したように、下部電極２及び密着層
７を覆うように非線形抵抗膜３としてダイヤモンドライ
クカーボン膜を容量結合型のプラズマＣＶＤ法により成
膜した。プラズマＣＶＤによるダイヤモンドライクカー
ボン膜は、Z. Haset. al.（Thin Solid Films 136(198
6) pp 161-166）の成膜方法に準じて、成膜原料ガスと
してＣＨ4ガスを用い、基板温度を室温、成膜時の自己
バイアス電圧８０Ｖとして、膜厚１００ｎｍで成膜し
た。成膜されたダイヤモンドライクカーボン膜は淡黄色
に着色された透明膜であり、誘電率は４であった。この
ダイヤモンドライクカーボン膜を、フォトリソグラフィ
ー及びエッチング工程により所定の形状に加工した。ダ
イヤモンドライクカーボン膜のエッチングは酸素プラズ
マによるドライエッチングにより行った。
ソグラフィ及びエッチング工程により所望の形状にパタ
ーニングし、下部電極２及び密着層７を形成した。続い
て、図１（ｂ）に示したように、下部電極２及び密着層
７を覆うように非線形抵抗膜３としてダイヤモンドライ
クカーボン膜を容量結合型のプラズマＣＶＤ法により成
膜した。プラズマＣＶＤによるダイヤモンドライクカー
ボン膜は、Z. Haset. al.（Thin Solid Films 136(198
6) pp 161-166）の成膜方法に準じて、成膜原料ガスと
してＣＨ4ガスを用い、基板温度を室温、成膜時の自己
バイアス電圧８０Ｖとして、膜厚１００ｎｍで成膜し
た。成膜されたダイヤモンドライクカーボン膜は淡黄色
に着色された透明膜であり、誘電率は４であった。この
ダイヤモンドライクカーボン膜を、フォトリソグラフィ
ー及びエッチング工程により所定の形状に加工した。ダ
イヤモンドライクカーボン膜のエッチングは酸素プラズ
マによるドライエッチングにより行った。
【００２３】次に、図１（ｃ）に示したように、得られ
た下部基板１上全面に、ＩＴＯ（Insium Tin Oxide）膜
をスパッタ法により膜厚３００ｎｍで成膜し、フォトリ
トグラフィー及びエッチング工程により、ＩＴＯ膜を、
非線形抵抗膜３とはオーバーラップしない所望の形状に
加工し、画素電極６を形成した。続いて、図１（ｄ）に
示したように、密着層８としてＭｏ膜を、上述と同様に
所望の形状に膜厚１０ｎｍで成膜し、さらに、上部電極
４となるＡｌ膜を、膜厚４００ｎｍでスパッタ法により
基板温度室温で成膜した。成膜後、Ａｌ膜及びＭｏ膜を
フォトリソグラフィー及びエッチング工程により所望の
形状に加工し、上部電極４及び密着層８を形成した。上
部電極４は、下部電極２との重ね合わせ部分が所定の画
素面積になるように配置させるとともに、画素電極６に
接続した薄膜二端子素子５を形成する。
た下部基板１上全面に、ＩＴＯ（Insium Tin Oxide）膜
をスパッタ法により膜厚３００ｎｍで成膜し、フォトリ
トグラフィー及びエッチング工程により、ＩＴＯ膜を、
非線形抵抗膜３とはオーバーラップしない所望の形状に
加工し、画素電極６を形成した。続いて、図１（ｄ）に
示したように、密着層８としてＭｏ膜を、上述と同様に
所望の形状に膜厚１０ｎｍで成膜し、さらに、上部電極
４となるＡｌ膜を、膜厚４００ｎｍでスパッタ法により
基板温度室温で成膜した。成膜後、Ａｌ膜及びＭｏ膜を
フォトリソグラフィー及びエッチング工程により所望の
形状に加工し、上部電極４及び密着層８を形成した。上
部電極４は、下部電極２との重ね合わせ部分が所定の画
素面積になるように配置させるとともに、画素電極６に
接続した薄膜二端子素子５を形成する。
【００２４】次に、薄膜二端子素子５及び画素電極６上
にこれらを覆うように透明高分子膜であるポリイミドを
スピン塗布し、ラビングを行って配向膜（図示せず）を
形成した。次いで、図１（ｅ）に示したように、対向基
板１０上であって、画素電極６に対向する位置にカラー
フィルタ１２、及び薄膜二端子素子５に対向する位置に
ブラックマトリックス１３を形成し、さらにこれらの上
に、ＩＴＯによる透明導電膜をスパッタ法により膜厚４
００ｎｍで成膜し、リソグラフィー及びエッチング工程
により所望の形状に加工して画素電極６に対向する位置
に対向電極１１を形成した。
にこれらを覆うように透明高分子膜であるポリイミドを
スピン塗布し、ラビングを行って配向膜（図示せず）を
形成した。次いで、図１（ｅ）に示したように、対向基
板１０上であって、画素電極６に対向する位置にカラー
フィルタ１２、及び薄膜二端子素子５に対向する位置に
ブラックマトリックス１３を形成し、さらにこれらの上
に、ＩＴＯによる透明導電膜をスパッタ法により膜厚４
００ｎｍで成膜し、リソグラフィー及びエッチング工程
により所望の形状に加工して画素電極６に対向する位置
に対向電極１１を形成した。
【００２５】対向電極１１を形成後、透明高分子膜であ
るポリイミドをスピン塗布し、ラビングを行って配向膜
（図示せず）を形成した。そして、下部基板１上に、基
板張り合わせのためのシール剤（図示せず）を印刷法に
より塗布し、液晶セル厚を決めるためのスペーサ（図示
せず）を散布した後、対向基板１０と位置合わせを行
い、液晶セル間隔を５μｍで張り合わせた。次に、上記
液晶セル内に液晶９を封入し、本実施例における液晶表
示装置を完成した。
るポリイミドをスピン塗布し、ラビングを行って配向膜
（図示せず）を形成した。そして、下部基板１上に、基
板張り合わせのためのシール剤（図示せず）を印刷法に
より塗布し、液晶セル厚を決めるためのスペーサ（図示
せず）を散布した後、対向基板１０と位置合わせを行
い、液晶セル間隔を５μｍで張り合わせた。次に、上記
液晶セル内に液晶９を封入し、本実施例における液晶表
示装置を完成した。
【００２６】上記の方法において作製した液晶表位装置
の薄膜二端子素子におけるＩ−Ｖ特性を図３に示す。図
３及び上記（１）〜（３）式から、本実施例で作製され
た薄膜二端子素子のβ値はβ＝4.67であることが分かっ
た。なお、比較例として、通常用いられている酸化タン
タル膜の比誘電率を２２として同様の素子を形成した場
合、（３）式よりβ＝1.99となった。よって、本実施例
において、非線形抵抗膜３としてダイヤモンドライクカ
ーボン膜を用いることにより素子の急峻性が向上してい
ることが確認された。
の薄膜二端子素子におけるＩ−Ｖ特性を図３に示す。図
３及び上記（１）〜（３）式から、本実施例で作製され
た薄膜二端子素子のβ値はβ＝4.67であることが分かっ
た。なお、比較例として、通常用いられている酸化タン
タル膜の比誘電率を２２として同様の素子を形成した場
合、（３）式よりβ＝1.99となった。よって、本実施例
において、非線形抵抗膜３としてダイヤモンドライクカ
ーボン膜を用いることにより素子の急峻性が向上してい
ることが確認された。
【００２７】また、本実施例の薄膜二端子素子５の素子
面積は、図２の平面図に示したように、ダイヤモンドラ
イクカーボン膜を介して積層された下部電極２と上部電
極４との重ね合わせ面積により決定されるが、前述のよ
うに、液晶画素部容量との容量比を１０：１とし、液晶
画素部容量を0.425［pF］とすると、従来の薄膜二端子
素子で素子面積を５μｍ×５μｍ以下に加工しなければ
ならないのに対して、本実施例の薄膜二端子素子におい
ては素子面積を１０μｍ×１０μｍ程度に加工すればよ
いため、素子の微細加工精度を上げる必要がなくなる。
面積は、図２の平面図に示したように、ダイヤモンドラ
イクカーボン膜を介して積層された下部電極２と上部電
極４との重ね合わせ面積により決定されるが、前述のよ
うに、液晶画素部容量との容量比を１０：１とし、液晶
画素部容量を0.425［pF］とすると、従来の薄膜二端子
素子で素子面積を５μｍ×５μｍ以下に加工しなければ
ならないのに対して、本実施例の薄膜二端子素子におい
ては素子面積を１０μｍ×１０μｍ程度に加工すればよ
いため、素子の微細加工精度を上げる必要がなくなる。
【００２８】実施例２ 上記実施例１と同様の方法により、密着層としてＳｎＯ
2 膜を用いて薄膜二端子素子及び液晶表示装置を作製し
た。まず、ポリアリレート基板上に下部電極となるＡｌ
膜をスパッタ法により、基板温度１００℃、膜厚６０ｎ
ｍにて成膜した後、続けて密着層となるＳｎＯ2 膜を、
スパッタ法により基板温度１００℃、膜厚５ｎｍにて成
膜した。ＳｎＯ2 膜は、スパッタガスとしてＡｒ／Ｏ2
＝１０／１、圧力３０ｍＴｏｒｒ、成膜パワー１５０Ｗ
として成膜することにより、多孔質膜とすることができ
る。続いて、フォトリソグラフィ及びエッチング工程に
より上記積層膜を所望の形状に加工し、下部電極及び密
着層を形成した。
2 膜を用いて薄膜二端子素子及び液晶表示装置を作製し
た。まず、ポリアリレート基板上に下部電極となるＡｌ
膜をスパッタ法により、基板温度１００℃、膜厚６０ｎ
ｍにて成膜した後、続けて密着層となるＳｎＯ2 膜を、
スパッタ法により基板温度１００℃、膜厚５ｎｍにて成
膜した。ＳｎＯ2 膜は、スパッタガスとしてＡｒ／Ｏ2
＝１０／１、圧力３０ｍＴｏｒｒ、成膜パワー１５０Ｗ
として成膜することにより、多孔質膜とすることができ
る。続いて、フォトリソグラフィ及びエッチング工程に
より上記積層膜を所望の形状に加工し、下部電極及び密
着層を形成した。
【００２９】次いで、これを覆うようにダイヤモンドラ
イクカーボン膜をイオンプレーディング法により、ＣＨ
4 を原料ガスとして、５ＳＣＣＭ程度で導入して、下部
基板に４００Ｖの基板バイアスＶｂを印加し、膜厚６０
ｎｍで成膜した。これをフォトリソグラフィ及びエッチ
ング工程により所望の形状に加工し、非線形抵抗膜を形
成した。続いて、上部電極としてＴｉ膜をスパッタ法に
より、基板温度１００℃、膜厚４００ｎｍにて成膜し、
所望の形状にパターニングして上部電極を形成した。こ
れにより薄膜二端子素子を形成した、その後、実施例１
と同様に液晶表示装置を完成した。
イクカーボン膜をイオンプレーディング法により、ＣＨ
4 を原料ガスとして、５ＳＣＣＭ程度で導入して、下部
基板に４００Ｖの基板バイアスＶｂを印加し、膜厚６０
ｎｍで成膜した。これをフォトリソグラフィ及びエッチ
ング工程により所望の形状に加工し、非線形抵抗膜を形
成した。続いて、上部電極としてＴｉ膜をスパッタ法に
より、基板温度１００℃、膜厚４００ｎｍにて成膜し、
所望の形状にパターニングして上部電極を形成した。こ
れにより薄膜二端子素子を形成した、その後、実施例１
と同様に液晶表示装置を完成した。
【００３０】実施例３ 実施例１と同様の方法により、密着層として陽極酸化法
によるＡｌ2 Ｏ3 膜を用いて薄膜二端子素子及び液晶表
示装置を作製した。まず、ポリアリレート基板上に下部
電極となるＡｌ膜をスパッタ法により、基板温度１００
℃、膜厚８０ｎｍにて成膜した後、フォトリソグラフィ
及びエッチング工程によりＡｌ膜を所望の形状に加工
し、下部電極を形成した。続いて密着層となるＡｌ2 Ｏ
3 膜を下部電極であるＡｌ膜表面を陽極酸化することに
より形成した。陽極酸化は以下の条件で行った。
によるＡｌ2 Ｏ3 膜を用いて薄膜二端子素子及び液晶表
示装置を作製した。まず、ポリアリレート基板上に下部
電極となるＡｌ膜をスパッタ法により、基板温度１００
℃、膜厚８０ｎｍにて成膜した後、フォトリソグラフィ
及びエッチング工程によりＡｌ膜を所望の形状に加工
し、下部電極を形成した。続いて密着層となるＡｌ2 Ｏ
3 膜を下部電極であるＡｌ膜表面を陽極酸化することに
より形成した。陽極酸化は以下の条件で行った。
【００３１】まず、陽極酸化用溶液として３％シュウ酸
溶液を用いる。下部電極を形成した基板をアノード電極
として配置し、さらに対向側にカソード電極を配置して
３％シュウ酸溶液中にて陽極酸化を行い、下部電極であ
るＡｌ膜上に膜厚５ｎｍの陽極酸化Ａｌ2 Ｏ3 膜を形成
した。このときの化成電極密度は４ｍＡ／ｃｍ2 であっ
た。Ａｌ2 Ｏ3 膜は一般的に絶縁膜であるが、陽極酸化
法によるＡｌ2 Ｏ3 膜では、膜が多孔質になっているこ
とから、電圧印加に対して、この多孔層に起因するリー
ク電流が流れることが知られている。また、高電界印加
時には、先に示した薄膜二端子素子の伝導式（１）〜
（３）に基づく非線形な電気伝導を示し、抵抗が大きく
低下することが知られている。このことから、Ａｌ2 Ｏ
3 膜の膜厚を十分薄く設定することにより、多孔質材料
としての密着層の機能と、スイッチング時の低抵抗状態
の双方を満足することが可能となる。また、陽極酸化法
は、膜厚の制御が容易であり、真空装置等を必要としな
いため、プロセスが容易になるという利点もある。
溶液を用いる。下部電極を形成した基板をアノード電極
として配置し、さらに対向側にカソード電極を配置して
３％シュウ酸溶液中にて陽極酸化を行い、下部電極であ
るＡｌ膜上に膜厚５ｎｍの陽極酸化Ａｌ2 Ｏ3 膜を形成
した。このときの化成電極密度は４ｍＡ／ｃｍ2 であっ
た。Ａｌ2 Ｏ3 膜は一般的に絶縁膜であるが、陽極酸化
法によるＡｌ2 Ｏ3 膜では、膜が多孔質になっているこ
とから、電圧印加に対して、この多孔層に起因するリー
ク電流が流れることが知られている。また、高電界印加
時には、先に示した薄膜二端子素子の伝導式（１）〜
（３）に基づく非線形な電気伝導を示し、抵抗が大きく
低下することが知られている。このことから、Ａｌ2 Ｏ
3 膜の膜厚を十分薄く設定することにより、多孔質材料
としての密着層の機能と、スイッチング時の低抵抗状態
の双方を満足することが可能となる。また、陽極酸化法
は、膜厚の制御が容易であり、真空装置等を必要としな
いため、プロセスが容易になるという利点もある。
【００３２】続いて、密着層を形成した下部電極を覆う
ようにダイヤモンドライクカーボン膜をイオンプレーテ
ィング法によりＣＨ4 を原料ガスとして、ガス流量５Ｓ
ＣＣＭで導入し、基板バイアス４００Ｖ印加により、膜
厚８０ｎｍで成膜した。これをフォトリソグラフィ及び
エッチング工程により所望の形状に加工し、非線形抵抗
膜を形成した。次いで、上部電極としてＴｉ膜をスパッ
タ法により、基板温度１００℃、膜厚４００ｎｍにて成
膜し、所望の形状にパターニングして上部電極を形成し
た。これにより薄膜二端子素子を形成した。その後、実
施例１と同様にして液晶表示装置を完成した。
ようにダイヤモンドライクカーボン膜をイオンプレーテ
ィング法によりＣＨ4 を原料ガスとして、ガス流量５Ｓ
ＣＣＭで導入し、基板バイアス４００Ｖ印加により、膜
厚８０ｎｍで成膜した。これをフォトリソグラフィ及び
エッチング工程により所望の形状に加工し、非線形抵抗
膜を形成した。次いで、上部電極としてＴｉ膜をスパッ
タ法により、基板温度１００℃、膜厚４００ｎｍにて成
膜し、所望の形状にパターニングして上部電極を形成し
た。これにより薄膜二端子素子を形成した。その後、実
施例１と同様にして液晶表示装置を完成した。
【００３３】実施例４ 本実施例における薄膜二端子素子を有する反射型液晶表
示装置は、図４（ｅ）に示したような構造を有する。つ
まり、この液晶表示装置は、絶縁性の下部基板１４上に
下部電極１５、非線形抵抗膜１６、上部電極１７が形成
されてなる薄膜二端子素子２６を有している。なお、下
部電極１５と非線形抵抗膜１６との間には、非線形抵抗
膜１６との密着層２０を介在させて、両者の密着性を保
持している。薄膜二端子素子の上部電極１７は、層間絶
縁膜１８を介して、この薄膜二端子素子２６の上方に至
る液晶表示部の反射画素電極１９に接続されている。対
向基板２２には、画素電極１９に対向するように、カラ
ーフィルタ２４を介して対向電極２３が形成されてい
る。また、下部基板１４と対向基板２２との間に液晶層
２１が挟まれている。さらに、対向基板２２直上であっ
て、薄膜二端子素子２６に対向しない位置に、ブラック
マトリクス２５が形成されている。
示装置は、図４（ｅ）に示したような構造を有する。つ
まり、この液晶表示装置は、絶縁性の下部基板１４上に
下部電極１５、非線形抵抗膜１６、上部電極１７が形成
されてなる薄膜二端子素子２６を有している。なお、下
部電極１５と非線形抵抗膜１６との間には、非線形抵抗
膜１６との密着層２０を介在させて、両者の密着性を保
持している。薄膜二端子素子の上部電極１７は、層間絶
縁膜１８を介して、この薄膜二端子素子２６の上方に至
る液晶表示部の反射画素電極１９に接続されている。対
向基板２２には、画素電極１９に対向するように、カラ
ーフィルタ２４を介して対向電極２３が形成されてい
る。また、下部基板１４と対向基板２２との間に液晶層
２１が挟まれている。さらに、対向基板２２直上であっ
て、薄膜二端子素子２６に対向しない位置に、ブラック
マトリクス２５が形成されている。
【００３４】このような反射型液晶表示装置は以下のよ
うにして作製される。まず、図４（ａ）に示したよう
に、透明絶縁性の下部基板１４としてポリイミド上に下
部電極材料としてＡｌ膜を、膜厚６０ｎｍでスパッタ法
により基板温度１００℃として成膜した。続いてこのＡ
ｌ膜上に密着層２０として多孔性のＳｎＯ2 膜を、膜厚
５ｎｍでスパッタ法により基板温度を１００℃として成
膜した。続いてこれらＡｌ膜及びＳｎＯ2 膜をフォトリ
ソグラフィ及びエッチング工程により所望の形状にパタ
ーニングし、下部電極１５及び密着層２０を形成した。
続いて、図４（ｂ）に示したように、下部電極１５及び
密着層２０を覆うようにダイヤモンドライクカーボン膜
をイオンプレーディング法により成膜した。この際、成
膜原料ガスとしてＣＨ4ガスを用い、成膜時の基板バイ
アス電圧４００Ｖとして、膜厚１００ｎｍで成膜した。
このダイヤモンドライクカーボン膜を、フォトリソグラ
フィー及びエッチング工程により所定の形状に加工し
て、非線形抵抗膜１６を形成した。
うにして作製される。まず、図４（ａ）に示したよう
に、透明絶縁性の下部基板１４としてポリイミド上に下
部電極材料としてＡｌ膜を、膜厚６０ｎｍでスパッタ法
により基板温度１００℃として成膜した。続いてこのＡ
ｌ膜上に密着層２０として多孔性のＳｎＯ2 膜を、膜厚
５ｎｍでスパッタ法により基板温度を１００℃として成
膜した。続いてこれらＡｌ膜及びＳｎＯ2 膜をフォトリ
ソグラフィ及びエッチング工程により所望の形状にパタ
ーニングし、下部電極１５及び密着層２０を形成した。
続いて、図４（ｂ）に示したように、下部電極１５及び
密着層２０を覆うようにダイヤモンドライクカーボン膜
をイオンプレーディング法により成膜した。この際、成
膜原料ガスとしてＣＨ4ガスを用い、成膜時の基板バイ
アス電圧４００Ｖとして、膜厚１００ｎｍで成膜した。
このダイヤモンドライクカーボン膜を、フォトリソグラ
フィー及びエッチング工程により所定の形状に加工し
て、非線形抵抗膜１６を形成した。
【００３５】次に、図４（ｃ）に示したように、得られ
た下部基板１４上に、Ｍｏ膜を所望の形状に膜厚４００
ｎｍでスパッタ法により基板温度１００℃で成膜し、フ
ォトリソグラフィー及びエッチング工程により所望の形
状に加工して、上部電極１７を形成した。これにより、
薄膜二端子素子２６を形成した。続いて、図４（ｄ）に
示したように、ＳｉＯ2 膜をスパッタ法により、基板温
度１５０℃、膜厚５００ｎｍで成膜して層間絶縁膜１８
を形成し、さらに、上部電極１７の上に、上部電極１７
表面に至るコンタクトホールを形成した。次いで、この
コンタクトホールを含む層間絶縁膜１８上にＡｌ膜を、
膜厚２００ｎｍでスパッタ法により基板温度１００℃と
して成膜し、フォトリソグラフィ及びエッチング工程に
より所望の形状にパターニングし、上部電極１７と接続
した反射画素電極１９を形成した。
た下部基板１４上に、Ｍｏ膜を所望の形状に膜厚４００
ｎｍでスパッタ法により基板温度１００℃で成膜し、フ
ォトリソグラフィー及びエッチング工程により所望の形
状に加工して、上部電極１７を形成した。これにより、
薄膜二端子素子２６を形成した。続いて、図４（ｄ）に
示したように、ＳｉＯ2 膜をスパッタ法により、基板温
度１５０℃、膜厚５００ｎｍで成膜して層間絶縁膜１８
を形成し、さらに、上部電極１７の上に、上部電極１７
表面に至るコンタクトホールを形成した。次いで、この
コンタクトホールを含む層間絶縁膜１８上にＡｌ膜を、
膜厚２００ｎｍでスパッタ法により基板温度１００℃と
して成膜し、フォトリソグラフィ及びエッチング工程に
より所望の形状にパターニングし、上部電極１７と接続
した反射画素電極１９を形成した。
【００３６】次いで、図１（ｅ）に示したように、対向
基板２２上であって、画素電極１９に対向する位置にカ
ラーフィルタ２４、及び画素電極６に対向する位置以外
の位置にブラックマトリックス２５を形成し、さらにこ
れらの上に、ＩＴＯによる透明導電膜をスパッタ法によ
り膜厚４００ｎｍで成膜し、リソグラフィー及びエッチ
ング工程により所望の形状に加工して画素電極６に対向
する位置にのみ対向電極２３を形成した。対向電極２３
を形成後、透明高分子膜であるポリイミドをスピン塗布
し、ラビングを行って配向膜（図示せず）を形成した。
そして、下部基板１４上に、基板張り合わせのためのシ
ール剤（図示せず）を印刷法により塗布し、液晶セル厚
を決めるためのスペーサ（図示せず）を散布した後、対
向基板２２と位置合わせを行い、液晶セル間隔を５μｍ
で張り合わせた。次に、上記液晶セル内に液晶２１を封
入し、本実施例における反射型液晶表示装置を完成し
た。
基板２２上であって、画素電極１９に対向する位置にカ
ラーフィルタ２４、及び画素電極６に対向する位置以外
の位置にブラックマトリックス２５を形成し、さらにこ
れらの上に、ＩＴＯによる透明導電膜をスパッタ法によ
り膜厚４００ｎｍで成膜し、リソグラフィー及びエッチ
ング工程により所望の形状に加工して画素電極６に対向
する位置にのみ対向電極２３を形成した。対向電極２３
を形成後、透明高分子膜であるポリイミドをスピン塗布
し、ラビングを行って配向膜（図示せず）を形成した。
そして、下部基板１４上に、基板張り合わせのためのシ
ール剤（図示せず）を印刷法により塗布し、液晶セル厚
を決めるためのスペーサ（図示せず）を散布した後、対
向基板２２と位置合わせを行い、液晶セル間隔を５μｍ
で張り合わせた。次に、上記液晶セル内に液晶２１を封
入し、本実施例における反射型液晶表示装置を完成し
た。
【００３７】
【発明の効果】本発明によれば、絶縁性基板、下部電
極、非線形抵抗膜及び上部電極からなる薄膜二端子素子
において、下部又は上部電極と非線形抵抗膜との間に密
着層を有するので、非線形抵抗膜として密着性の乏しい
材料でも使用することができるようになり、その選択性
を広範囲に広げることができる。また、電極と非線形抵
抗膜との密着性が増大することにより、電極、非線形抵
抗膜又はこれらの界面における抵抗を低減させることが
できるため、電極や配線部の発熱等を防止することがで
きるなど、高性能な薄膜二端子素子を実現することがで
きる。
極、非線形抵抗膜及び上部電極からなる薄膜二端子素子
において、下部又は上部電極と非線形抵抗膜との間に密
着層を有するので、非線形抵抗膜として密着性の乏しい
材料でも使用することができるようになり、その選択性
を広範囲に広げることができる。また、電極と非線形抵
抗膜との密着性が増大することにより、電極、非線形抵
抗膜又はこれらの界面における抵抗を低減させることが
できるため、電極や配線部の発熱等を防止することがで
きるなど、高性能な薄膜二端子素子を実現することがで
きる。
【００３８】また、本発明の薄膜二端子素子の製造方法
によれば、プロセスにおける温度を低減させることがで
き、絶縁性基板に対する製造方法による制約が緩和さ
れ、絶縁性基板の選択性の自由度が大きくなり、安価、
かつ軽量な素子を提供することができることとなる。
によれば、プロセスにおける温度を低減させることがで
き、絶縁性基板に対する製造方法による制約が緩和さ
れ、絶縁性基板の選択性の自由度が大きくなり、安価、
かつ軽量な素子を提供することができることとなる。
【００３９】さらに、上記薄膜二端子素子を使用した液
晶表示装置においては、上部及び下部電極と非線形抵抗
膜との密着性が増大することにより、画像信号の遅延等
を防止することができ、表示性能に優れる液晶表示装置
を得ることができることとなる。また、基板として、軽
量、安価かつ耐衝撃性に過ぎれる樹脂基板が使用可能で
あることから、ノートパソコン、携帯型情報端末等に公
的な、薄型・軽量・耐衝撃性に優れる液晶表示装置を提
供することが可能となる。
晶表示装置においては、上部及び下部電極と非線形抵抗
膜との密着性が増大することにより、画像信号の遅延等
を防止することができ、表示性能に優れる液晶表示装置
を得ることができることとなる。また、基板として、軽
量、安価かつ耐衝撃性に過ぎれる樹脂基板が使用可能で
あることから、ノートパソコン、携帯型情報端末等に公
的な、薄型・軽量・耐衝撃性に優れる液晶表示装置を提
供することが可能となる。
【図１】本発明の薄膜二端子素子及び液晶表示装置の製
造工程を示す要部の概略断面図である。
造工程を示す要部の概略断面図である。
【図２】本発明の実施例における薄膜二端子素子の要部
の概略平面図である。
の概略平面図である。
【図３】本発明の薄膜二端子素子の電流−電圧特性を示
す図である。
す図である。
【図４】本発明の別の薄膜二端子素子及び液晶表示装置
の製造工程を示す要部の概略断面図である。
の製造工程を示す要部の概略断面図である。
１、１４ 下部基板 ２、１５ 下部電極 ３、１６ 非線形抵抗膜 ４、１７ 上部電極 ５、２６ 薄膜二端子素子 ６、１９ 画素電極 ７、８、２０ 密着層 ９、２１ 液晶 １０、２２ 対向基板 １１、２３ 対向電極 １２、２４ カラーフィルタ １３、２５ ブラックトリックス １８ 層間絶縁膜
Claims (6)
- 【請求項１】 絶縁性基板上に下部電極、非線形抵抗膜
及び上部電極がこの順に積層されて構成される薄膜二端
子素子において、 前記下部電極と上部電極との少なくとも一方が、前記非
線形抵抗膜と接する面に密着層を有することを特徴とす
る薄膜二端子素子。 - 【請求項２】 密着層が、多孔質材料で形成されている
請求項１記載の薄膜二端子素子。 - 【請求項３】 非線形抵抗膜が、ダイヤモンドライクカ
ーボンからなる請求項１記載の薄膜二端子素子。 - 【請求項４】 絶縁性基板上に下部電極、非線形抵抗膜
及び上部電極をこの順に形成する薄膜二端子素子の製造
方法において、 前記下部電極形成後であって前記非線形抵抗膜形成前又
は該非線型抵抗膜形成後であって前記上部電極形成前の
少なくともいずれかで、密着層を前記下部電極又は非線
形抵抗膜表面を陽極酸化することにより形成することを
特徴とする請求項１記載の薄膜二端子素子の製造方法。 - 【請求項５】 下部電極、非線形抵抗膜、上部電極及び
密着層の形成が、すべて２００℃以下で行われる請求項
４記載の薄膜二端子素子の製造方法。 - 【請求項６】 請求項１記載の薄膜二端子素子を有する
液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9028988A JPH10223943A (ja) | 1997-02-13 | 1997-02-13 | 薄膜二端子素子、その製造方法及び液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9028988A JPH10223943A (ja) | 1997-02-13 | 1997-02-13 | 薄膜二端子素子、その製造方法及び液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10223943A true JPH10223943A (ja) | 1998-08-21 |
Family
ID=12263807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9028988A Pending JPH10223943A (ja) | 1997-02-13 | 1997-02-13 | 薄膜二端子素子、その製造方法及び液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10223943A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010281995A (ja) * | 2009-06-04 | 2010-12-16 | Mitsubishi Electric Corp | 電子デバイス及びその製造方法、並びに電子機器 |
| US8570300B2 (en) | 2010-09-24 | 2013-10-29 | Japan Display West, Inc. | Touch detection function display device and electronic apparatus |
| JP2022540297A (ja) * | 2019-05-30 | 2022-09-15 | グリーン アライズ リミテッド | 交流電流、特に高周波交流電流を直流電流に変換するための量子ダイオード |
-
1997
- 1997-02-13 JP JP9028988A patent/JPH10223943A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010281995A (ja) * | 2009-06-04 | 2010-12-16 | Mitsubishi Electric Corp | 電子デバイス及びその製造方法、並びに電子機器 |
| US8570300B2 (en) | 2010-09-24 | 2013-10-29 | Japan Display West, Inc. | Touch detection function display device and electronic apparatus |
| JP2022540297A (ja) * | 2019-05-30 | 2022-09-15 | グリーン アライズ リミテッド | 交流電流、特に高周波交流電流を直流電流に変換するための量子ダイオード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2757207B2 (ja) | 液晶表示装置 | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| US8289462B2 (en) | Thin film transistor array panel and a method for manufacturing the same | |
| JPH0887033A (ja) | アクティブマトリクス表示装置の製造方法 | |
| JPH04253342A (ja) | 薄膜トランジスタアレイ基板 | |
| CN100355102C (zh) | 薄膜二端元件、其制造方法和液晶显示装置 | |
| JP2000305104A (ja) | 液晶表示装置及びその製造方法 | |
| JP2592044B2 (ja) | 垂直形薄膜トランジスターの製造方法 | |
| JPWO1999007027A1 (ja) | 薄膜二端子素子、その製造方法及び液晶表示装置 | |
| JP2752983B2 (ja) | 液晶表示用薄膜トランジスタの製造方法 | |
| JPS5922361A (ja) | アクティブマトリクス液晶表示装置 | |
| JPH0546990B2 (ja) | ||
| JP2560796B2 (ja) | 薄膜非線形ダイオード素子 | |
| JP2005108949A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3186285B2 (ja) | 薄膜二端子素子 | |
| JPH0774358A (ja) | ペロブスカイト系酸化膜の形成方法およびペロブスカイト系酸化膜を用いた薄膜トランジスタとその製造方法 | |
| JP2798963B2 (ja) | 液晶表示装置 | |
| JP2798965B2 (ja) | マトリクス表示装置 | |
| JP2818013B2 (ja) | 薄膜トランジスタ装置およびその装置を製造する方法 | |
| KR920000833B1 (ko) | 박막 트랜지스터 | |
| JPH0464181B2 (ja) | ||
| KR910008116B1 (ko) | 박막 트랜지스터와 그 제조방법 | |
| JPH08248386A (ja) | アクティブマトリクス基板 | |
| JPH08262497A (ja) | 液晶表示装置およびその製造方法 | |
| JPH027564A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 |