JPH1022986A - シリアル入出力ポート - Google Patents

Abstract

(57)【要約】 【解決手段】 データはシフトクロック１３により制御
されて転送される。カウンタ６はシフトクロック１３を
カウントする。カウンタ６のカウント値１５は内部デー
タバス４を通じてプロセッサ３に入力する。プロセッサ
３は短い周期でカウント値１５を読み取る。同一カウン
ト値を読み取る回数は毎回一定のはずであり、これが変
化したときクロックずれと判断する。 【効果】 プロセッサ３がカウント値１５を監視するこ
とによって、クロックずれが検出できるから検出用の特
別の回路を必要としない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、外部クロックの供
給を受けてシフトクロックを生成し、このシフトクロッ
クの制御によりデータを転送するシリアル入出力ポート
に関する。

【０００２】

【従来の技術】例えば、シフトレジスタのようなデータ
の転送回路を用いて回路間でデータをシリアル転送する
場合には、シフトレジスタに転送制御用のシフトクロッ
クを供給する。このシフトクロックに合わせてデータが
例えば１ビットずつ転送先に向けて送り出される。この
シフトクロックは外部回路から供給されたクロック信号
により生成する。データの転送を受けた側では外部回路
のクロック信号に同期して受信回路を動作させ、転送デ
ータを取り込む。このような回路においては、データ転
送を送信側と受信側とで同期させなければデータエラー
を生じる。

【０００３】そこで、例えば特願平３−９４７１号公報
記載の技術では、データ線とクロック線とシーケンス線
を用いた三線式のシリアルインタフェースで、シーケン
ス線を通じて送信側の送信カウンタの値を受信側に送
り、受信側の受信カウンタの値と比較するようにしてい
る。両者のカウント値に差が生じた場合には転送誤りが
発生したものとし、データの再送を行う。また、特願平
５−２５５１２５号公報（ＦＩＦＯメモリ容量の異常検
出システム）記載のものでは、ＦＩＦＯ（先入れ先出
し）メモリへの書き込み読み出しクロックをそれぞれカ
ウントし、その入力回数の差分と、容量監視回路によっ
てカウントしたＦＩＦＯメモリ容量との比較によって、
クロックずれを検出している。

【０００４】

【発明が解決しようとする課題】ところで、上記のよう
な従来の方式には次のような解決すべき課題があった。
従来のような方式では、いずれもクロックの同期ずれを
検出するために同一規格のインタフェースを使用したり
各種の検出回路を追加するために、回路規模が大きくな
ってしまうという問題があった。しかしながら、シリア
ル入出力ポートは各種のインタフェースその他に広く採
用されるため、十分なコストダウンを図ることが好まし
い。

【０００５】

【課題を解決するための手段】本発明は以上の点を解決
するため次の構成を採用する。 〈構成１〉データを転送する転送回路と、データ転送制
御用のクロックをカウントするカウンタと、このカウン
タのカウント値を、データバスを介して、カウント周期
以下の一定の周期で読み取るプロセッサとから構成さ
れ、このプロセッサは、同一カウント値を読み取る回数
が一定の範囲に無い場合に、クロックずれと判定するこ
とを特徴とするシリアル入出力ポート。

【０００６】〈説明〉転送回路は、クロックに制御され
データをシリアルに転送する回路ならば何でもよい。カ
ウント周期とは、カウンタがカウントアップやカウント
ダウンをして、あるカウント値からカウント値を切り換
えて次のカウント値を出力するまでの時間をいう。プロ
セッサがカウント周期以下の一定の周期でカウント値を
読み取るのは、カウント値が切り換えられるまでに少な
くとも１回カウント値を読み取って、クロックずれの判
定を行うためである。プロセッサは、カウント値が切り
換わってから次のカウント値に切り換わるまでに、同一
カウント値を１回以上読み取る。カウンタが一定の周期
でクロックをカウントしていれば、このカウント値の読
み取り回数はほぼ一定する。一定の範囲とは読み取り回
数のばらつきを含めた範囲のことをいい、同一の数値で
なくてもよい。こうしてクロックずれを検出すると、特
別の検出回路が不要になる。

【０００７】〈構成２〉構成１において、プロセッサ
は、クロックずれと判定したときは、カウンタをリセッ
トすることを特徴とするシリアル入出力ポート。

【０００８】〈説明〉クロックずれを検出したとき、プ
ロセッサがカウンタをリセットすればその後のデータ転
送制御の正常化ができる。

【０００９】〈構成３〉構成１において、プロセッサ
は、同一カウント値を読み取る回数が一定の範囲を越え
た場合に、クロック抜けと判定することを特徴とするシ
リアル入出力ポート。

【００１０】〈説明〉同一カウント値を読み取る回数が
一定の範囲を越えた場合には、本来カウント値を切り換
えるべきタイミングで切り換えが行われなかったのだか
らクロック抜けと判断する。

【００１１】〈構成４〉構成１において、プロセッサ
は、同一カウント値を読み取る回数が一定の範囲に満た
ない場合に、クロックにノイズが混入したと判定するこ
とを特徴とするシリアル入出力ポート。

【００１２】〈説明〉同一カウント値を読み取る回数が
一定の範囲に満たない場合には、本来カウント値を切り
換えるための制御クロック以外の余分なノイズをカウン
トしたのだからノイズ混入と判断する。

【００１３】〈構成５〉データを転送する転送回路と、
データ転送制御用のクロックをカウントするカウンタ
と、このカウンタのカウント値を、データバスを介し
て、カウント周期以下の一定の周期で読み取るプロセッ
サとから構成され、このプロセッサは、転送終了時のカ
ウント値が正常な値かどうかを判断してクロックずれを
判定することを特徴とするシリアル入出力ポート。

【００１４】〈説明〉転送すべきデータ量は予め認識で
きる。この値と転送終了時のカウント値とを比較すれ
ば、ノイズ混入によるカウント値の増分を検出できる。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態を具体
例を用いて説明する。 〈具体例１〉図１は、本発明によるシリアル入出力ポー
ト具体例を示すブロック図である。この図に示すシリア
ル入出力ポート１は、図示しない他の回路と共にプロセ
ッサ３により動作を制御される。シリアル入出力ポート
１は図示しない他の回路と内部データバス４を通じて接
続されている。シリアル入出力ポート１には制御部５が
設けられ、この内部にカウンタ６が設けられている。シ
リアル入出力ポート１は、シフトレジスタ７のＤＡＴＡ
ＩＮ端子１１から受け入れたデータを、シフトクロック
１３にタイミングを合わせながらＤＡＴＡＯＵＴ端子１
２に向けて出力するよう構成されている。

【００１６】データはシフトクロック１３に同期して１
ビットずつ転送される。このデータ転送１ビット毎にカ
ウントアップを行い、シフトずれを検出するためにカウ
ンタ６が設けられている。カウンタ６のカウント値は即
ちシフトクロック１３をカウントした値である。この例
では、カウンタ６のカウント値はシフトレジスタ７によ
って転送するべきデータのビット数をＭビットとした場
合に、０からＭ−１までカウントし、この値で停止する
よう制御される。シフトクロック１３は外部クロック１
４を受け入れて生成される。この例では、例えば外部ク
ロック１４もシフトクロック１３も同一の周期で同一の
内容とする。

【００１７】カウンタ６はシフトクロック１３をカウン
トし、その値を表示する。従って、例えば外部クロック
１４が一定の周期で１ビットずつ入力し、その制御によ
ってシフトレジスタ７からデータが１ビットずつ転送さ
れるところをクロックの抜け等が生じると、図示しない
受信側の受信カウンタ等の値とずれが生じる。この回路
は、こういったクロックずれを検出するために設けられ
ている。この目的のために、カウンタ６のカウント値１
５は内部データバス４を通じてプロセッサ３に読み取ら
れる構成となっている。

【００１８】また、プロセッサ３がカウントずれを検出
した場合に、転送制御正常化のために、カウンタ６の値
をリセットするリセット信号１６が、プロセッサ３から
カウンタ６に供給される構成となっている。更に、後で
説明する具体例では、カウンタ６が要求されたデータの
ビット数だけカウントした場合に、転送終了信号１７を
プロセッサ３に送るための回路が設けられている。

【００１９】図２には、正常動作時の各部の信号のタイ
ムチャートを示す。図の（ａ）は、図１に示した外部ク
ロック１４で、この図に示すように、周期Ｔの信号とな
っている。（ｂ）には、カウンタ６のカウント値が表示
されている。外部クロックが１クロック入力するごとに
そのカウント値が“１”だけアップされる。なお、この
例ではアップカウンタのみを示したが、ダウンカウンタ
であっても差し支えない。

【００２０】図の（ｃ）は、プロセッサ３によるカウン
ト値の読み取りタイミングを示す。この図に示すよう
に、この具体例では、プロセッサ３は丁度周期Ｔの３分
の１の周期でカウンタ６のカウント値を読み取るよう構
成されている。従って、この図に示すように、同一のカ
ウント値が３回ずつ繰り返して読み取られる構成になっ
ている。（ｄ）は、同じカウント値の読み取り回数を示
すもので、図に示すＰはこの例では“３”となる。この
読み取り回数は自由に設定してよいが、少なくとも同一
のカウント値を１回カウントしなければ意味がない。ク
ロックの抜けを検出できないからである。しかしなが
ら、あまり短い周期で読み取りを行うと、内部データバ
ス４のトラフィックを増大させる。このため、適当な回
数を設定する。これは実際に各種のテストを行って十分
な信頼性でクロックずれを検出できる周期を選定すれば
よい。

【００２１】図３には、クロック抜け時のタイムチャー
トを示す。図の（ａ）、（ｂ）、（ｃ）、（ｄ）は、そ
れぞれ図２の（ａ）〜（ｄ）の信号と対応している。こ
こで、図３に示す時刻ｔ１のタイミングで、１クロック
分外部クロックに抜けが生じている。図１に示すシフト
クロック１３にも同一の抜けが生じ、カウンタ６による
カウント値はここで１回分カウントアップを停止してい
る。受信側では、クロックの抜けがないという前提で入
力データをカウントしながら受け入れているから、転送
データのミスマッチが生じる。ここでは図の（ｃ）に示
すように、プロセッサが同一のカウント値を、図２に示
したＰ回以上カウントしたことによってその検出を行
う。ここではＰ＋α、具体的には６回同一のカウント値
“３”をカウントしている。ここで、図１に示すプロセ
ッサ３がリセット信号１６をカウンタ６に出力すること
によってカウンタ６の値をリセットする。制御部５はこ
れを受けて、その後のデータ転送をカウントずれのない
状態で正常に開始させることができる。

【００２２】図４に、上記のような動作をまとめたフロ
ーチャートを示す。即ち、このフローチャートはクロッ
ク抜け判定処理を具体化して説明するものである。ま
ず、ステップＳ１において、パラメータであるＫを
“０”にセットする。このＫは実際のカウント値の読み
取り回数を示す。ステップＳ２では時間Ｔ０だけ待つ。
このＴ０は、図１に示したプロセッサ３によるカウンタ
６のカウント値の読み取り周期である。図２に示した例
では、３・Ｔ０＝Ｔの関係がある。ステップＳ３におい
て、プロセッサ３はカウント値を読み取る。そして、ス
テップＳ４において、前回読み取ったカウント値と今回
読み取ったカウント値に変化があるかどうかを判断す
る。

【００２３】これによって、同一のカウント値を読み取
った場合には、ステップＳ５において、Ｋをインクリメ
ントし、カウント値が変われば再び初めから同一カウン
ト値の読み取り回数を数えるといった制御が行われる。
即ち、ステップＳ２，Ｓ３，Ｓ４，Ｓ５のループによっ
て同一のカウント値の読み取り回数を数え、カウント値
が変わったらステップＳ６に進み、読み取り回数Ｋが予
め設定したＰ２よりも大きいかどうかを判断する。Ｐよ
り大きくなければクロックの抜けがないと判断して、ス
テップＳ１に戻り、Ｋを“０”に戻して再び次のカウン
ト値に対しその値の読み取りを繰り返す。一方、ステッ
プＳ６において、同一のカウント値の読み取り回数がＰ
を超えたと判断されると、ステップＳ７に移り、クロッ
ク抜けと判定をし、ステップＳ８においてカウンタ６の
リセットを行う。

【００２４】〈具体例１の効果〉以上のように、データ
を転送する制御用のクロックをカウンタ６によりカウン
トし、そのカウント値をプロセッサ３が所定の周期で読
み取って、クロック抜けを判断するので、データを転送
する送信側と受信側とでそれぞれクロックずれ判定のた
めの特別の回路を用意する必要はない。図に示すプロセ
ッサ３はこのシリアル入出力ポート１以外に他の回路を
制御するために当初から設けられているから、新たなコ
ストアップの原因となるような回路を付加する必要はな
い。従って、回路規模の著しい増大を招くことなくクロ
ック抜けを速やかに検出し、正常な転送動作に復帰さ
せ、データ転送の高信頼性を図ることができる。

【００２５】〈具体例２〉以上の例は外部クロックに抜
けが生じた場合の例であるが、外部クロックに対しノイ
ズが混入したときは、カウンタによるカウント値が本来
のカウント値よりも増えることがある。この場合にもデ
ータ転送のミスマッチが生じる。図５には、具体例２に
よる正常動作時のタイムチャートを示す。この図の
（ａ）〜（ｄ）の信号の内容は、既に説明した図２と同
一のものである。この図５（ｅ）に終了信号が表示され
ている。この具体例では、図１に示すカウンタ６は、転
送すべきデータをＭビットとした場合に、そのＭ以上の
値までカウントできるものとする。そして、その転送す
べきデータを外部回路から全て受信したとき、図５
（ｅ）に示す転送終了信号１７が出力される構成となっ
ている。

【００２６】図６には、ノイズによるクロックずれ時の
タイムチャートを示す。図６（ａ）に示す外部クロック
には、図のように時刻ｔ１と時刻ｔ２のタイミングにお
いてノイズが含まれている。図１に示したカウンタ６が
このような外部クロックを受け入れてカウントをする
と、図の（ｂ）に示すように、ノイズも含めてカウント
アップをしてしまう。その結果、（ｃ）に示すように、
プロセッサ３がカウント値の読み取りを行うと、時刻ｔ
１の前後で同一のカウント値を読み取る回数が乱れる。
実際には、同一のカウント値をカウントする回数が所定
の値に満たなくなる。これをプロセッサ３が検出して具
体例１と同様にカウンタ６にリセット信号１６を出力し
てリセットを行う。

【００２７】図７には、このようなノイズ混入判定処理
の動作フローチャートを示す。図のステップＳ１〜ステ
ップＳ５の処理は、図４に示した具体例１のケースと同
様である。ステップＳ６では、Ｐ即ち図５の例では
“３”に満たない回数かどうかが判断される。そして、
同一カウント値の読み取り回数が“３”に満たない場合
にはステップＳ７に移り、ノイズ混入と判定する。ステ
ップＳ８では、具体例１と同様にカウンタのリセットが
行われる。なお、上記具体例１の場合も具体例２の場合
も、同一カウント値をカウントする回数は、プロセッサ
による読み取り周期との時間的なずれの関係で誤差が生
じ得る。従って、一定のカウント値の範囲が例えば３〜
４の場合にはカウントは正常と判断し、それを超えた場
合、あるいはそれに満たない場合に、カウント抜けやノ
イズ混入というふうに判断することが好ましい。

【００２８】〈具体例２の効果〉ノイズの混入による転
送誤りも、具体例１と同様にして送信側や受信側のみで
判断し、処理することができる。

【００２９】〈具体例３〉具体例２では、ノイズをカウ
ントして、実際の転送すべきデータビット数よりもカウ
ンタがより高い値をカウントする例を説明した。一方、
転送すべきデータのビット数は予めプロセッサ３が別途
認識することができる。また、転送すべきデータの転送
が終了するとその旨の転送終了信号１７が制御部５から
出力される。ここで、この転送終了信号をクロックずれ
の検出にも利用できる。即ち、図１に示したシリアル入
出力ポート１はデータ転送すべき回路から外部クロック
１４を受け入れて動作する。このクロックのボーレート
が不明な場合には、プロセッサによる読み取り回数の適
正値を選定することが難しい。そこで、この具体例３で
は、プロセッサ３が転送終了信号１７を受け入れて、こ
の転送終了時にカウンタ６の値を１回だけ読み取る。こ
の値が本来転送すべきデータのビット数と比較して妥当
な値であれば、クロックずれを生じていないと判断する
ことができる。

【００３０】〈具体例３の効果〉以上の方法によって
も、リセット信号１６をカウンタ６に供給して、その後
のカウントずれをなくし、高い信頼性のある転送処理を
制御できる。

【図面の簡単な説明】

【図１】本発明によるシリアル入出力ポート具体例を示
すブロック図である。

【図２】正常動作時のタイムチャート（その１）であ
る。

【図３】クロック抜け時のタイムチャートである。

【図４】クロック抜け判定処理動作フローチャートであ
る。

【図５】正常動作時のタイムチャート（その２）であ
る。

【図６】ノイズによるクロックずれ時のタイムチャート
である。

【図７】ノイズ混入判定処理フローチャートである。

【符号の説明】

１ シリアル入出力ポート ３ プロセッサ ４ 内部データバス ５ 制御部 ６ カウンタ ７ シフトレジスタ １３ シフトクロック １４ 外部クロック １５ カウント値 １６ リセット信号 １７ 転送終了信号

Claims (5)

【特許請求の範囲】
1. 【請求項１】 データを転送する転送回路と、 データ転送制御用のクロックをカウントするカウンタ
   と、 このカウンタのカウント値を、データバスを介して、カ
   ウント周期以下の一定の周期で読み取るプロセッサとか
   ら構成され、 このプロセッサは、同一カウント値を読み取る回数が一
   定の範囲に無い場合に、クロックずれと判定することを
   特徴とするシリアル入出力ポート。
2. 【請求項２】 請求項１において、 プロセッサは、クロックずれと判定したときは、カウン
   タをリセットすることを特徴とするシリアル入出力ポー
   ト。
3. 【請求項３】 請求項１において、 プロセッサは、同一カウント値を読み取る回数が一定の
   範囲を越えた場合に、クロック抜けと判定することを特
   徴とするシリアル入出力ポート。
4. 【請求項４】 請求項１において、 プロセッサは、同一カウント値を読み取る回数が一定の
   範囲に満たない場合に、クロックにノイズが混入したと
   判定することを特徴とするシリアル入出力ポート。
5. 【請求項５】 データを転送する転送回路と、 データ転送制御用のクロックをカウントするカウンタ
   と、 このカウンタのカウント値を、データバスを介して、カ
   ウント周期以下の一定の周期で読み取るプロセッサとか
   ら構成され、 このプロセッサは、転送終了時のカウント値が正常な値
   かどうかを判断してクロックずれを判定することを特徴
   とするシリアル入出力ポート。